JPH031877B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、文字情報を含むテレビジヨン信号
を受信し再生するシステム等に用いて有効なフレ
ーミングコード検出回路に関する。

通信システムにおいて、たとえば文字情報をデ
ジタル情報にて伝送し、これを受信側でサンプリ
ングパルスにてサンプリング処理するシステムが
ある。この場合、サンプリングデータは、そのデ
ータの種類に応じて処理がなされる。たとえば文
字多重放送にて送られてくる文字放送パケツト
は、16ビツト「10101010101010」のクロツクライ
ン信号、８ビツト「11100101」のフレーミングコ
ード、続いて272ビツトのデータ部等から構成さ
れている。フレーミングコードは、後でも述べる
ように、データの始まり位置をあらわすもので、
検出回路が該フレーミングコードを検出すること
によつて、データ列における基準位置が判るよう
になつている。

データ処理を行う場合、上記のフレーミングコ
ードを正確に検出することは、データ処理を誤り
なく行ううえで重要である。従来の文字多重放送
信号処理装置にて用いられたフレーミングコード
検出回路は、第１図に示すように構成されてい
る。１１は、入力端子であり、波形整形された文
字多重信号が入力される。この文字多重信号は、
シフトレジスタ１２にて直列から並列に変換され
るべく、サンプリングパルスにて処理される。サ
ンプリングパルスは入力端子１３から加えられ
る。バツフアレジスタ１２に蓄積されたデータの
うち、フレーミングコードは、検出部１４にて検
出される。この検出部１４から得られた検出信号
は、ゲート回路１５に入力される。このゲート回
路１５には、入力端子１６，１７を通して、フレ
ーミング信号ゲートパルス、文字放送パケツト抜
きとりゲートパルスが入力される。フレーミング
信号ゲートパルスは、フレーミングコードをマス
クする通常10ビツト程度の区間を有し、また文字
放送パケツト抜きとりゲートパルスは、文字多重
信号が重畳されている水平走査期間をマスクする
パルスである。フレーミング検出信号は、上記フ
レーミング信号ゲートパルス及び文字放送パケツ
ト抜きとりゲートパルスが入力しているときの
み、ゲート回路１５を通り出力端力１８に導出さ
れる。

第２図ａ〜ｅは、上記の回路の動作信号波形図
である。第１図ａにおいて、Ｈは水平同期信号、
１９はバースト信号、CRIはクロツクライン信
号、FCはフレーミングコード、２０はデータ部
である。また第２図ｂは検出部１４の出力バル
ス、同図ｃ，ｄは、フレーミング信号ゲートパル
ス、文字放送パケツト抜きとりゲートパルスであ
る。また同図ｅは出力端力１８にあらわれる最終
的な検出信号である。

上記従来のフレーミング信号検出手段による
と、インパルスノイズなどの外乱により、検出部
１４において、フレーミングコードが検出できな
かつた場合、データの読み込み開始タイミングの
基準が不明となり、データの取り込みがなされな
い。この結果、パターン伝送方式による文字多重
放送においては、表示画面上のライン抜け、コー
ド伝送方式においては表示画面の行抜けが生じ
る。また外乱によつて、誤まつた場合をフレーミ
ングコードとみなしてしまうと、それに伴つてＮ
ビツト（Ｎは正の整数）ずれた場所をデータとし
て読込み、文字ずれ、不明データが多くなる。

この発明は上記の事情に対処すべくなされたも
ので、インパルスノイズなどの外乱にてフレーミ
ングコードが検出できなかつた場合とか誤つた場
合をフレーミングコードとみなした場合において
も、データの読込み開始となる基準パルスを正規
のタイミングで出力し得、データ処理を完全を期
すフレーミングコード検出回路を提供することを
目的とする。

以下、この発明の実施例を図面を参照して説明
する。まずこの発明は文字多重放送信号処理装置
に、その一応用例として使用されたものである
が、通信システム全般に適用できることは当然で
ある。

文字多重放送にて扱われるテレビジヨン信号の
フオーマツトをさらに説明するに、このフオーマ
ツトは、第３図に示すように設定されている。第
３図ａ，ｂは複合映像信号の最初のフイールドと
次のフイールドの垂直帰線期間部分を示すもの
で、Ｖは垂直同期信号である。

この垂直帰線期間部分の後部、たとえば前のフ
イールドが終わつてから20H目（Ｈ；１水平期
間）には、文字放送パケツト２１，２２が設定さ
れている。この文字放送パケツトのフオーマツト
は第３図ｃに示すように設定されている。Ｈは水
平同期信号であり、２５はカラーバーストであ
る。文字放送パケツト２２は、ヘツダー部２６、
情報部２７によつて形成されている。この文字放
送パケツト２２は、さらに詳細を示すと、第３図
ｄに示すようになる。

即ち、ヘツダー部２６は、クロツクランイン
（clock runin）信号CRI、フレーミングコード
FC、アイデンテイフアイコードIDC等によつて
構成されている。

文字放送パケツト２２は、その種類として、制
御パケツト、カラーコードパケツト、パターンデ
ータパケツトがある。制御パケツトの情報部に
は、これから送られてくる内容がどのようなもの
であるかを示すデータが含まれており、たとえば
第３図ｄに示すようにプログラムコード（番組番
号）PC１，PC２、ページ番号PA１，PA２など
が含まれている。また、カラーコードパケツト、
パターンデータパケツトの情報部には、第３図ｅ
に示すように、カラーデータ、パターンデータ等
が含まれる。

ヘツダー部２６において、クロツクライン信号
CRIは、この文字放送パケツト内のデータをサン
プリングするに必要なクロツクパルスの位相合わ
せを行うための信号である。フレーミングコード
FCは、データの始まりをあらわすコードである。
アイデンテイフアイコードIDCは、表示形態とか
伝送信号形式を示すもので、各種表示モードの番
組が混在して伝送されている場合、これを識別す
るためのコードである。

上記したような文字放送パケツトは、たとえば
第４図に示すようなシステムにて処理される。３
１は文字多重放送によるテレビジヨン信号の中間
周波が入力される入力端子である。この入力端子
に加えられた信号は、映像検波回路３２によつて
映像検波される。映像検波された複合映像信号
は、文字放送パケツトを抽出するとともに、波形
整形を行なう波形整形回路３３に入力される。ま
た、複合映像信号は、垂直同期信号Ｖ，水平同期
信号Ｈを分離する同期分離回路４１に入力され
る。

前記同期分離回路４１から分離された垂直同期
信号Ｖ，水平同期信号Ｈは、垂直位置カウンタ４
２に入力される。この垂直位置カウンタ４２は、
垂直同期信号Ｖでリセツトされ、水平同期信号Ｈ
を計数するもので、前記文字放送パケツトが重畳
されている位置に対応した抜きとりパルスを得る
ことができる。

垂直カウンタ４２にて得られた抜きとりパルス
は、前記波形整形回路３３に入力される。これに
よつて、波形整形回路３３は、第１図で説明した
文字放送パケツトを抜きとり、かつ、その波形整
形を行なう。この波形整形回路３３から得られた
出力は、サンプリング回路３４に入力されるとと
もに、クロツクランイン信号検出回路３６に入力
される。

クロツクランイン信号検出回路３６は、第１図
ｄで示した、クロツクランイン信号CRIを抽出す
るもので、その抽出されたクロツクランイン信号
は、クロツクパルス発生回路３７に入力される。
このクロツクパルス発生回路３７は、クロツクラ
ンイン信号と同期した連続クロツクパルスを発生
する機能を有する。このクロツクパルス発生回路
３７から出力される連続クロツクパルスは、前記
サンプリング回路３４に入力され、データサンプ
リングパルスとして用いられる。

サンプリング回路３４においては、データサン
プリングパルスによつて、先の第３図ｄに示した
ような各種のデータがサンプリングされ、直列か
ら並列に変換され、バツフアメモリ３５に貯えら
れる。また、サンプリング回路３４の出力は、フ
レーミングコード検出回路３８にも入力される。
このフレーミングコード検出回路３８は、予じめ
定められたフレーミングコードと入力されたコー
ドとの比較動作によつて検出し、このコードが完
全に一致した点を検出し、バツフアメモリにおけ
るデータの始まり部を設定するものである。フレ
ーミングコード検出回路３８は、たとえば水平位
置カウンタ４３からのクロツクパルスによつて駆
動される。

水平位置カウンタ４３は、同期分離回路４１か
らの水平同期信号Ｈによつてリセツトされ、前記
クロツクパルス発生回路３７からのクロツクパル
スをカウントしている。この水平位置カウンタ４
３のカウント情報は、アドレス回路４４にも加え
られている。また、このアドレス回路４４には、
先の垂直同期信号も入力されている。このアドレ
ス回路４４は、現在入力している複合映像信号に
よつて得られている画像の水平方向、垂直方向に
関するアドレスデータを発生することができる。

上記の如くバツフアメモリ３５には、文字放送
パケツトが到来したときに、その内容が格納され
る。このバツフアメモリ３５に格納されたデータ
は、マイクロコンピユータによつて処理される。

中央演算処理装置（以下CPUと称する）５０
は、バツフアメモリ３５のデータ内容を解読す
る。たとえば、データ形式がどのようなもので、
プログラムがどのようなものであるかである。

たとえば、文字放送として、天気予報を映した
い場合を例にとつて説明する。天気予報を映した
い場合は、キーボード６０を操作することによつ
て天気予報データを処理するための指令信号を入
力することができる。天気予報のプログラムは、
第３図にて示したプログラムコードによつて指定
されている。たとえば、プログラムコードPCIの
データが天気予報を送つているものとすると、こ
のプログラムコードPCIは、CPU５０で演算処理
される。この結果、このプログラムコードPCIの
データが、キーボード６０から指定されたデータ
と一致するものであれば、バツフアメモリ３５の
データは天気予報のためのデータであることが判
る。キーボード６０から指定された天気予報再生
のための指令信号は、ランダムアクセスメモリ
（以後RAMと称する）に格納されている。

バツフアメモリ３５から読み出された天気予報
のパターンデータは最終的には文字データ、記号
データとしてパターンメモリ５３に記憶される。
色データは、カラーメモリ５４に記憶される。

バツフアメモリ３５から読み出されるデータ
は、そのものが文字データ、記号データとしてパ
ターンメモリ５３に記憶されるが、伝送方式がコ
ード伝送方式の場合には、バツフアメモリ３５か
ら読み出されたデータを解読して、リードオンリ
ーメモリ（以後ROMと称する）から予じめ定め
られているキヤラクタデータ、つまり、文字とか
記号、図形データを読み出し、これをパターンメ
モリ５３等に記憶させてもよい。そのため、更
に、キヤラクタROM５９が用意されている。

上記の如く、バツフアメモリ３５から導出され
たデータに基き、パターンメモリ５３には、文
字、記号、図形データが記憶されるのであるが、
垂直期間における文字放送パケツトを１回だけ抽
出するのみで、文字表示に充分なデータは得られ
ない。したがつて、垂直同期期間がある毎に、か
つ所望のプログラムが検出される毎に、前記パタ
ーンメモリ５３に順次蓄積される。

パターンメモリ５３、カラーメモリ５４にデー
タを蓄積する場合、このデータを何れの番地に格
納するかは、たとえばデータとともに格納番地を
指定するアドレス指定データを入力してもよい。

前記パターンメモリ５３、カラーメモリ５４に
記憶されているデータを読み出して表示させる場
合には、パターンメモリ５３のデータは絵柄デコ
ーダ５５を介して、またカラーメモリ５４のデー
タは色デコーダ５６を介して直流に変換されて、
出力インタフエイス５７で合成される。

そして、複合映像信号と合成回路５８にて合成
される。パターンメモリ５３、カラーメモリ５４
のデータの読み出しタイミンダは、CPU５０か
らの指令信号による。CPU５０は、常時アドレ
ス回路４４から入力されるアドレスデータ（現在
画面ビーム照射位置に相当する）を解読してい
る。このアドレスデータがRAM５２に設定され
ている希望の表示データと一致した場合に、これ
らのアドレスデータに対応する読み出し信号がパ
ターンメモリ５３、カラーメモリ５４に加えられ
る。

表示指定データは、RAM５２に記憶されたプ
ログラムに含まれており、この表示指定データの
変更、プログラムの切換えに応じて、表示形態は
種々に設定することができる。

文字多重放送信号は上述したように処理される
のであるが、この発明のフレーミングコード検出
回路３８は、第５図に示すように構成されてい
る。第４図に対応した部分は、同符号を付して説
明するに、サンプリング回路３４にて並列変換さ
れたデータは順次フレーミングコード検出部６１
に入力される。このフレーミングコード検出部６
１においては、予じめ設定されたデータと入力す
るデータとの比較動作を行い、一致した時点で一
致パルスが得れら、これは、ゲート回路６２に入
力される。前記サンプリング回路３４には入力端
子３４₁を介してクロツクパルス発生回路３７か
らのサンプリングパルスが入力される。ゲート回
路６２には、入力端子６３を介してフレーミング
信号ゲートパルス、入力端子６４を介して文字放
送パケツト抜きとりゲートパルスが入力される。
ゲート回路６２の出力は、アンド回路６６の第２
入力端子、アンド回路６７の第１入力端子、さら
にインバータ６８を介して第３カウンタ７１のリ
セツト端子に入力される。前記ゲート回路６２か
らは、フレーミングコード検出部６１からの出力
と、フレーミング信号ゲートパルス及び文字放送
パケツト抜きとりゲートパルが同一時期に入力さ
れたときに出力が得られる。フレーミング信号ゲ
ートパルスは、フレーミングコードをマスクする
程度の10ピツト区間程度のパルスであり、文字放
送パケツト抜きとりゲートパルスは、文字多重信
号が重畳されている水平走査期間をマスクするパ
ルスである。これらのゲートパルスは、先の水平
位置カウンタ、垂直位置カウンタの出力を用いて
つくられる。

次に前記アンド回路６６の出力は、第１カウン
タ６９のクロツクパルス入力端子に加えられ、ア
ンド回路６７の出力は、第２カウンタ７０のクロ
ツクパルス入力端子に加えられるとともに、前記
第１カウンタ６９のリセツト端子にも加えられ
る。第１カウンタ６９のキヤリー出力は、364進
のカウンタ７５のリセツト端子に加えられるとと
もに、第２カウンタ７０のリセツト端子及びオア
回路７２の第２入力端子に接続される。このオア
回路７２の第１入力端子には、第３カウンタ７１
のキヤリー出力も加えられる。第３カウンタ７１
のクロツクパルス入力端子には、前記文字放送パ
ケツト抜きとりゲートパルスが入力される。

オア回路７２の出力は、フリツプフロツプ回路
７３のリセツト端子に加えられる。このフリツプ
フロツプ回路７３のセツト端子には、前記第２カ
ウンタ７０のキヤリー出力が加えられる。フリツ
プフロツプ回路７３の出力Ｑは、アンド回路７４
の第２入力端子に接続される。このアンド回路７
４の第３入力端子には、前述した文字放送パケツ
ト抜きとりゲートパルスが入力される。

前述した364進カウンタ７５の計数出力は、ダ
ミーフレーミングコード検出パルス発生部７６に
入力される。このダミーフレーミングコード検出
パルス発生部７６は、通常のフレーミングコード
検出パルスと同一タイミングで、疑似検出パルス
を発生するもので、前記364進カウンタ７５の計
数値に基づきパルス出力を得る。このダミーフレ
ーミングコード検出パルス発生部７６の出力パル
スは、前記アンド回路７４の第１入力端子に加え
られるとともに、前記アンド回路６７の第２入力
端子、さらにインバータを介して前記アンド回路
６５の第１入力端子に加えられる。

この発明は上記の如く構成されるもので、ま
ず、364進カウンタ７５は、サンプリングパルス
をカウントし、その巡回周期は、１水平期間であ
る。したがつて、ダミーフレーミングコード検出
パルス発生部７６は、１水平期間毎にフレーミン
グコード検出パルスの位置に疑似的な検出パルス
を発生することができる。ここで、アンド回路６
６の出力をみた場合、このアンド回路６６は、疑
似的な検出パルスと、ゲート回路６２からのフレ
ーミングコード検出パルスとが不一致のときのみ
出力パルスを得る。またアンド回路６７は、疑似
的な検出パルスと、ゲート回路６２からのフレー
ミングコード検出パルスが一致したときのみ出力
パルスを得る。

第１カウンタ６９は、先の不一致時に得られた
パルスを計数するもので、不一致の回数が連続し
てある値になると、キヤリー出力を得て、364進
カウンタ７５をリセツトするとともに、第２カウ
ンタ７０をリセツトし、さらにフリツプフロツプ
回路７３をリセツトする。したがつて、第１カウ
ンタ６９からキヤリー出力があつた場合は、フリ
ツプフロツプ回路７３の出力Ｑがロウレベルにな
り、アンド回路７４は非導通状態となる。

第２カウンタ７０は、先の一致時に得られたパ
ルスを計数するもので、一致回数が連続してある
値になると、キヤリー出力を得て、フリツプフロ
ツプ回路７３をセツトする。したがつて、第２カ
ウンタ７０からキヤリー出力があつた場合、フリ
ツプフロツプ回路７３の出力Ｑがハイレベルとな
り、アンド回路７４は、疑似的な検出パルスをサ
ンプリングパルスに同期させて出力することがで
きる。

第３カウンタ７１は、フレーミングコードを検
出できなかつたパケツト数を検出するもので、そ
の計数値がある値に達するとキヤリー出力を得
て、フリツプフロツプ回路７３をリセツトする。
したがつて、第３カウンタ７１からキヤリー出力
があつた場合は、アンド回路７４は非導通状態と
なる。

上述した回路構成によると、ゲート回路６２か
らフレーミングコード検出パルスが得られていれ
ば、まず、このフレーミング検出パルスのタイミ
ングと、疑似的な検出パルスのタイミングとが一
致するように動作する。そのタイミングが一致す
ると、次に、第１カウンタ６９がリセツトされ、
第２カウンタ７０の計数動作が開始される。そし
て、第２カウンタ７０の計数値がある値になつて
から始めてフリツプフロツプ回路７３がセツトさ
れ、先の疑似的な検出パルスがアンド回路７４を
介してデータサンプリングパルスと同期して出力
端子７７に導出される。

このような正規の動作状態は、第６図ａ，ｂ，
ｃに示すような動作信号波形となる。即ち、同図
ａはクロツクランイン信号CRIとフレーミングコ
ードFCの部分、同図ｂ，ｃは、ゲート回路６２
から得られるフレーミングコード検出パルスと、
疑似的な検出パルスである。

次に第７図ａ，ｂ，ｃは、インパルスノイズな
どの外乱により、フレーミングコードが検出され
なかつた場合の動作信号波形を示す。同図ａにお
いて区間７８は、フレーミングコードFCが外乱
により欠落したものである。この場合は、検出部
６１の対比動作において検出パルスが得られな
い。（同図ｂ）しかしながら、第１カウンタ６９
は、１回の不一致（フレーミングコード検出パル
スと疑似的な検出パルス間）のみではキヤリー出
力が得られないので、アンド回路７４からは、同
図ｃに示すように使用する検出パルスが得られ
る。第１カウンタ６９の計数能力以内で外乱が無
くなれば、フレーミングコード検出パルスと疑似
的な検出パルスとの一致が得られ、第１カウンタ
６９はリセツトされ、第６図に示したような動作
状況に戻る。

次に、第８図ａ，ｂ，ｃに示すように、フレー
ミングコードが誤つて検出された場合は、たとえ
ば同図ａに示す区間７９が外乱により乱れ、フレ
ーミングコードと同じパターンになると、同図ｂ
に示すように、２個所に検出パルスが得られる。
この場合は、誤つた検出パルス８０のタイミング
においては、疑似的な検出パルスとの一致が得ら
れない。したがつて、先に説明した動作と同じよ
うに、第１カウンタ６９においてバツフア期間が
持たされるので、誤つた検出パルスが出力端子７
７に導出されることはない。

第９図，第１０図は、疑似的な検出パルスと、
フレーミング検出パルスの不一致が生じている場
合に、双方の同期合わせを得るときの動作信号波
形図である。各図ａは、クロツクランイン信号、
フレーミングコード部分である。また同各図ｂは
フレーミング信号ゲートパルス、各図ｃはフレー
ミングコード検出パルス、各図ｄは疑似的な検出
パルス、各図ｅはアンド回路６６の出力、各図ｆ
はアンド回路６７の出力、各図ｇは第１カウンタ
６９の出力である。

さらに同各図ｈ〜ｋは364進カウンタ７５の最
下位ビツトから４段目までの出力を示す。また第
９図ａ〜ｋは、先の不一致回数が一定回数にな
り、第１カウンタ６９からキヤリー出力が得られ
た状況を示す。この場合、364進カウンタ７５は、
第１カウンタ６９のキヤリー出力によりリセツト
され、そのリセツトタイミングをスタート時点と
して新たにカウント動作を開始する。従つて、次
の水平走査期間からは、第１０図ａ〜ｋに示すよ
うに、疑似的な検出パルスは、先の364進カウン
タ７５をリセツトしたキヤリー出力のタイミング
を新たな定常点として、これから一定期間後に得
られる。したがつて、カウンタ７５のサイクルに
よつて、疑似的な検出パルスと、フレーミングコ
ード検出パルスとのタイミングが一致するように
補正されたことになる。

上記したようにこのフレーミングコード検出回
路によると、従来のようにデータ読込み開始の時
間基準となるフレーミングコード検出パルスをそ
のまま用いずに、フレーミングコード検出パルス
と同一タイミングで出力されしかも連続して一定
回数以上フレーミングコード検出パルスの位置が
異つたり又フレーミングコードが検出されない限
り、出力が停止することのないという慣性特性を
有する疑似検出パルスを用いることにより、イン
パルスノイズなどの外乱によるパケツト抜けを大
幅に減らすことができる。

このように、この発明は、インパルノイズなど
の外乱にてフレーミングコードが検出できなかつ
た場合とか、誤つた場所をフレーミングコードと
みなした場合においても、データの読込み用開始
となる基準パルスを正規のタイミングで出力し
得、データ処理に完全を期すフレーミングコード
検出回路を提供できる。

【図面の簡単な説明】

第１図は従来のフレーミングコード検出回路の
構成図、第２図ａ〜ｅは第１図の回路の動作信号
波形図、第３図ａ〜ｅは文字多重放送にて扱われ
るテレビジヨン信号のフオーマツトを示す説明
図、第４図は文字多重放送信号処理装置を示す構
成説明図、第５図はこの発明の一実施例を示す構
成説明図、第６図ａ，ｂ，ｃ，第７図ａ，ｂ，
ｃ，第８図ａ，ｂ，ｃはそれぞれこの発明回路の
動作を説明するのに示した動作信号波形図、第９
図ａ〜ｋ，第１０図ａ〜ｋもこの発明回路の動作
信号波形図である。 ３７……クロツクパルス発生回路、３８……フ
レーミングコード検出回路、６１……検出部、６
２……ゲート回路、６６，６７，７４……アンド
回路、６９，７０，７１……カウンタ、７５……
364進カウンタ、７３……フリツプフロツプ回路、
７６……ダミーフレーミングコード検出回路。

Claims (1)

1. 【特許請求の範囲】 １ 所定周期で伝送されるデータパケツトから、
   データの取込み基準位置を示すフレーミングコー
   ドを検出するためのフレーミングコード検出パル
   スを得るフレーミングコード検出回路と、 前記所定周期で計数動作を行う周期カウンタが
   所定の計数値のときに、疑似的な検出パルスを出
   力する手段と、 この手段から出力される疑似的な検出パルスの
   位相と前記フレーミングコード検出パルスの位相
   との一致、不一致を検出する位相検出手段と、 この位相検出手段から出力される一致パルスを
   所定数計数する一致カウンタと、 前記位相検出手段から出力される不一致パルス
   を所定数計数する不一致カウンタと、 前記一致カウンタからパルスが出力された後、
   前記不一致カウンタからパルスが出力されるまで
   の期間、前記疑似的な検出パルスをフレーミング
   コード検出パルスとして出力するゲート手段とを
   具備したことを特徴とするフレーミングコード検
   出回路。