JPS5952586B2 - 同期回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、ＰＣＭ装置のフレーム同期において、誤同期
を防ぐことのできるフレーム同期回路に関するものであ
る。

まず、ＣＣＩＴＴ勧告Ｇ、７３３に従つた一次群ＰＣＭ
信号のフレームフォーマットについて述べる。

第１図にそのフレームフォーマットを示す。第１図に示
すように１フレームは音声情報用として８ビット×２４
チャンネル■１９２ビット、それに１ビットのフレーム
同期信号（Ｆビット）かあるいは１ビットのマルチフレ
ーム同期信号（Ｓビット）を加えて合計１９３ビットで
構成されている。ここでｌマルチフレームは１２フレー
ムで構成される。さらに前記ＦビットとＳビットは表１
に示すように決められている。なお表１で※は対対局警
報用信号で’゛０’’又ば゛ｌ’’となる。つまりフレ
ーム同期信号は奇数番号フレームに“１’’、’゛ｏ’
’が交互にあられれる。第１表 交番パターンであり、マルチフレーム同期信号は偶数番
号フレームに順次００１１１０又は００１１１１があら
れれる。

ＣＣＩＴＴ勧告Ｇ、７３３ではビットレートが１．５４
４Ｍｂ／ Ｓであるからフレーム同期信号の周期は２Ｋ
Ｈ２となる （１．５４４×１０００／１９３÷４＝２
；フレーム同期信号は４フレーム毎に同じパターンがあ
られれる）。このようなフレームフォーマットに従つて
構成された符号列を受信し、そのフレーム同期を確立す
る従来のフレーム同期回路の構成を第２図に示す。

ここでは説明のためフレーム同期方式として競合計数形
を使つた場合について示す。第２図において２０１は受
信信号入力端子、２０２はパルス発生回路（ＰＧ）、２
０３は１ビツトシフトレジスタ、２０４は不一致検出回
路、２０５は第１のＡＮＤゲート、２０６はＬビツトカ
ウンタ、２０７は第１のセツト・りセツト形フリツプフ
ロツプ（以下Ｆ−Ｆ１と略す）、２０８はｍビツトカウ
ンタ、２０９は第２のＡＮＤゲート、２１０はインバー
タ、２１１は第３のＡＮＤゲート、２１２は６ビツトシ
フトレジスタ、２１３は同期信号検出回路、２１４は第
２のセツト・りセツト形フリツプフロツプ（以下Ｆ−Ｆ
２と略す）、２１５はｎビツトカウンタである。第２図
の如く構成された同期回路において、まず最初にフレー
ム同期回路の動作について説明する。

説明のため今同期が確立されている状態で受信信号入力
端子２０１に第１図に示すフレームフ，オーマツトおよ
び表１に従つたパルス列が入力されているものとし、こ
の時の各部の状態を第３図のタイムチヤートに示す。第
２図のアルフアベツトで表わされる記号と第３図の記号
は対応している。第２図と第３図に従つて動作説明する
。受信ｉ信号入力端子２０１に入力された信号ａは、Ｐ
Ｇ２Ｏ２からの２フレーム毎のＦビツト位置（フレーム
同期パルス）に生起するシフトクロツクｂによつて１ビ
ツトシフトレジスタ２０３に書き込まれる。この書き込
まれたフレーム同期パルスは、．２フレーム後のＦビツ
トの時間に、その時の受信信号（２フレーム後のフレー
ム同期パルス）と比較される。今の場合、同期が確立さ
れているので比較結果は不一致（正しい状態）となり、
２０４の不一致検出回路出力ｄは“ビとなる。この不，
一致検出回路出力ｄは２０２のＰＧからの判定パルスｅ
と第１のＡＮＤゲート２０５でＡＮＤが取られその結果
ｆの出力が得られる。つまり同期パルスが正しい場合に
はｆの出力が出る。この出力は２０６Ｌビツトカウンタ
で゛計数され、ｆ出力がＬ・個出ると、この２０６のＬ
ビツトカウンタから出力ｈが生じ２０７のＦ−Ｆ１をセ
ツトし、それと同時に２０８のｍビツトカウンタをりセ
ツトする。一方、２０９の第２のＡＮＤゲート出力ｇは
、２０４の不一致検出回路出力ｄが２１０のインバータ
により反転され゜“０゛となるため、゜“０”となつて
おり２０８のｍビツトカウンタ出力もまた“゜０゛であ
る。つまり同期状態では２０７のＦ−Ｆ１にはセツト入
力しか入つておらず、そのＦ−Ｆ１の出力ｊは“１゛の
まま変化しないので゛２１１の第３のＡＮＤゲート出力
で゛あるシフトパルスｈも、ＦＦｌの反転出力が入力さ
れているので、発生しない。次にこの同期回路が同期は
ずれを起こす状態について第４図にタイムチヤートを示
しその動作を説明する。

この場合、２０１の受信信号入力端子に入力される符号
列中のＦビツトは全て゜“１゛であるとする。この時１
ビツトシフトレジスタ２０３に書き込まれたＦビツトの
情報Ｃと、２フレーム後の受信信号ａ（７）Ｆビツトの
比較結果は一致（誤つた状態）となり、不一致検出回路
２０４の出力ｄぱ“Ｏ゛となる。この時には第１のＡＮ
Ｄゲート２０５からの出力ｆはなく、第２のＡＮＤゲー
ト２０９に出力ｇが出る。今入力信号の中のＦビツトは
常に゜゜１゛なので２フレーム毎に第２のＡＮＤゲート
２０９から出力が出て、その出力がｍ個に達すると２０
８のｍビツトカウンタから出力１が発生し、２０７のＦ
−Ｆ１をりセツトする。これと同時に２０６のＬビツト
カウンタもりセツトする。２０７のＦ−Ｆ１にりセツト
入力が入るとその出力ｊぱ“１゛から゜゜０゛に変化し
、その結果、２１１の第３のＡＮＤゲートの出力である
シフトパルスｋが出る。

この時フレーム同期はずれとなり前記シフトパルスｋに
より、２０２のＰＧ内部の基本クロツクを１個消失させ
ると共に、第４図に示すように１ビツトシフトレジスタ
２０３のシフトクロツクｂを同期はずれを起こした時間
のＦビツトの次のビツト位置に出す。こうすることによ
り同期はずれを起こしたフレームから２フレーム後のＦ
ビツトと思われる同期パターンの比較は同期はずれを起
こす前のＦビツトから１ビツトずれた時間に行なわれる
。この状態からフレーム同期が回復する動作を以下に説
明する。

この時受信信号は正常に戻り２フレーム毎に“１− “
０゛が交互に変わる正しい同期信号を含んでいるものと
する。同期はずれを起こした時点で、同期回路は１ビツ
トシフトして同期パルスのハンチングを行なうが、次の
２フレーム後のＦビツトの比較結果が再び“一致゛であ
れば前に述べたように、一第３のＡＮＤゲート２１１か
らシフトパルスｋが出るので同期回路は再び１ビツトシ
フトとしＦビツトの比較を行なう。

この操作はＦビツトの比較結果が゜゜不一致゛となるま
で繰り返えされる。Ｆビツトの不一致を検出し、それ以
降のＦビツトの不一致がＬ個連続して起こると２０６の
Ｌビツトカウンタから出力が出て、２０７のＦ−Ｆ１を
セツトし同期が確立される。マルチフレームの同期はフ
レーム同期が確立された後に行なわれる。

ここでは簡単にマルチフレーム同期回路の動作を第２図
に従つて説明する。第２図において２０１の受信信号入
力端子に入力された信号は、２０２のＰＧからのＳビツ
ト位置にのみ生起するシフトクロツクにより２１２のシ
フトレジスタに取り入れられる。マルチフレーム同期信
号は表１に示されたように００１１１（＾）つまり００
１１１０又は００１１１１であるので、２１３の同期信
号検出回路では２１２のシフトレジスタの５ケの出力Ｑ
Ａ−ＱＥに００１１１のパターンが現われた時に出力を
生じ、２１４のＦ−Ｆ２をセツトしすべての同期が確立
されたとする。同期が確立されている状態では１２フレ
ーム毎に２１３の同期信号検出回路から出力が出て２１
５のｎビツトカウンタをりセツトしている。２１５のｎ
ビツトカウンタのカウントクロツクは２０２のＰＧから
の１２フレームに１個発生するクロツクであるので、も
しも、２・１３の同期信号検出回路からの出力がｎビツ
ト（つまりｎマルチフレーム）連続して出ないと、２１
５のｎビツトカウンタから出力が出て２１４のＦ−Ｆ２
をりセツトし、同期はずれとなる。

以上はＣＣＩＴＴ勧告Ｇ．７３３に従つたフレームフオ
ーマツトを持つパルス列を受信する場合のフレーム同期
回路の基本的な動作を一つの回路例に従つて説明したが
個々のこまかなタイミングについては回路設計の方法に
より異り、ここで示したタイミングはその一例を示した
ものである。以上説明したように従来のフレーム同期回
路においては、同期引込み時に゜“１− ゜゜０゛の２
フレーム周期の交番パターンを検出して同期の確立を行
うために、Ｆビツト以外の時間位置（例えば音声用情報
ビツト）に２フレーム周期の交番パターンが存在する場
合（チヤンネル入力に２ＫＨｚの信号が入力され、それ
が８ＫＨｚでサンプリングされ、符号化された時の極性
ビツトに相当）には、上記交番パターンをフレーム同期
信号と見誤つて同期を確立する場合がある。

この誤同期の様子を第５図により説明する。任意の通話
路に２ＫＨｚの信号が入力され（第５図ａ）、その信号
が８ＫＨｚ（第５図ｂ）でサンプリングされ符号化され
た後のＰＣＭ信号の極性情報を表示するビツトに注目す
ると（第５図ｃ）、このビツトは１フレーム毎に１１０
０１１００・・・・・・の交番パターンとなる。このパ
ルス列から２フレーム毎に情報を抜き出すと１０１０・
・・・・・となり、これはＣＣＩＴＴＧ．７３３で規定
されたフレーム同期信号と同じである。このような情報
を含む第１図及び第１表で示されるフレームフオーマツ
トで構成された信号が同期回路の入力信号として入つた
場合、同期がすでに確立されていれば問題ないが一度同
期がはずれると同期ビツト探索の際に前記の１０１０・
・・・・・の情報を同期信号と見なして同期を確立する
可能性が高くなる。一度上記極性情報を同期情報とみな
して同期を確立すると同期回路は連続した“゜１゛、“
゜０゛の繰返しが受信信号の中にある限り同期はずれを
起こさないので、音声チヤンネルに２ＫＨｚの信号が印
加されている間、誤同期となつてしまう。なお第２図の
従来の回路ではマルチフレーム同期が外れても、そのた
めにフレーム同期をとりなおすという概念は存在しない
。従つて本発明は従来の技術の上記欠点を改善すること
を目的とし、その特徴は、１マルチフレームが１２フレ
ームで構成され、奇数フレームの先頭ビツトにフレーム
同期信号として１、０の交番パターンを挿入し、偶数フ
レームの先頭ビツトに順次００１１１（吉）つまり００
１１１０又は００１１１１をマルチフレームパターンと
して挿入するＰＣＭ信号の受信回路において、フレーム
同期引込み時に連続した最少６個の正しいフレーム同期
信号を受信し、かつ任意のフレーム位相のマルチフレー
ム同期パターン００１１１（占）つまり００１１１０又
は００１１１１が存在するときに正しい同期状態とみな
し、フレーム同期信号が受信されてもマルチフレーム同
期パターンが検出されないときは、フレーム同期を維持
することなく同期ビツトの探索を続行することにある。

以下図面により詳細に説明する。第６図は本発明の第１
の実施例であつて、６０１は受信信号入力端子、６０２
は１ビツトシフトレジスタ、６０３は第１の０Ｒ回路、
６０４は第１のセツト・りセツト形フリツプ・フロツプ
（Ｆ−Ｆ１）、６０５は不一致検出回路、６０６は６ビ
ツトシフトレジスタ、６０７はパルス発生回路（ＰＧ）
、６０８はセレクタ、６０９は同期信号検出回路、６１
０はＬビツトカウンタ、６１１は第１のＡＮＤゲート、
６１２は第２のＡＮＤゲート、６１３は第２のセツト・
りセツト形フリツプフロツプ（Ｆ−Ｆ２）、６１４は第
３のＡＮＤゲートである。

次にこの同期回路の動作を説明する。

６０１の受信信号入力端子には第７図Ａのタイムチヤー
トに示すように音声チヤンネルに２ＫＨｚの信号が印加
されており擬似フレーム同期信号を含んだパルス列が入
つているとし、何らかの原因で第７図Ａに示す時刻に同
期はずれが生じた状態として以下に説明する。

なお、説明を簡単にするため前記擬似フレーム同期信号
はＦおよびＳビツトの次のビツトにあるものとする。第
６図の中のａ−０の記号と第７図のａ〜ｏの記号は対応
している。以下第６図と第７図Ａに従つて説明する。今
、同期回路が第７図Ａに示す最初のＦビツトの時間位置
で同期はずれを起こしたとすると、従来の同期回路の動
作で説明したように６０２の１，ビツトシフトレジスタ
へのシフトパルスｂが、Ｆビツトの次のビツト位置に再
び現われ、６０２の１ビツトシフトレジスタに擬似同期
パルスにこでぱ“１゛）を書き込む。

と同時にシフトパルスｋにより６０３の０Ｒ回路を通し
て６０４のＦ・Ｆ１がりセツトされる。この擬似同期信
号は前に述べたように２フレーム毎の１、０交番パター
ンであるため６０５の不一致検出回路からは２フレーム
毎に不一致出力ｄが生じ、いかにも同期が回復したよう
に見られる。一方、６０６の６ビツト．シフトレジスタ
には、６０７のＰＧからのＳビツトの位置とそれに続く
６ビツトの位置に生起するシフトパルスｎ（合計７ビツ
ト）によつて、受信信号ａの中のＳビツトの情報が前記
シフトパルスｎの第１ビツト目のパノレスによつて６０
８のセレークタを通して取り込まれる。６０８のセレク
タへの６０７のＰＧからのセレクト信号Ｐは前記シフト
パルスｎの第１ビツト目には受信信号を選択し、同シフ
トパルスの残りの６ビツトで゛は６０６の６ビツトシフ
トレジスタの６ビ゛ソト目のシフト出力Ｑ，を選択する
。

したがつて前記シフトパルスｎが７ビツト全て入力され
た時点の６０６のシフトレジスタのＱＡ−ＱＦの出力状
態は、前記シフトパルスの第１ビツト目が入つた状態の
ＱＡ−ＱＦの出力と同じで゛ある。６０６のシフトレジ
スタのＱＡ−ＱＦの出力は６０９の同期信号検出回路へ
送られる。

この６０９の同期信号検出回路の一般的な構成を第８図
に示す。

第８図を見てわかる様にＱＡ〜ＱＥの状態が１１１００
となつた時に出力を生じる。ここではＱＡ−ＱＥの状態
は擬似同期信号をＳビツトと見なしているので１０１０
１又は０１０１０となつており６０９の同期信号検出回
路からの出力は出ない。時間が経過し６０５の不一致検
出回路からの２フレーム毎の不一致出力が６個出ると６
１０のＬビツトカウンタの内部の６ビツトカウンタから
出力が出て６０４のＦ−Ｆ１をセツトする。従つてその
ＦＦｌの反転出力ｍは“゜０゛となる。前記６個目の不
一致出力が発生した次のフレームのＳビツトの位置で６
ビツトシフトレジスタ６０６の中にマルチフレーム同期
信号００１１１（＾）つまり００１１１０又は００１１
１１が存在しないと６０４のＦ−Ｆ１はセツトされたま
まであるので、次のフレームでのＦビツトの比較結果が
たとえ不一致（フレーム同期がとれている）であつたと
しても６１１の第１のＡＮＤゲート入力に６０４のＦ−
Ｆ１の反転出力ｍが入力されているので６１１の第１の
ＡＮＤゲート出力ｄは“０゛となり、６１２の第２のＡ
ＮＤゲートから出力ｇが出てシフトパルスｋを発生させ
６０７のＰＧ内部の状態を１ビツトシフトさせると共に
６１０のＬビツトカウンタと６０４のＦ−Ｆ１をりセツ
トする。以下同様の動作をマルチフレーム同期信号が見
つかるまで続行する。次にマルチフレーム同期信号が見
つかりフレーム同期を確立する過程を述べる。このタイ
ムチヤートを第７図Ｂに示す。同期回路が１ビツトずつ
シフトしながら最初の正しいＦビツトを第７図Ｂに示す
時間位置Ｆ５で見つけたとする。以下のＦビツトの比較
はすべて正しく不一致出力ｄが２フレーム毎に出る。こ
の不一致出力が６個に達すると前に述べた如く６１０の
Ｌビツトカウンタ内部の６ビツトカウント出力が発生し
６０４のＦ・Ｆ１をセツトする。一方６０６の６ビツト
シフトレジスタには第７図Ｂのタイムチヤートで示され
るＳ４の時間位置にはＱＡ−ＱＦの状態が００（ｌ））
１１１となつている。このＱＡ−Ｑ，の状態は６０６の
６ビツトシフトレジスタへの６０７のＰＧからのシフト
パルスｎの第５番目のパルスが入力された時点（Ｓ４か
ら第４ビツト目）で１１１００（吉）つまり１１１００
０又は１１１００１となりこのとき６０９の同期信号検
出回路から出力が出て６０３の０Ｒ回路を通して６０４
のＦ−Ｆ１がりセツトされ、その反転出力ｍぱ“１゛と
なる。従つてこれ以降の不，一致出力は６１１の第１の
ＡＮＤゲートを通り、６１０Ｌビツトカウンタをカウン
トアツプし、不一致出力がＬ個に達するとＬビツトカウ
ンタ出力ｈにより６１３のＦ−Ｆ２がセツトされフレー
ム同期が確立される。マルチフレーム同期回路の動作に
関しては従来回路と同様であるが、従来回路と異なると
ころは、同期検出回路でフレーム位相の異なるマルチフ
レーム同期信号をも検出するため、正規のフレーム位相
のマルチフレーム同期信号（００１１１０又は００１１
１１）を検出するために６１４の第３のＡＮＤゲートを
設け、２フレーム毎のＳビツトの位置にのみ生起するパ
ルスｑで判定し、その結果を使つてマルチフレーム同期
回路を動作させる点にある。以上説明したように第１の
実施例では、フレーム同期引込み時に、連続した６個の
正しいフレーム同期信号を受信し、かつ任意のフレーム
位相のマルチフレーム同期パターンを検出することによ
り前記のフレーム同期信号が、正規の信号かあるいは擬
似同期信号かを判別し、擬似同期信号であると判定した
場合には、フレーム同期を維持することなく再びフレー
ム同期信号の探索を始める回路構成となつている。

従つて受信信号の中に２ＫＨｚの擬似同期信号がある場
合でも誤同期を維持することなく正しい同期の確立が行
なえる利点がある。第１の実施例では、フレーム位相の
異るマルチフレーム同期を検出するために、６０８のセ
レクタを用意し６０７のＰＧから特別な信号（セレクト
信号と６０６の６ビツトシフトレジスタへのシフトパル
ス）を発生させたが、同期引込み時間が多少長くても構
わないならば、前記６０８のセレクタ及び６０７のＰＧ
からの特別な信号は必要なく、正しいフレーム位相のマ
ルチフレーム同期信号を検出した時に６０４のＦ−Ｆ１
をりセツトさせる方式によつても誤同期防止の効果が生
じる。

この場合、正しいフレーム位相のマルチフレーム同期信
号を検出するまでに最長２１フレーム分の時間が必要で
゛ある。そのため６１０のＬビツトカウンタは、Ｌ〉１
１を満足しなければならない。又、６０４のＦ−Ｆ１の
セツト信号には、６１０のＬビツトカウンタの１０ビツ
ト目の出力を使う。本発明は、フレーム同期を確立する
際に、マルチフレーム同期信号の存在を確認した後に同
期が確立されたとする方式をとるので、擬似フレーム同
期信号による誤同期を維持しない利点があり、ＣＣＩＴ
ＴＧ．７３３で規定されるＰＣＭ装置の同期回路に好適
に利用できる。

【図面の簡単な説明】

第１図はＣＣＩＴＴ勧告Ｇ．７３３で規定されるフレー
ムフオーマツトを示す図、第２図は従来の同期回路の構
成図、第３図と第４図は従来の同期回路の動作タイムチ
ヤート、第５図は擬似同期信号の説明図、第６図は本発
明の一実施例を示す回路の゜構成図、第７図Ａ及び第７
図Ｂは第６図の回路の動作タイムチヤート、第８図は同
期信号検出回路の構成例である。 ６０３・・・・・・第１の０Ｒ回路、６０４・・・・・
・第１のセツト・りセツト形フリツプフロツプ、６０８
・・・．・・・セレタタ、６１４・・・・・・第３のＡ
ＮＤゲート。

Claims (1)

【特許請求の範囲】
1. １ １マルチフレームが１２フレームで構成され、奇数
   フレームの先頭ビットにフレーム同期信号として１、０
   の交番パターンを挿入し、遇数フレームの先頭ビットに
   順次００１１１０又は００１１１１をマルチフレームパ
   ターンとして挿入するＰＣＭ信号を受信する同期回路に
   おいて、フレーム同期回路、および任意のフレーム位相
   のマルチフレーム同期パターンを検出する手段をもうけ
   、フレーム同期引込時に、フレーム同期パターンが判別
   されかつマルチフレーム同期パターンが検出されない場
   合は、フレーム同期を維持することなく、同期ビットの
   探索を続行させることを特徴とする同期回路。