JPS6256042A - マルチフレ−ム同期回路 - Google Patents

マルチフレ−ム同期回路

Info

Publication number
JPS6256042A
JPS6256042A JP60195449A JP19544985A JPS6256042A JP S6256042 A JPS6256042 A JP S6256042A JP 60195449 A JP60195449 A JP 60195449A JP 19544985 A JP19544985 A JP 19544985A JP S6256042 A JPS6256042 A JP S6256042A
Authority
JP
Japan
Prior art keywords
frame
synchronization
mfp
circuit
short
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60195449A
Other languages
English (en)
Inventor
Takeshi Yonekura
健 米倉
Hiroshi Sugaya
菅谷 宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60195449A priority Critical patent/JPS6256042A/ja
Publication of JPS6256042A publication Critical patent/JPS6256042A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔慨要〕 マルチフレーム同期回路において、抽出したマルチフレ
ームパターンとマルチフレームパターン発生回路出力と
を比較し、不一致であると判定された場合に、マルチフ
レームパターンを順次循環する態様でシフトして順次比
較し、一致した場合に同)すjが確立したと判定するよ
うにしている。
〔産業上の利用分野〕
本発明は、入力されたデータのマルチフレームを構成す
るショートフレームについて順次抽出してi5たマルチ
フレームパターンと、予め定めたマルチフレームパター
ンを順次循環させる態様でシフトしたマルチフレームパ
ターンとを比較してマルチフレームの同期検出を行って
同期を確立する構成を採用し、同期確立を短時間に行う
ようにしたマルチフレーム同期回路に関するものである
〔従来の技術〕
従来、入力されたデータのフレーム同期を確立する場合
、一連のデータ中からフレームを構成する複数のショー
トフレーム中から順次、フレームパターンビットを例え
ば1ビツトづつ検出して同量用のフレームパターン例え
ば“01010”を抽出する。次いで、この抽出したフ
レームパターンと、予め定めたいわば固定的に定めたフ
レ−ムパターン例えば”10010”とを比較して同期
を検出し1両者のフレームパターンが丁度−敗した時に
同期が確立したと判別していた。
〔発明が解決しようとする問題点〕
従来は、マルチフレームの同期を確立するために、予め
固定的に定めたフレームパターン例えば“10010”
と、入力されたデータ中のフレームを構成するショート
フレーム中から順次抽出したフレームパターン例えば”
01010“とを比較して同期を検出していたため、た
とえ抽出されたフレームパターン中に正しい情報が含ま
れていても、抽出開始のショートフレームの位置が異な
ると、同!tIN検出が行われない。このため、予め定
めた固定的なフレームパターンと同じ抽出開始位置から
抽出したフレームパターン(例えば“10010”)に
なるまで、同期検出が行われず、同!III確立に要す
る時間が多くなってしまうという問題点があった。
〔問題点を解決するための手段〕
本発明は、前記問題点を解決するために、マルチフレー
ムの同期を確立するために、マルチフレーム中から順次
抽出したマルチフレームパターンと、予め定めたマルチ
フレームパターンを順次循環する態様でシフトしたマル
チフレームパターンとを比較して同期検出を行って同期
を確立する構成を(采用することにより、同期確立を短
時間に行うようにしている。
第1図に示す本発明の原理ブロック図を用いて問題点を
解決するための手段を説明する。
第1図において、ショートフレーム同期回路1は1人力
されたデータから、マルチフレームを構成するショート
フレームの同期を検出して確立するものである。
マルチフレームパターン(以下MFPという)抽出回路
2は、入力されたデータ中の各ショートフレームから順
次MFPビットを抽出して1マルチフレ一ム分保持する
ものである。
MFP発生回路3は、予め定めたMFPを順次循環する
態様でシフトしたM F Pを発生するものである。
比較回路4は、MFP抽出回路2によって1順次抽出さ
れたMFPビフトによって構成されるMFPと、MFP
発生回路3によって順次循環する態様でシフトされたM
FPとの一致・不一致を比較するものである。不一致の
場合には、MFP発生回路3に対して、順次循環するB
様でシフトさせるための不一致パルス信号を通知して、
1ビツト分循環するB様でシフトしたMFPを比較回路
4に供給する。この態様を繰り返し1マルチフレ一ム分
について行う、一致した場合には、一致パルス信号をM
FP発生回路3に通知する。
〔作用〕
第2図に示す構成を採用し、ショートフレームの同期が
ショートフレーム同期回路1によって確立された1、M
Fp抽出回路2が入力データの各ショートフレーム中に
格納されているMFPビットを順次抽出して1マルチフ
レ一ム分保持する。
一方、MFP発生回路3によって、循環するGflで順
次発生された比較の基準となるMFPと、前記MFP抽
出回路2によって抽出されたMFPとの一致・不−・致
が比較される。不一致の場合には。
不一致パルス信号をMFP発生回路3にill知して1
ビ、ト分循環する態様でシフトしたMFPを発生させ、
このMFPと、前記抽出したMFPとの一致・不一致を
比較する。不一致の場合には、1マルチフレ一ム分につ
いて、同様に繰り返す。一致した場合には、同期検出が
行われたので、一致パルス信号を送出し、順次各ショー
トフレームについて同!tJI 61立を行い、マルチ
フレームの同期確立が行われたこととなる。
(実施例〕 第2図は本発明の1実施例構成を示す0図中。
1はショートフレーム同期回路、2はマルチフレームパ
ターン(MFP)抽出回路、3はMFP発生回路、4は
比較回路、5はシシートフ(/−ムカウンタ、6はタイ
ミングジェネレータ、7はマルチフレームカウンタ、8
はMFP設定回路を表す。
第2図において、ショートフレーム同期回路lは、入力
データ中からショートフレームの同期を検出して確立す
るものである。この同月検出した信号は、ショートフレ
ームカウンタ5に通知され。
現在のショー1〜フレームの数が計数される。このショ
ートフレームカウンタ5を用いて計数した値を、タイミ
ングジェネレータ6に通知することにより、所定のラッ
チ信号がMFP抽出回路2に通知される。このランチ信
号に同期した態様で、ショートフレーム中からM F 
Pピノ【が順次抽出される。この抽出されたM F P
ビットは、1マルチフレ一ム分だけ保持される。
MFP発生回路3は、予め定めたMFPを順次循環する
態様でシフトしたものを発生するものである。当初、M
FP設定回路8によって所定のMFPが、MFP発生回
路3に設定される。そして。
比較回路4からの不一致パルス信号および一致パルス信
号に基づいて、順次循環するLi様でシフトしたMFP
を発生させて、比較回路4に通知する。
比較回路4は、既述したように、MFP抽出回路2によ
って順次抽出されたMFPと、MFP発生回路3によっ
て順次循環する態様でシフトされたMFPとの一致・不
一致を比較するものである。
不一致の場合には、MFP発生回路3に対して。
順次循環する態様でシフトさせるための不一致パルス信
号を通知して、1ビツト分循環する態様でシフトしたM
FPを比較回路4に供給する。この態様を繰り返しlマ
ルチフレーム分について行う。
この際、不一致パルス信号が、併せてマルチフレームカ
ウンタ7に通知され、■ピントカウントアツプして、1
ビツトシフトした態様のMFPを生成させる図中nビッ
トシフトパルスを生成する。
この生成したnビットシフトパルスはMFP発生回路3
に通知される。一方、一致した場合には。
nビットシフトパルスの生成が停止され、lビットシフ
トパルスがMFP発生回路3に通知される。
そして、ショートフレームカウンタ5のリップルキャリ
ア出力(RC)が、マルチフレームカランタフに入力さ
れる。これにより、シ、v)フレーム毎に、マルチフレ
ームカランタフによってカウントアツプされ、このカウ
ントアツプされた値がタイミングジェネレータ6に通知
される。そして。
1ビツトシフトパルスがMFP発生回路3に通知され、
1ビツトづつIQ頁次シフトされたMFPヒ′ノドが発
生される。これにより、マルチフレームの同期が確立さ
れたこととなる。
第3図はフレーム構成を示す。図中“1マルチフレーム
”は、n個のショートフレームから構成されている。各
ショートフレーム中には、ノヨートフレームパターンと
、これにつづいてマルチフレームの同期化を行うための
MFP(マルチフレームパターン)ビットなどが格納さ
れている。この各ショートフレームに格納されている各
MFPビ、ト例えばlビットを順次全てのショー トフ
ロームn個に渡って抽出することにより、所定のMFP
が抽出される。
第4図は第2図図示構成を用いた具体的応用例を示す。
これは、1マルチフレームが5個のショートフレームか
らなり2各シヨートフレームにlビットのMFPビット
が格納されており、予め定めたMFPを“10010”
とした場合についてのものである。
第4図欄中“抽出パターン”は、MFP抽出回路2によ
って抽出されたものであって、欄中゛MFP発生回路パ
ターン゛はMFP発生回路3によって発生されたもので
あって、WI中“マルチフレームカウンタ”はマルチフ
レームカランタフによって計数された値であって、憫中
°判定”は比較回路4によって比較された結果である。
まず1間中■を用いて示す横軸方向に、抽出パターン、
MFP発生回路パターン、マルチフレームカウンタの内
容、および判定が成されたと仮定する。この場合には1
判定が“不一致”であるので、マルチフレームカランタ
フの内容がカウントアツプされ、これに対応したMFP
発生回路パターンが発生され、抽出パターン“oooo
o”と比較される。しかし、順次循環する態様でシフト
したMFP発生回路パターンと抽出パターン“0000
0”とがいずれも一致しないので1次のショートフレー
ム“4”がショートフレーム同期回路lによって検出さ
れるまで待機する。
図中■を用いて示すノヨートフレーム“4′が同M検出
された場合、同様に、抽出パターン′10000”と、
MFP発生回路パターンとがいずれも一致しないので1
次のショートフレーム“5”・・・がショートフレーム
同期回路1によって検出されるまで待機する。
そして1図中■を用いて示すショートフレーム“2”が
同期検出された場合、抽出パターン“01010”と、
MFP発生回路パターンの第3番目の“oioio”と
が−敗することが判定されるから、当該マルチフレーム
の同期検出が行われたこととなる。そして1次のショー
トフレーム。
3”、“4”・・・は1図示の如(、当該ショートフレ
ーム“2”の第3番目のMFP“01010”のパター
ンを順次循環する態様でシフトすることによって発生し
たMFP発生回路パターンと。
抽出パターンとを比較することにより、常に一敗した判
定が成されることとなり、マルチフレームの同期が確立
されたこととなる。
〔発明の効果〕
以」二説明したように1本発明によれば、ショートフレ
ーム中から順次抽出して生成したマルチフレームパター
ンと、予め定めたマルチフレームパターンを順次循環す
る態様でシフトしたマルチフレームパターンとを比較し
て同!U!検出を行って同月を確立する構成を採用して
いるため、少なくとも1マルチフレームの間に同期を確
立することができ、短時間に同期確立を行うことができ
る。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、第2図は本発明の1
実施例構成図、第3図はフレーム構成図。 第4図は第2図図示構成を用いた具体的応用例を示す。 図中、lはショートフレーム同期回路、2はマルチフレ
ームパターン(MFP)抽出回路、3はM F P発生
回路、4は比較回路、5はショートフレームカウンタ、
6はタイミングジェネレータ。 7はマルチフレームカウンタ、8はMFP設定回路を表
す。 本発明f)扉娼プロ1,7圧 第1図 ント硼;≦明の 1¥弛イ2・j構A 第  2  図 (弔シラートッレーへ) 7「−ム積ハ゛図 $’3#J

Claims (1)

  1. 【特許請求の範囲】 入力されたデータのマルチフレームの同期を確立するマ
    ルチフレーム同期回路において、 入力されたデータのマルチフレームを構成するショート
    フレームを検出してショートフレームの同期を確立する
    ショートフレーム同期回路(1)と、このショートフレ
    ーム同期回路(1)によって同期が確立した後、ショー
    トフレーム中からマルチフレームパターンビットを順次
    抽出するマルチフレームパターン抽出回路(2)と、 ショートフレーム同期回路(1)によって同期が確立し
    たショートフレームに対応した態様の予め定めたマルチ
    フレームパターンを順次循環する態様で発生するマルチ
    フレームパターン発生回路(3)とこのマルチフレーム
    パターン発生回路(3)によって発生させたマルチフレ
    ームパターンと、前記マルチフレームパターン抽出回路
    (2)によって抽出したマルチフレームパターンとの一
    致・不一致を比較する比較回路(4)とを備え、 この比較回路(4)によって不一致であると判定された
    場合に、前記マルチフレームパターン発生回路(3)に
    よって発生するマルチフレームパターンを順次循環する
    態様でシフトし、このシフトしたマルチフレームパター
    ンを用いて順次比較し、一致した場合に同期が確立した
    と判定するよう構成したことを特徴とするマルチフレー
    ム同期回路。
JP60195449A 1985-09-04 1985-09-04 マルチフレ−ム同期回路 Pending JPS6256042A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60195449A JPS6256042A (ja) 1985-09-04 1985-09-04 マルチフレ−ム同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60195449A JPS6256042A (ja) 1985-09-04 1985-09-04 マルチフレ−ム同期回路

Publications (1)

Publication Number Publication Date
JPS6256042A true JPS6256042A (ja) 1987-03-11

Family

ID=16341248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60195449A Pending JPS6256042A (ja) 1985-09-04 1985-09-04 マルチフレ−ム同期回路

Country Status (1)

Country Link
JP (1) JPS6256042A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH037110U (ja) * 1989-06-09 1991-01-23

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5690651A (en) * 1979-12-24 1981-07-22 Oki Electric Ind Co Ltd Synchronizing circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5690651A (en) * 1979-12-24 1981-07-22 Oki Electric Ind Co Ltd Synchronizing circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH037110U (ja) * 1989-06-09 1991-01-23

Similar Documents

Publication Publication Date Title
JPH01221949A (ja) スクランブル−デスクランブル方式
US3940563A (en) Reframing method for a carrier system having a serial digital data bit stream
JP2940454B2 (ja) スロット受信同期回路
JPS6256042A (ja) マルチフレ−ム同期回路
JPH04144330A (ja) フレーム検出回路
JPH0787045A (ja) マルチフレームパタン検出回路
JPS59115641A (ja) 同期方式
JPH0818549A (ja) マルチフレーム同期保護回路
JP4719867B2 (ja) Pnパターンジェネレータのビットエラー挿入回路
JPS61214633A (ja) ス−パ−・フレ−ムの同期方式
JPH01137734A (ja) マルチフレーム同期回路
JP3411197B2 (ja) 回線終端装置
JP3157536B2 (ja) マルチフレーム検出回路
JPH11187006A (ja) Pcmディジタル通信装置
JP2990094B2 (ja) フレーム同期回路
JPH0281535A (ja) マルチフレーム同期検出・保護方式
JPH0399540A (ja) 同期用クロック回路
JPH0823329A (ja) フレーム同期回路
JPH01136440A (ja) フレーム同期回路
JPH0437335A (ja) マルチフレーム同期復帰方式
JPH04890A (ja) 色副搬送波発生装置
JPH08125649A (ja) フレーム同期検出方式
JPH01195730A (ja) フレーム同期検出装置
JPH04158645A (ja) フレーム同期回路
JPH065832B2 (ja) 受信同期回路