JPH01137734A - マルチフレーム同期回路 - Google Patents
マルチフレーム同期回路Info
- Publication number
- JPH01137734A JPH01137734A JP62295552A JP29555287A JPH01137734A JP H01137734 A JPH01137734 A JP H01137734A JP 62295552 A JP62295552 A JP 62295552A JP 29555287 A JP29555287 A JP 29555287A JP H01137734 A JPH01137734 A JP H01137734A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- circuit
- signal
- multiframe
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 40
- 230000001360 synchronised effect Effects 0.000 claims abstract description 12
- 230000005540 biological transmission Effects 0.000 claims description 22
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 3
- 101100337172 Antithamnion sp. gltB gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明はディジタル伝送に用いられる多重変換°装置
に適用されるマルチフレーム同期回路に関する。
に適用されるマルチフレーム同期回路に関する。
［従来の技術］
第３図は従来のマルチフレーム同期回路のブロック図で
ある。図において、（１）は受信信号ａに対して受信伝
送路信号すのフレーム同期をとると共にｎ個のマルチフ
レームパルス検出信号Ｃ１、ｃ２、・・・・・・ｃｎを
生成するフレーム同期回路、（２）はマルチフレームパ
ルス検出信号ｃ工、ｃ２・・・・・・ｃｎによりフレー
ム同期がとられた受信伝送路信号すからマルチフレーム
パルス信号ｄを検出するマルチフレーム・パルス検出回
路、（３）はリセット信号１とマルチフレームパルス検
出信号Ｃ１、Ｃ２・・・・・・Ｃｎにより制御されたリ
ファレンスパルス信号ｅを生成するマルチフレーム拳カ
ウンタ回路、（４）は受信伝送路信号すとマルチフレー
ム・カウンタ回路（３）のマルチフレーム位相を比較す
る一致検出回路、（５）は一致検出回路（４）からの一
致パルス信号ｆと不一致パルス信号ｇより同期確立状態
、同期外れ状態を判定して同期判定信号１１を発生する
同期保護回路、（６）はマルチフレームパルス信号ｄと
リファレンスパルス信号ｅのどちらか一方を同期判定信
号りにより選択しリセット信号ｉとして出力する選択回
路である。
ある。図において、（１）は受信信号ａに対して受信伝
送路信号すのフレーム同期をとると共にｎ個のマルチフ
レームパルス検出信号Ｃ１、ｃ２、・・・・・・ｃｎを
生成するフレーム同期回路、（２）はマルチフレームパ
ルス検出信号ｃ工、ｃ２・・・・・・ｃｎによりフレー
ム同期がとられた受信伝送路信号すからマルチフレーム
パルス信号ｄを検出するマルチフレーム・パルス検出回
路、（３）はリセット信号１とマルチフレームパルス検
出信号Ｃ１、Ｃ２・・・・・・Ｃｎにより制御されたリ
ファレンスパルス信号ｅを生成するマルチフレーム拳カ
ウンタ回路、（４）は受信伝送路信号すとマルチフレー
ム・カウンタ回路（３）のマルチフレーム位相を比較す
る一致検出回路、（５）は一致検出回路（４）からの一
致パルス信号ｆと不一致パルス信号ｇより同期確立状態
、同期外れ状態を判定して同期判定信号１１を発生する
同期保護回路、（６）はマルチフレームパルス信号ｄと
リファレンスパルス信号ｅのどちらか一方を同期判定信
号りにより選択しリセット信号ｉとして出力する選択回
路である。
第４図は第３図の構成の各部の動作を示す波形図であり
、各図の（ａ）〜（ｉ）は第３図中の受信信号ａ〜リセ
ット信号ｉに対応する。ちなみに、第４図中、ＳＦはサ
ブフレーム、ＭＦはマルチフレームビットである。
、各図の（ａ）〜（ｉ）は第３図中の受信信号ａ〜リセ
ット信号ｉに対応する。ちなみに、第４図中、ＳＦはサ
ブフレーム、ＭＦはマルチフレームビットである。
次にその動作を説明する。伝送路からの受信信号ａはフ
レーム同期回路（１）でフレーム同期がとられ受信伝送
信号すとしてｎ個のマルチフレーム・パルス検出回路（
２）に送出される。各マルチフレーム・パルス検出回路
（２）はフレーム同期回路（１）からのマルチフレーム
パルス検出信号Ｃ１、Ｃ２・・・・・・ｃｎにより受信
伝送路信号すからマルチフレームパルス信号ｄを検出し
、これを一致検出回路（４）及び選択回路（６）に印加
する。一致検出回路（４）はマルチフレームパルス信号
ｄ及びリファレンスパルス信号ｅによりマルチフレーム
位相の比較を行い、受信伝送路信号すとマルチフレーム
拳カウンタ回路（３）が認識しているマルチフレーム位
相が一致している場合は一致パルス信号ｆを、また両者
のマルチフレーム位相がずれている場合は不一致パルス
信号ｇを同期保護回路（５）に加える。同期保護回路（
５）では不一致パルス信号ｆと不一致パルス信号ｇを数
えることにより、同期確立状態か同期外れ状態かを判定
する。そして、選択回路（６）は同期保護回路（５）か
らの同期判定信号りにより同期確立状態のときはリファ
レンスパルス信号ｅを、また同期外れ状態のときはマル
チフレームパルス信号ｄを選択し、リセット信号ｉとし
てマルチフレーム・カウンタ回路（３）に加える。
レーム同期回路（１）でフレーム同期がとられ受信伝送
信号すとしてｎ個のマルチフレーム・パルス検出回路（
２）に送出される。各マルチフレーム・パルス検出回路
（２）はフレーム同期回路（１）からのマルチフレーム
パルス検出信号Ｃ１、Ｃ２・・・・・・ｃｎにより受信
伝送路信号すからマルチフレームパルス信号ｄを検出し
、これを一致検出回路（４）及び選択回路（６）に印加
する。一致検出回路（４）はマルチフレームパルス信号
ｄ及びリファレンスパルス信号ｅによりマルチフレーム
位相の比較を行い、受信伝送路信号すとマルチフレーム
拳カウンタ回路（３）が認識しているマルチフレーム位
相が一致している場合は一致パルス信号ｆを、また両者
のマルチフレーム位相がずれている場合は不一致パルス
信号ｇを同期保護回路（５）に加える。同期保護回路（
５）では不一致パルス信号ｆと不一致パルス信号ｇを数
えることにより、同期確立状態か同期外れ状態かを判定
する。そして、選択回路（６）は同期保護回路（５）か
らの同期判定信号りにより同期確立状態のときはリファ
レンスパルス信号ｅを、また同期外れ状態のときはマル
チフレームパルス信号ｄを選択し、リセット信号ｉとし
てマルチフレーム・カウンタ回路（３）に加える。
［発明が解決しようとする問題点］
従来のマルチフレーム同期回路は以上のように構成され
ているので、それぞれ独立したマルチフレームを持つｎ
個のサブフレームで１フレームが構成されている場合、
それぞれｎ個のマルチフレーム検出回路、マルチフレー
ム・カウンタ回路、一致検出回路、同期保護回路、選択
回路等が必要となるため、回路規模が大きくなってしま
うという問題点があった。
ているので、それぞれ独立したマルチフレームを持つｎ
個のサブフレームで１フレームが構成されている場合、
それぞれｎ個のマルチフレーム検出回路、マルチフレー
ム・カウンタ回路、一致検出回路、同期保護回路、選択
回路等が必要となるため、回路規模が大きくなってしま
うという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、それぞれ独立したマルチフレーム位相を持つ
ｎ個のサブフレームで１フレームが構成されている場合
でも、ｎ個のサブフレームのマルチフレーム位相と同期
状態を記憶するメモリ回路の付加により回路規模の小さ
なマルチフレーム同期回路を得ることを目的とする。
たもので、それぞれ独立したマルチフレーム位相を持つ
ｎ個のサブフレームで１フレームが構成されている場合
でも、ｎ個のサブフレームのマルチフレーム位相と同期
状態を記憶するメモリ回路の付加により回路規模の小さ
なマルチフレーム同期回路を得ることを目的とする。
［問題点を解決するための手段］
この発明に係るマルチフレーム同期回路は、それぞれ独
立たマルチフレーム位相を有する複数個のサブフレーム
で１フレームが構成される信号を伝送路から受信してフ
レーム同期をとるフレーム同期手段と、フレーム同期手
段によりフレーム同期がとられたデータ信号からマルチ
フレームパルス信号を検出するマルチフレームパルス信
号［１手段と、フレーム同期手段からのパルス信号によ
り動作するマルチフレームカウンタ手段と、マルチフレ
ームパルス信号とマルチフレームカウンタ手段のマルチ
フレーム位相を比較する一致検出手段と、一致検出手段
の出力信号により伝送路からの受信信号とマルチフレー
ムカウンタ手段の出力信号の同期確立状態及び同期外れ
状態を判定して、マルチフレームパルス信号とマルチフ
レームカウンタ手段の出力信号の一方を選択してマルチ
フレームカウンタ手段をリセットするリセット信号を出
力する選択手段と、複数個のサブフレームのマルチフレ
ームカウンタ位相と同期状態を記憶し、マルチフレーム
カウンタ手段及び選択手段に送出するメモリ手段を備え
る。
立たマルチフレーム位相を有する複数個のサブフレーム
で１フレームが構成される信号を伝送路から受信してフ
レーム同期をとるフレーム同期手段と、フレーム同期手
段によりフレーム同期がとられたデータ信号からマルチ
フレームパルス信号を検出するマルチフレームパルス信
号［１手段と、フレーム同期手段からのパルス信号によ
り動作するマルチフレームカウンタ手段と、マルチフレ
ームパルス信号とマルチフレームカウンタ手段のマルチ
フレーム位相を比較する一致検出手段と、一致検出手段
の出力信号により伝送路からの受信信号とマルチフレー
ムカウンタ手段の出力信号の同期確立状態及び同期外れ
状態を判定して、マルチフレームパルス信号とマルチフ
レームカウンタ手段の出力信号の一方を選択してマルチ
フレームカウンタ手段をリセットするリセット信号を出
力する選択手段と、複数個のサブフレームのマルチフレ
ームカウンタ位相と同期状態を記憶し、マルチフレーム
カウンタ手段及び選択手段に送出するメモリ手段を備え
る。
［作用］
この発明におけるマルチフレーム同期回路は、メモリ手
段にマルチフレームカウンタ位相と同期状態を１フレー
ムの間だけ記憶させておき、次のフレームでこれらをマ
ルチフレームカウンタ手段及び選択手段に送出すること
により、１フレームがそれぞれ独立したマルチフレーム
位相を持った複数個のサブフレームで構成されている場
合でも、１系統の回路で対処することができる。
段にマルチフレームカウンタ位相と同期状態を１フレー
ムの間だけ記憶させておき、次のフレームでこれらをマ
ルチフレームカウンタ手段及び選択手段に送出すること
により、１フレームがそれぞれ独立したマルチフレーム
位相を持った複数個のサブフレームで構成されている場
合でも、１系統の回路で対処することができる。
［発明の実施例］
以下、この発明の実施例を図面を参照しながら説明する
。
。
第１図はこの発明のフレーム同期回路（１）実施例に係
るマルチフレーム同期回路のブロック図である。図にお
いて、（１）は受信信号ａに対して受信伝送路信号すの
フレーム同期をとると共にマルチフし−ムパルス検出信
号ｃ１０−ド信号１１クロック信号ｋ及びラッチパルス
信号ｊを生成するフレーム同期回路、（３）はリセット
信号ｌ、ロード信号ｌ及びクロック信号ｋにより制御さ
れ、リファレンスパルス信号ｅとマルチフレーム位相信
号ｍを出力するマルチフレーム・カウンタ回路、（４）
は受信伝送路信号すとマルチフレーム・カウンタ回路（
３）のマルチフレーム位相とを比較する一致検出回路、
（５）は一致検出回路（４）からの一致パルス信号ｆと
不一致パルス信号ｇより同期確率状態、同期外れ状態を
判定し同期判定信号り及び同期状態信号ｎを発生する同
期保護回路、（６）はマルチフレームパルス信号ｄとリ
ファレンスパルス信号ｅのどちらか一方を同期判定信号
りにより選択しリセット信号ｉとして出力する選択回路
、（７）はマルチフレーム位相信号ｍと同期状態信号ｎ
を各サブフレーム毎に１フレーム間記憶し、次のフレー
ムでマルチフレーム位相信号０をマルチフレーム・カウ
ンタ回路（３）に同期状態信号ｐを同期保護回路（５）
に加えるメモリ回路である。
るマルチフレーム同期回路のブロック図である。図にお
いて、（１）は受信信号ａに対して受信伝送路信号すの
フレーム同期をとると共にマルチフし−ムパルス検出信
号ｃ１０−ド信号１１クロック信号ｋ及びラッチパルス
信号ｊを生成するフレーム同期回路、（３）はリセット
信号ｌ、ロード信号ｌ及びクロック信号ｋにより制御さ
れ、リファレンスパルス信号ｅとマルチフレーム位相信
号ｍを出力するマルチフレーム・カウンタ回路、（４）
は受信伝送路信号すとマルチフレーム・カウンタ回路（
３）のマルチフレーム位相とを比較する一致検出回路、
（５）は一致検出回路（４）からの一致パルス信号ｆと
不一致パルス信号ｇより同期確率状態、同期外れ状態を
判定し同期判定信号り及び同期状態信号ｎを発生する同
期保護回路、（６）はマルチフレームパルス信号ｄとリ
ファレンスパルス信号ｅのどちらか一方を同期判定信号
りにより選択しリセット信号ｉとして出力する選択回路
、（７）はマルチフレーム位相信号ｍと同期状態信号ｎ
を各サブフレーム毎に１フレーム間記憶し、次のフレー
ムでマルチフレーム位相信号０をマルチフレーム・カウ
ンタ回路（３）に同期状態信号ｐを同期保護回路（５）
に加えるメモリ回路である。
第２図は第１図の構成の各部の動作を示す波形図であり
、各図の（ａ）〜（ｐ）は第３図中の受信信号ａ〜同期
状態信号ｐに対応する。ちなみに、第２図中、ＳＦはサ
ブフレーム、ＭＰはマルチフレームビットである。
、各図の（ａ）〜（ｐ）は第３図中の受信信号ａ〜同期
状態信号ｐに対応する。ちなみに、第２図中、ＳＦはサ
ブフレーム、ＭＰはマルチフレームビットである。
かかる構成において、次にその動作を説明する。
伝送路からの受信信号ａはフレーム同期回路（１）でフ
レーム同期がとられマルチフレーム・パルス検出回路（
２）に加えられる。マルチフレー４．・パルス検出回路
（２）はフレーム同期回路（１）からのマルチフレーム
パルス検出信号Ｃにより受信伝送路信号すからマルチフ
レームパルス信号ｄを検出し一致検出回路（４）及び選
択回路（６）に加える。マルチフレーム・カウンタ回路
（３）は選択回路（６）からのリセット信号ｉにより初
期化されフレーム同期回路（１）からのロード信号ｌに
よりメモリ回路（７）からの１フレーム前のマルチフレ
ーム位相信号０をロードされフレーム同期回路（１）か
らのクロック信号ｋによりカウントアツプされ、マルチ
フレーム・パルス検出回路（２）からのマルチフレーム
パルス検出信号Ｃを用いてマルチフレーム毎に各サブフ
レーム単位でリファレンスパルス信号ｅを作成し、一致
検出回路（４）及び選択回路（６）に加える。
レーム同期がとられマルチフレーム・パルス検出回路（
２）に加えられる。マルチフレー４．・パルス検出回路
（２）はフレーム同期回路（１）からのマルチフレーム
パルス検出信号Ｃにより受信伝送路信号すからマルチフ
レームパルス信号ｄを検出し一致検出回路（４）及び選
択回路（６）に加える。マルチフレーム・カウンタ回路
（３）は選択回路（６）からのリセット信号ｉにより初
期化されフレーム同期回路（１）からのロード信号ｌに
よりメモリ回路（７）からの１フレーム前のマルチフレ
ーム位相信号０をロードされフレーム同期回路（１）か
らのクロック信号ｋによりカウントアツプされ、マルチ
フレーム・パルス検出回路（２）からのマルチフレーム
パルス検出信号Ｃを用いてマルチフレーム毎に各サブフ
レーム単位でリファレンスパルス信号ｅを作成し、一致
検出回路（４）及び選択回路（６）に加える。
また、マルチフレーム・カウンタ回路（３）で初期化あ
るいはカントアップされた各サブフレームのマルチフレ
ーム位相信号ｍはメモリ回路（７）の加えられる。一致
検出回路（４）はマルチフレームパルス信号ｄ及びリフ
ァレンスパルス信号ｅにより受信伝送路信号すとマルチ
フレーム・カウンタ回路（３）のマルチフレーム位相の
比較をサブフレーム毎に行い、受信伝送路信号回路すの
マルチフレーム位相とマルチフレーム・カウンタ回路（
３）が認識しているマルチフレーム位相が一致している
場合は一致パルス信号ｆを、また両者のマルチフレーム
位相がずれている場合は不一致パルス信号ｇを同期保護
回路（５）に加える。同期保護回路（５）ではメモリ回
路（７）からの１フレーム前の同期状態信号ｐをフレー
ム同期回路（１）からのロード信号ｌによりロードし、
一致検出回路（４）からの一致パルス信号ｆと不一致パ
ルス信号ｇと合せて計数することにより同期確立状態、
同期外れ状態をサブフレーム毎に判断する。選択回路（
６）は同期保護回路（５）からの同期判定信号りにより
同期確立状態のときはマルチフレームパルス信号ｄを選
択し、リセット（ｆ号ｉとしてマルチフレームψカウン
タ回路（３）に加える。メモリ回路（７）はマルチフレ
ーム・カウンタ回路（３）からのマルチフレーム位相信
号ｍと同期保護回路（５）からの同期状態信号ｎを１フ
レーム前のマルチフレーム位相信号０をマルチフレーム
・カウンタ回路（３）に、また１フレームの期間記憶し
、１フレーム前の同期状態信号ｐを同期保護回路（５）
に加える。
るいはカントアップされた各サブフレームのマルチフレ
ーム位相信号ｍはメモリ回路（７）の加えられる。一致
検出回路（４）はマルチフレームパルス信号ｄ及びリフ
ァレンスパルス信号ｅにより受信伝送路信号すとマルチ
フレーム・カウンタ回路（３）のマルチフレーム位相の
比較をサブフレーム毎に行い、受信伝送路信号回路すの
マルチフレーム位相とマルチフレーム・カウンタ回路（
３）が認識しているマルチフレーム位相が一致している
場合は一致パルス信号ｆを、また両者のマルチフレーム
位相がずれている場合は不一致パルス信号ｇを同期保護
回路（５）に加える。同期保護回路（５）ではメモリ回
路（７）からの１フレーム前の同期状態信号ｐをフレー
ム同期回路（１）からのロード信号ｌによりロードし、
一致検出回路（４）からの一致パルス信号ｆと不一致パ
ルス信号ｇと合せて計数することにより同期確立状態、
同期外れ状態をサブフレーム毎に判断する。選択回路（
６）は同期保護回路（５）からの同期判定信号りにより
同期確立状態のときはマルチフレームパルス信号ｄを選
択し、リセット（ｆ号ｉとしてマルチフレームψカウン
タ回路（３）に加える。メモリ回路（７）はマルチフレ
ーム・カウンタ回路（３）からのマルチフレーム位相信
号ｍと同期保護回路（５）からの同期状態信号ｎを１フ
レーム前のマルチフレーム位相信号０をマルチフレーム
・カウンタ回路（３）に、また１フレームの期間記憶し
、１フレーム前の同期状態信号ｐを同期保護回路（５）
に加える。
なお、」−記実施例ではフレーム同期回路（１）からの
マルチフレームパルス検出信号Ｃにより受信伝送信号す
からマルチフレームパルス信号ｄを検出し一致検出回路
（４）に加える構成を例示したが、受信伝送路信号すを
一致検出回路（４）に直接加えてマルチフレーム・カウ
ンタ回路（３）からのリファレンスパルス信号ｅと比較
することにより受信伝送路信号すのマルチフレーム位相
とマルチフレーム・カウンタ回路（３）のマルチフレー
ム位相の一致、不一致を検出しても同様の効果を得るこ
とができるものである。
マルチフレームパルス検出信号Ｃにより受信伝送信号す
からマルチフレームパルス信号ｄを検出し一致検出回路
（４）に加える構成を例示したが、受信伝送路信号すを
一致検出回路（４）に直接加えてマルチフレーム・カウ
ンタ回路（３）からのリファレンスパルス信号ｅと比較
することにより受信伝送路信号すのマルチフレーム位相
とマルチフレーム・カウンタ回路（３）のマルチフレー
ム位相の一致、不一致を検出しても同様の効果を得るこ
とができるものである。
また、上記実施例では同期保護を行う構成を例にとって
説明したが、同期保護を行わなくてもこの発明は適用可
能である。
説明したが、同期保護を行わなくてもこの発明は適用可
能である。
［発明の効果］
以上のように、この発明によればマルチフレーム゛同期
回路を各サブフレーム毎のマルチフレーム位相と同期状
態を１フレームの間、記憶する構成にしたので、１フレ
ームがそれぞれ独立したマルチフレーム位相を持った慢
数個のサブフレームで構成されている場合でも、１系統
の回路で対処することができるため、回路規模の小さな
構成を得ることができるという効果がある。
回路を各サブフレーム毎のマルチフレーム位相と同期状
態を１フレームの間、記憶する構成にしたので、１フレ
ームがそれぞれ独立したマルチフレーム位相を持った慢
数個のサブフレームで構成されている場合でも、１系統
の回路で対処することができるため、回路規模の小さな
構成を得ることができるという効果がある。
第１図はこの発明の一実施例に係るマルチフレーム同期
回路のブロック図、第２図は第１図の構成の動作を説明
するための波形図、第３図は従来のマルチフレーム同期
回路のブロック図、第４図は第３図の構成の動作を説明
するための波形図である。 図において、（１）はフレーム同期回路、（２）はマル
チフレーム・パルス検出回路、（３）はマルチフレーム
・カウンタ回路、（４）は一致検出回路、（５）は同期
保護回路、（６）は選択回路、（７）はメモリ回路であ
る。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 弁理士 大 岩 増 雄 （他 ２名） 第２図 （ｈｌ ｇｌｓＦ同期確立状
態 第２３Ｆ同募１ずれ状態 第３図 手続補正書 （自発） 昭和 牟 月 日 １、事件の表示 特願昭 ６２−２９５５５２ 号
２、発明の名称 マルチフレーム同期回路 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の陶工丁目２番３号。 名 称 （６０１）三菱電機株式会社代表者 志 岐
守 哉 ４、代理人 ５、補正の対象 明細書の特許請求の範囲及び発明の詳細な説明の欄。 “６．補正の内容 特許請求の範囲 それぞれ独立したマルチフレーム位相を有する複数個の
サブフレームで１フレームが構成される信号を伝送路か
ら受信してフレーム同期をとるフレーム同期手段と、フ
レーム同期手段によりフレーム同期がとられたデータ信
号からマルチフレーム同期回路９ を検出するマルチフ
レームパルス信号検出手段と、フレーム同期手段からの
パルス信号により動作するマルチフレームカウンタ手段
と、マルチフレームパルス信号とマルチフレームカウン
タ手段のマルチフレーム位相を比較する一致検出手段と
、一致検出手段の出力信号により伝送路からの受信信号
とマルチフレームカウンタ手段の出力信号の同期確立状
態及び同期外れ状態を判定する同期保護手段と、同期保
護手段の出力信号に実見マルチフレームパルス信号とマ
ルチフレームカウンタ手段の出力信号の一方を選択して
マルチフレームカウンタ手段をリセットするリセット信
号を出力する選択手段と、複数個のサブフレームのマル
チフレームカウンタ位相と同期状態を記憶し、マルチフ
レームカウンタ手段及び選択手段に送出するメモリ手段
を備えることを特徴とするマルチフレーム同期回路。
回路のブロック図、第２図は第１図の構成の動作を説明
するための波形図、第３図は従来のマルチフレーム同期
回路のブロック図、第４図は第３図の構成の動作を説明
するための波形図である。 図において、（１）はフレーム同期回路、（２）はマル
チフレーム・パルス検出回路、（３）はマルチフレーム
・カウンタ回路、（４）は一致検出回路、（５）は同期
保護回路、（６）は選択回路、（７）はメモリ回路であ
る。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 弁理士 大 岩 増 雄 （他 ２名） 第２図 （ｈｌ ｇｌｓＦ同期確立状
態 第２３Ｆ同募１ずれ状態 第３図 手続補正書 （自発） 昭和 牟 月 日 １、事件の表示 特願昭 ６２−２９５５５２ 号
２、発明の名称 マルチフレーム同期回路 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の陶工丁目２番３号。 名 称 （６０１）三菱電機株式会社代表者 志 岐
守 哉 ４、代理人 ５、補正の対象 明細書の特許請求の範囲及び発明の詳細な説明の欄。 “６．補正の内容 特許請求の範囲 それぞれ独立したマルチフレーム位相を有する複数個の
サブフレームで１フレームが構成される信号を伝送路か
ら受信してフレーム同期をとるフレーム同期手段と、フ
レーム同期手段によりフレーム同期がとられたデータ信
号からマルチフレーム同期回路９ を検出するマルチフ
レームパルス信号検出手段と、フレーム同期手段からの
パルス信号により動作するマルチフレームカウンタ手段
と、マルチフレームパルス信号とマルチフレームカウン
タ手段のマルチフレーム位相を比較する一致検出手段と
、一致検出手段の出力信号により伝送路からの受信信号
とマルチフレームカウンタ手段の出力信号の同期確立状
態及び同期外れ状態を判定する同期保護手段と、同期保
護手段の出力信号に実見マルチフレームパルス信号とマ
ルチフレームカウンタ手段の出力信号の一方を選択して
マルチフレームカウンタ手段をリセットするリセット信
号を出力する選択手段と、複数個のサブフレームのマル
チフレームカウンタ位相と同期状態を記憶し、マルチフ
レームカウンタ手段及び選択手段に送出するメモリ手段
を備えることを特徴とするマルチフレーム同期回路。
Claims (1)
- それぞれ独立したマルチフレーム位相を有する複数個の
サブフレームで１フレームが構成される信号を伝送路か
ら受信してフレーム同期をとるフレーム同期手段と、フ
レーム同期手段によりフレーム同期がとられたデータ信
号からマルチフレームパルス信号を検出するマルチフレ
ームパルス信号検出手段と、フレーム同期手段からのパ
ルス信号により動作するマルチフレームカウンタ手段と
、マルチフレームパルス信号とマルチフレームカウンタ
手段のマルチフレーム位相を比較する一致検出手段と、
一致検出手段の出力信号により伝送路からの受信信号と
マルチフレームカウンタ手段の出力信号の同期確立状態
及び同期外れ状態を判定して、マルチフレームパルス信
号とマルチフレームカウンタ手段の出力信号の一方を選
択してマルチフレームカウンタ手段をリセットするリセ
ット信号を出力する選択手段と、複数個のサブフレーム
のマルチフレームカウンタ位相と同期状態を記憶し、マ
ルチフレームカウンタ手段及び選択手段に送出するメモ
リ手段を備えることを特徴とするマルチフレーム同期回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62295552A JPH01137734A (ja) | 1987-11-24 | 1987-11-24 | マルチフレーム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62295552A JPH01137734A (ja) | 1987-11-24 | 1987-11-24 | マルチフレーム同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01137734A true JPH01137734A (ja) | 1989-05-30 |
Family
ID=17822121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62295552A Pending JPH01137734A (ja) | 1987-11-24 | 1987-11-24 | マルチフレーム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01137734A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010048721A1 (en) * | 2008-10-30 | 2010-05-06 | Certicom Corp. | Collision-resistant elliptic curve hash functions |
-
1987
- 1987-11-24 JP JP62295552A patent/JPH01137734A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010048721A1 (en) * | 2008-10-30 | 2010-05-06 | Certicom Corp. | Collision-resistant elliptic curve hash functions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5301195A (en) | Circuit for multiframe synchronization | |
| JP2940454B2 (ja) | スロット受信同期回路 | |
| JPH01137734A (ja) | マルチフレーム同期回路 | |
| JP2967748B2 (ja) | Ａｔｍセル同期回路 | |
| JPH0897791A (ja) | 信号検出回路及びフレーム同期回路 | |
| JP3110387B2 (ja) | マルチフレーム同期検出装置 | |
| JPS6323437A (ja) | 同期検出回路 | |
| JPS61171246A (ja) | 同期外れ検出回路 | |
| JP2605051B2 (ja) | 通信装置 | |
| JPS6350896B2 (ja) | ||
| JP2876747B2 (ja) | フレーム同期回路 | |
| JP2526491B2 (ja) | 多重化装置 | |
| JP2713009B2 (ja) | 遅延時間差吸収装置 | |
| JP3518481B2 (ja) | 同期はずれ検出装置 | |
| JPS61214633A (ja) | ス−パ−・フレ−ムの同期方式 | |
| JP3978898B2 (ja) | マルチフレーム同期検出方法及び装置 | |
| JPH02180442A (ja) | 多重同期回路 | |
| JPH0357332A (ja) | フレーム同期回路 | |
| JPH03190332A (ja) | ジッタ吸収回路 | |
| JPH0338130A (ja) | 同期回路 | |
| JPH0744538B2 (ja) | フレ−ム同期検出回路 | |
| JPH02148932A (ja) | フレーム一致検出回路 | |
| JPH0319536A (ja) | シリアル信号分離回路 | |
| JPH0481030A (ja) | フレーム同期回路 | |
| JPS6256042A (ja) | マルチフレ−ム同期回路 |