JPH0666776B2 - フレ−ム同期回路 - Google Patents
フレ−ム同期回路Info
- Publication number
- JPH0666776B2 JPH0666776B2 JP60087855A JP8785585A JPH0666776B2 JP H0666776 B2 JPH0666776 B2 JP H0666776B2 JP 60087855 A JP60087855 A JP 60087855A JP 8785585 A JP8785585 A JP 8785585A JP H0666776 B2 JPH0666776 B2 JP H0666776B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frame synchronization
- circuit
- error
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明はフレーム同期回路に関し、特に、ディジタル
信号を記録媒体上に記録し記録媒体から再生する装置の
復調回路におけるフレーム同期回路に関する。
信号を記録媒体上に記録し記録媒体から再生する装置の
復調回路におけるフレーム同期回路に関する。
［従来の技術］ 第３図は、従来の復調回路におけるフレーム同期回路の
一例を示すブロック図であり、本願出願人によりにより
既に特許出願されている。
一例を示すブロック図であり、本願出願人によりにより
既に特許出願されている。
第３図において、従来のフレーム同期回路は、入力端子
１に与えられるディジタル信号を受けて、そのディジタ
ル信号に含まれるフレーム同期信号を検出してフレーム
同期検出信号ＳＹＮＣを発生するフレーム同期検出回路
２と、 フレーム同期検出回路２からのフレーム同期検出信号Ｓ
ＹＮＣを受け、後述の第１のＯＲ回路１２からの信号が
“Ｈ”レベルのときのみ受けた信号をそのまま通過させ
てゲート抜出しフレーム同期検出信号ＧＳＹＮＣを第３
のカウンタ５と第２のＯＲ回路１５の一方入力端子とへ
与えるゲート回路４と、 ゲート回路４からのゲート抜出しフレーム同期検出信号
ＧＳＹＮＣが与えられるごとにそのカウント数がリセッ
トされ、かつ予め定められたカウント数ごとに動作タイ
ミング信号を発生して、該信号をウインド発生回路７と
誤り検出回路１３とへ与える第３のカウンタ５と、 第３のカウンタ５からの動作タイミング信号に応答して
ウインド信号ＷＩＮＤを発生し、それを第１のＯＲ回路
１２の一方入力端子へ与えるウインド発生回路７とがま
ず設けられている。
１に与えられるディジタル信号を受けて、そのディジタ
ル信号に含まれるフレーム同期信号を検出してフレーム
同期検出信号ＳＹＮＣを発生するフレーム同期検出回路
２と、 フレーム同期検出回路２からのフレーム同期検出信号Ｓ
ＹＮＣを受け、後述の第１のＯＲ回路１２からの信号が
“Ｈ”レベルのときのみ受けた信号をそのまま通過させ
てゲート抜出しフレーム同期検出信号ＧＳＹＮＣを第３
のカウンタ５と第２のＯＲ回路１５の一方入力端子とへ
与えるゲート回路４と、 ゲート回路４からのゲート抜出しフレーム同期検出信号
ＧＳＹＮＣが与えられるごとにそのカウント数がリセッ
トされ、かつ予め定められたカウント数ごとに動作タイ
ミング信号を発生して、該信号をウインド発生回路７と
誤り検出回路１３とへ与える第３のカウンタ５と、 第３のカウンタ５からの動作タイミング信号に応答して
ウインド信号ＷＩＮＤを発生し、それを第１のＯＲ回路
１２の一方入力端子へ与えるウインド発生回路７とがま
ず設けられている。
次に、入力端子１に与えられるディジタル信号を受け、
第３のカウンタ５からの動作タイミング信号に応答して
誤り検出符号を検出して誤り判定結果ＥＲＲを発生する
誤り検出回路１３と、 誤り検出回路１３からの誤り判定結果ＥＲＲとゲート回
路４からのゲート抜出しフレーム同期検出信号ＧＳＹＮ
Ｃとを受けて論理和をとる第２のＯＲ回路１５と、 第２のＯＲ回路１５からの信号と誤り検出回路１３から
の誤り判定結果ＥＲＲとを受けて、後述の比較回路１７
からの信号ＷＳに応じて、どちらか一方を選択して出力
するセレクタ１６と、 セレクタ１６からの信号により計数を開始する第４のカ
ウンタ８と、 第４のカウンタ８からのカウント情報Ｎｃと予め定めら
れたカウント数の設定値Ｎｏとを比較し、Ｎｃ＞Ｎｏの
場合には“Ｈ”の信号を、Ｎｃ＜Ｎｏの場合には“Ｌ”
の信号を発生してセレクタ１６と第１のＯＲ回路１２の
他方端子とへ与える比較回路１７とが設けられている。
第３のカウンタ５からの動作タイミング信号に応答して
誤り検出符号を検出して誤り判定結果ＥＲＲを発生する
誤り検出回路１３と、 誤り検出回路１３からの誤り判定結果ＥＲＲとゲート回
路４からのゲート抜出しフレーム同期検出信号ＧＳＹＮ
Ｃとを受けて論理和をとる第２のＯＲ回路１５と、 第２のＯＲ回路１５からの信号と誤り検出回路１３から
の誤り判定結果ＥＲＲとを受けて、後述の比較回路１７
からの信号ＷＳに応じて、どちらか一方を選択して出力
するセレクタ１６と、 セレクタ１６からの信号により計数を開始する第４のカ
ウンタ８と、 第４のカウンタ８からのカウント情報Ｎｃと予め定めら
れたカウント数の設定値Ｎｏとを比較し、Ｎｃ＞Ｎｏの
場合には“Ｈ”の信号を、Ｎｃ＜Ｎｏの場合には“Ｌ”
の信号を発生してセレクタ１６と第１のＯＲ回路１２の
他方端子とへ与える比較回路１７とが設けられている。
ここで、セレクタ１６は比較回路１７からの信号が
“Ｈ”レベルならば誤り検出回路１３からの誤り判定結
果ＥＲＲを選択して出力し、比較回路１７からの信号が
“Ｌ”レベルの場合には第２のＯＲ回路１５からの信号
を選択して出力するものである。
“Ｈ”レベルならば誤り検出回路１３からの誤り判定結
果ＥＲＲを選択して出力し、比較回路１７からの信号が
“Ｌ”レベルの場合には第２のＯＲ回路１５からの信号
を選択して出力するものである。
第２図では、第３図の復調回路に与えられる好適な信号
形態の一例を示す図である。第２図に見られるように、
フレーム同期信号Ｓおよび誤り検出符号ＰがデータＤＡ
ＴＡ中の予め定められた位置に挿入されたディジタル信
号の１フレームが構成されている。
形態の一例を示す図である。第２図に見られるように、
フレーム同期信号Ｓおよび誤り検出符号ＰがデータＤＡ
ＴＡ中の予め定められた位置に挿入されたディジタル信
号の１フレームが構成されている。
次に、第３図に示される従来回路の動作について説明を
する。入力信号の構成は第２図に示されるようなフレー
ム同期信号Ｓのすぐ後ろに誤り検出用の誤り検出符号Ｐ
が含まれた構成になっている。
する。入力信号の構成は第２図に示されるようなフレー
ム同期信号Ｓのすぐ後ろに誤り検出用の誤り検出符号Ｐ
が含まれた構成になっている。
フレーム同期検出回路２は、入力端子１から与えられた
ディジタル信号からフレーム同期信号を検出し、それに
応じてフレーム同期検出信号ＳＹＮＣを発生する。初期
状態（各カウンタが計数開始直接）において、第３のカ
ウンタ５および第４のカウンタ８は共にフレーム同期信
号Ｓと無関係に自走している。ウインド発生回路７は第
３のカウンタ５からのタイミング信号によって動作する
ので、ウインド発生回路７からのウインド信号ＷＩＮＤ
もフレーム同期検出信号ＳＹＮＣと無関係な位置で発生
される。また、このとき、第４のカウンタ８のカウント
出力は設定値Ｎｏより小さいので、比較回路１７からの
信号ＷＳは“Ｌ”レベルである。第１のＯＲ回路１２は
比較回路１７からの“Ｌ”レベルの信号ＷＳとウインド
発生回路７からのウインド信号ＷＩＮＤとを受け論理和
をとるので、ゲート回路４へはウインド発生回路７から
のウインド信号ＷＩＮＤがそのまま与えられる。したが
って、この状態においては、ゲート回路４は同期検出信
号ＳＹＮＣを通過させず、ゲート抜出しフレーム同期検
出信号ＧＳＹＮＣは発生されない。
ディジタル信号からフレーム同期信号を検出し、それに
応じてフレーム同期検出信号ＳＹＮＣを発生する。初期
状態（各カウンタが計数開始直接）において、第３のカ
ウンタ５および第４のカウンタ８は共にフレーム同期信
号Ｓと無関係に自走している。ウインド発生回路７は第
３のカウンタ５からのタイミング信号によって動作する
ので、ウインド発生回路７からのウインド信号ＷＩＮＤ
もフレーム同期検出信号ＳＹＮＣと無関係な位置で発生
される。また、このとき、第４のカウンタ８のカウント
出力は設定値Ｎｏより小さいので、比較回路１７からの
信号ＷＳは“Ｌ”レベルである。第１のＯＲ回路１２は
比較回路１７からの“Ｌ”レベルの信号ＷＳとウインド
発生回路７からのウインド信号ＷＩＮＤとを受け論理和
をとるので、ゲート回路４へはウインド発生回路７から
のウインド信号ＷＩＮＤがそのまま与えられる。したが
って、この状態においては、ゲート回路４は同期検出信
号ＳＹＮＣを通過させず、ゲート抜出しフレーム同期検
出信号ＧＳＹＮＣは発生されない。
一方、誤り検出回路１３は第３のカウンタ５からのタイ
ミング信号に応答して動作しているので、当然、誤り検
出回路１３の誤り判定結果ＥＲＲは“誤り”を示す。比
較回路１７からの出力信号ＷＳが“Ｌ”レベルの間、セ
レクタ１６は第２のＯＲ回路１５の出力を選択して出力
する。第２のＯＲ回路１５は誤り検出回路１３の誤り判
定結果ＥＲＲが“正しい”ということとゲート抜出しフ
レーム同期検出信号ＧＳＹＮＣが現われたこととの論理
和を出力して第４カウンタ８へ与えるので、初期状態に
おいては、第４のカウンタ８のカウントはクリアされ
ず、第４のカウンタ８におけるカウント数はそのまま増
加する。第４のカウンタ８の計数値が設定値Ｎｏを越え
ると比較回路１７からの出力信号ＷＳは“Ｈ”レベルと
なるので、第１のＯＲ回路１２の出力も“Ｈ”レベルと
なり、またセレクタ１６は誤り検出回路１３からの誤り
判定結果ＥＲＲを選択出力する。この結果、フレーム同
期検出信号ＳＹＮＣはそのままゲート回路４を通過して
ゲート抜出しフレーム同期検出信号ＧＳＹＮＣとなる。
ミング信号に応答して動作しているので、当然、誤り検
出回路１３の誤り判定結果ＥＲＲは“誤り”を示す。比
較回路１７からの出力信号ＷＳが“Ｌ”レベルの間、セ
レクタ１６は第２のＯＲ回路１５の出力を選択して出力
する。第２のＯＲ回路１５は誤り検出回路１３の誤り判
定結果ＥＲＲが“正しい”ということとゲート抜出しフ
レーム同期検出信号ＧＳＹＮＣが現われたこととの論理
和を出力して第４カウンタ８へ与えるので、初期状態に
おいては、第４のカウンタ８のカウントはクリアされ
ず、第４のカウンタ８におけるカウント数はそのまま増
加する。第４のカウンタ８の計数値が設定値Ｎｏを越え
ると比較回路１７からの出力信号ＷＳは“Ｈ”レベルと
なるので、第１のＯＲ回路１２の出力も“Ｈ”レベルと
なり、またセレクタ１６は誤り検出回路１３からの誤り
判定結果ＥＲＲを選択出力する。この結果、フレーム同
期検出信号ＳＹＮＣはそのままゲート回路４を通過して
ゲート抜出しフレーム同期検出信号ＧＳＹＮＣとなる。
このとき、ゲート抜出しフレーム同期検出信号ＧＳＹＮ
Ｃが誤って検出されたものである場合、第３のカウンタ
５は正常なタイミングで動作しておらず、誤り検出回路
１３もまた正常なタイミングで動作していないので、誤
り検出回路１３からの誤り判定結果ＥＲＲは“誤り”を
示す。そして、比較回路１７からの出力信号ＷＳは
“Ｈ”レベルであるので、セレクタ１６は誤り検出回路
からの誤り判定結果ＥＲＲのみを選択して出力し、第４
のカウンタ８はリセットされずカウント動作を続ける。
Ｃが誤って検出されたものである場合、第３のカウンタ
５は正常なタイミングで動作しておらず、誤り検出回路
１３もまた正常なタイミングで動作していないので、誤
り検出回路１３からの誤り判定結果ＥＲＲは“誤り”を
示す。そして、比較回路１７からの出力信号ＷＳは
“Ｈ”レベルであるので、セレクタ１６は誤り検出回路
からの誤り判定結果ＥＲＲのみを選択して出力し、第４
のカウンタ８はリセットされずカウント動作を続ける。
他方、正しいゲート抜出しフレーム同期検出信号ＧＳＹ
ＮＣが検出された場合、第３のカウンタ５は正常なタイ
ミングで動作し、応じて誤り検出回路１３も正常なタイ
ミングで動作するので、誤り検出回路からの誤り判定結
果ＥＲＲは“正しい”という信号を示す。これに応じ
て、第４のカウンタ８はリセットされ、このカウント数
は設定値Ｎｏより小さくなり、比較回路１７からの出力
信号ＷＳは“Ｌ”レベルとなる。そして、セレクタ１６
は第２のＯＲ回路１５の出力を選択し、かつゲート回路
４はウインド発生回路７からのウインド信号ＷＩＮＤに
同期してフレーム同期信号ＳＹＮＣを検出する。この結
果、本来の正常なフレーム同期信号以外の誤って検出さ
れた信号を排除する。
ＮＣが検出された場合、第３のカウンタ５は正常なタイ
ミングで動作し、応じて誤り検出回路１３も正常なタイ
ミングで動作するので、誤り検出回路からの誤り判定結
果ＥＲＲは“正しい”という信号を示す。これに応じ
て、第４のカウンタ８はリセットされ、このカウント数
は設定値Ｎｏより小さくなり、比較回路１７からの出力
信号ＷＳは“Ｌ”レベルとなる。そして、セレクタ１６
は第２のＯＲ回路１５の出力を選択し、かつゲート回路
４はウインド発生回路７からのウインド信号ＷＩＮＤに
同期してフレーム同期信号ＳＹＮＣを検出する。この結
果、本来の正常なフレーム同期信号以外の誤って検出さ
れた信号を排除する。
すなわち、第４のカウンタ８におけるカウント数が設定
値Ｎｏを越えない場合においては、誤り検出回路１３か
らの誤り判定結果ＥＲＲが“誤り”を示すことと、ゲー
ト抜出しフレーム同期検出信号ＧＳＹＮＣの欠損（フレ
ーム同期信号ＳＹＮＣが本来現われる場所に現われない
場合）とが同時に連続して起こらない限り、同期し保持
されていると考えられ、連続して起こったならばウイン
ド発生回路７からのウインド信号ＷＩＮＤを無視し（比
較回路１７からは“Ｈ”の信号ＷＳが出力されてい
る）、フレーム同期検出信号ＳＹＮＣをそのままゲート
抜出しフレーム同期検出信号ＧＳＹＮＣとして、誤り検
出回路１３からの誤り判定結果ＥＲＲのみを監視して同
期に引込むようにされている。
値Ｎｏを越えない場合においては、誤り検出回路１３か
らの誤り判定結果ＥＲＲが“誤り”を示すことと、ゲー
ト抜出しフレーム同期検出信号ＧＳＹＮＣの欠損（フレ
ーム同期信号ＳＹＮＣが本来現われる場所に現われない
場合）とが同時に連続して起こらない限り、同期し保持
されていると考えられ、連続して起こったならばウイン
ド発生回路７からのウインド信号ＷＩＮＤを無視し（比
較回路１７からは“Ｈ”の信号ＷＳが出力されてい
る）、フレーム同期検出信号ＳＹＮＣをそのままゲート
抜出しフレーム同期検出信号ＧＳＹＮＣとして、誤り検
出回路１３からの誤り判定結果ＥＲＲのみを監視して同
期に引込むようにされている。
［発明が解決しようとする問題点］ 従来のフレーム同期回路は、以上のように構成されてい
るので、たとえＳ／Ｎの劣化か著しい場合などにおいて
も、誤ったフレーム同期検出信号ＳＹＮＣによる誤動作
を極力少なくできるのであるが、同期が外れた状態で
は、そこからゲート抜出しフレーム同期検出信号ＧＳＹ
ＮＣが欠損し、また誤り判定結果ＥＲＲも“誤り”を示
す。したがって、第４のカウンタ８はフレームごとにカ
ウントされていき、カウント数Ｎｃが設定値Ｎｏを越え
なければ同期に引込む動作はされず、越えて初めて同期
に引込むように動作し、同期が確立するまでに最小限設
定値のＮｏフレーム分の信号が読取られないという欠点
があった。したがって、或る短い期間Ｎ１（設定値Ｎｏ
以下）信号が欠落して、同期が外れた場合、同期が確立
するまでの間（Ｎｏ−Ｎ１）の信号が読取れないなどの
問題点があった。
るので、たとえＳ／Ｎの劣化か著しい場合などにおいて
も、誤ったフレーム同期検出信号ＳＹＮＣによる誤動作
を極力少なくできるのであるが、同期が外れた状態で
は、そこからゲート抜出しフレーム同期検出信号ＧＳＹ
ＮＣが欠損し、また誤り判定結果ＥＲＲも“誤り”を示
す。したがって、第４のカウンタ８はフレームごとにカ
ウントされていき、カウント数Ｎｃが設定値Ｎｏを越え
なければ同期に引込む動作はされず、越えて初めて同期
に引込むように動作し、同期が確立するまでに最小限設
定値のＮｏフレーム分の信号が読取られないという欠点
があった。したがって、或る短い期間Ｎ１（設定値Ｎｏ
以下）信号が欠落して、同期が外れた場合、同期が確立
するまでの間（Ｎｏ−Ｎ１）の信号が読取れないなどの
問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、どのような状態においても入力信号が正常
な状態に復帰すれば、即座に同期を確立することができ
るフレーム同期回路を得ることを目的とする。
れたもので、どのような状態においても入力信号が正常
な状態に復帰すれば、即座に同期を確立することができ
るフレーム同期回路を得ることを目的とする。
［問題点を解決するための手段］ この発明は予め定められた位置にフレーム同期信号およ
び誤り検出符号が挿入されたディジタル信号のフレーム
同期をとるための装置であって、ディジタル信号を受け
てそれに含まれるフレーム同期信号を検出してフレーム
同期検出手段と、ディジタル信号を受けかつフレーム同
期検出手段からのフレーム同期検出信号に同期して、デ
ィジタル信号に含まれる誤り検出符号の正誤を判定し、
誤り検査信号を出力する誤り判定手段と、フレーム同期
検出手段からのフレーム同期検出信号を受けてカウント
を開始するカウンタと、カウンタの出力をデコードし、
次にくるべきフレーム同期検出信号と同じタイミングの
信号を発生するデコード手段と、デコード手段の出力と
フレーム同期検出信号の一致とを検出し、その検出した
一致信号を出力する一致信号発生手段と、ディジタル信
号が初めて入力されるなどの、非同期状態から同期を確
立する場合において、一致信号が得られるかあるいは誤
り検査信号が正の場合には正常なフレーム同期信号が得
られたものとして同期確立状態に入り、同期確立状態に
おいては一致信号が得られずかつ誤り検査信号が誤りで
あることを示す場合には非同期状態に入るように制御を
行なう制御手段とを備えて構成される。
び誤り検出符号が挿入されたディジタル信号のフレーム
同期をとるための装置であって、ディジタル信号を受け
てそれに含まれるフレーム同期信号を検出してフレーム
同期検出手段と、ディジタル信号を受けかつフレーム同
期検出手段からのフレーム同期検出信号に同期して、デ
ィジタル信号に含まれる誤り検出符号の正誤を判定し、
誤り検査信号を出力する誤り判定手段と、フレーム同期
検出手段からのフレーム同期検出信号を受けてカウント
を開始するカウンタと、カウンタの出力をデコードし、
次にくるべきフレーム同期検出信号と同じタイミングの
信号を発生するデコード手段と、デコード手段の出力と
フレーム同期検出信号の一致とを検出し、その検出した
一致信号を出力する一致信号発生手段と、ディジタル信
号が初めて入力されるなどの、非同期状態から同期を確
立する場合において、一致信号が得られるかあるいは誤
り検査信号が正の場合には正常なフレーム同期信号が得
られたものとして同期確立状態に入り、同期確立状態に
おいては一致信号が得られずかつ誤り検査信号が誤りで
あることを示す場合には非同期状態に入るように制御を
行なう制御手段とを備えて構成される。
［作用］ この発明におけるフレーム同期回路は、ディジタル信号
とフレーム同期検出信号に同期してディジタル信号に含
まれる誤り検出符号の正誤を判定し、フレーム同期検出
信号をカウントし、そのカウント出力をデコードして次
にくるべきフレーム同期検出信号と同じタイミングの信
号を発生し、非同期状態から同期を確立する場合におい
て、フレーム同期検出信号と同じタイミングの信号とフ
レーム同期検出信号との一致が得られるか、誤り検査信
号が正の場合には正常なフレーム同期信号が得られたも
のとして同期確立状態に入り、同期確立状態においては
一致信号が得られずかつ誤り検査信号が誤りである場合
には非同期状態に入るように制御することにより、入力
信号の欠落が多くても、入力信号が復帰さえすれば即座
に同期に引き込むことが可能となる。
とフレーム同期検出信号に同期してディジタル信号に含
まれる誤り検出符号の正誤を判定し、フレーム同期検出
信号をカウントし、そのカウント出力をデコードして次
にくるべきフレーム同期検出信号と同じタイミングの信
号を発生し、非同期状態から同期を確立する場合におい
て、フレーム同期検出信号と同じタイミングの信号とフ
レーム同期検出信号との一致が得られるか、誤り検査信
号が正の場合には正常なフレーム同期信号が得られたも
のとして同期確立状態に入り、同期確立状態においては
一致信号が得られずかつ誤り検査信号が誤りである場合
には非同期状態に入るように制御することにより、入力
信号の欠落が多くても、入力信号が復帰さえすれば即座
に同期に引き込むことが可能となる。
［発明の実施例］ 以下には、この発明の一実施例を図について説明する。
第１図は、この発明の一実施例であるフレーム同期回路
の構成を示すブロック図である。この第１図の回路に与
えられるディジタル信号の構成は、従来例と同様、第２
図に示されるディジタル信号が用いられる。
の構成を示すブロック図である。この第１図の回路に与
えられるディジタル信号の構成は、従来例と同様、第２
図に示されるディジタル信号が用いられる。
第１図において、３はフレーム同期検出信号ＳＹＮＣに
よりカウント動作を開始し、後述のデコード信号ＤＳＹ
ＮＣが発生した後カウントを停止する第２のカウンタ、
６は第２のカウンタ３の動作タイミングに従いフレーム
同期検出信号ＳＹＮＣと同じタイミングのデコード信号
ＤＳＹＮＣを発生するデコーダ回路、９はフレーム同期
検出信号ＳＹＮＣとデコード信号ＤＳＹＮＣの論理積を
とり、一致信号ＡＳＹＮＣを発生するＡＮＤ回路、１０
はゲート抜出しフレーム同期検出信号ＧＳＹＮＣと一致
信号ＡＳＹＮＣとの論理和をとる第４のＯＲ回路、１１
は誤り判定結果ＥＲＲの“正しい”ことと一致信号ＡＳ
ＹＮＣとの論理和をとる第３のＯＲ回路、１４は第３の
ＯＲ回路１１の出力（誤り判定結果ＥＲＲが“正しい”
かまたは一致信号ＡＳＹＮＣの発生による出力）とゲー
ト抜出しフレーム同期検出信号ＧＳＹＮＣの論理和とを
とる第５のＯＲ回路、１６は第３のＯＲ回路１１の出力
と第５のＯＲ回路１４の出力とを入力に持つセレクタ
で、比較回路出力ＷＳが“Ｌ”のときは第５のＯＲ回
路、該出力ＷＳが“Ｈ”のときは第３のＯＲ回路出力を
選択するものである。
よりカウント動作を開始し、後述のデコード信号ＤＳＹ
ＮＣが発生した後カウントを停止する第２のカウンタ、
６は第２のカウンタ３の動作タイミングに従いフレーム
同期検出信号ＳＹＮＣと同じタイミングのデコード信号
ＤＳＹＮＣを発生するデコーダ回路、９はフレーム同期
検出信号ＳＹＮＣとデコード信号ＤＳＹＮＣの論理積を
とり、一致信号ＡＳＹＮＣを発生するＡＮＤ回路、１０
はゲート抜出しフレーム同期検出信号ＧＳＹＮＣと一致
信号ＡＳＹＮＣとの論理和をとる第４のＯＲ回路、１１
は誤り判定結果ＥＲＲの“正しい”ことと一致信号ＡＳ
ＹＮＣとの論理和をとる第３のＯＲ回路、１４は第３の
ＯＲ回路１１の出力（誤り判定結果ＥＲＲが“正しい”
かまたは一致信号ＡＳＹＮＣの発生による出力）とゲー
ト抜出しフレーム同期検出信号ＧＳＹＮＣの論理和とを
とる第５のＯＲ回路、１６は第３のＯＲ回路１１の出力
と第５のＯＲ回路１４の出力とを入力に持つセレクタ
で、比較回路出力ＷＳが“Ｌ”のときは第５のＯＲ回
路、該出力ＷＳが“Ｈ”のときは第３のＯＲ回路出力を
選択するものである。
なお、その他の構成は、第３図と同様であり、同一部分
には同一番号を付して、その説明は省略する。
には同一番号を付して、その説明は省略する。
次に、第１図に示される同期回路の動作について説明を
する。入力信号の構成は、前述したように第２図に示さ
れるごとくになっており、フレーム同期信号Ｓのすぐ後
ろに誤り検出用の誤り検出符号Ｐが含まれた構成であ
る。
する。入力信号の構成は、前述したように第２図に示さ
れるごとくになっており、フレーム同期信号Ｓのすぐ後
ろに誤り検出用の誤り検出符号Ｐが含まれた構成であ
る。
フレーム同期検出回路２は、入力端子１を介して与えら
れたディジタル信号からフレーム同期信号を検出し、そ
れに応じてフレーム同期検出信号ＳＹＮＣを発生する。
このフレーム同期検出信号ＳＹＮＣ（第１回目）によ
り、第２のカウンタ３はカウントを開始し、このカウン
タ３の動作タイミングに従いデコーダ回路６は、次に来
るはずのフレーム同期検出信号ＳＹＮＣと同じタイミン
グのデコード信号ＤＳＹＮＣを発生する。もしここで、
フレーム同期検出信号ＳＹＮＣ（２回目）とデコード信
号ＤＳＹＮＣとが一致して、一致信号ＡＳＹＮＣが発生
したならば、第１回目および第２回目のフレーム同期検
出信号ＳＹＮＣは正しいフレーム同期検出信号と見なし
て動作することになる。
れたディジタル信号からフレーム同期信号を検出し、そ
れに応じてフレーム同期検出信号ＳＹＮＣを発生する。
このフレーム同期検出信号ＳＹＮＣ（第１回目）によ
り、第２のカウンタ３はカウントを開始し、このカウン
タ３の動作タイミングに従いデコーダ回路６は、次に来
るはずのフレーム同期検出信号ＳＹＮＣと同じタイミン
グのデコード信号ＤＳＹＮＣを発生する。もしここで、
フレーム同期検出信号ＳＹＮＣ（２回目）とデコード信
号ＤＳＹＮＣとが一致して、一致信号ＡＳＹＮＣが発生
したならば、第１回目および第２回目のフレーム同期検
出信号ＳＹＮＣは正しいフレーム同期検出信号と見なし
て動作することになる。
まず初期状態では、従来例のとおり、第４のカウンタ８
の出力Ｎｃは設定値Ｎｏより小さく、比較回路１７の出
力ＷＳは“Ｌ”である。したがって、セレクタ１６は第
５のＯＲ回路１４の出力を選択し、第４のカウンタ８へ
入力する。また、ウインド信号ＷＩＮＤはフレーム同期
検出信号ＳＹＮＣと無関係なタイミングで現われるの
で、フレーム同期検出信号ＳＹＮＣはゲート回路４を通
ることができない場合が多い。もし、この状態で、一致
信号ＡＳＹＮＣが発生したら、一致信号ＡＳＹＮＣは第
４のＯＲ回路１０の出力に現われ、第３のカウンタ５を
正しいタイミングで動作させる。これにより、ウインド
信号ＷＩＮＤも正しいタイミングで発生し、同期に引込
んだ状態となる。
の出力Ｎｃは設定値Ｎｏより小さく、比較回路１７の出
力ＷＳは“Ｌ”である。したがって、セレクタ１６は第
５のＯＲ回路１４の出力を選択し、第４のカウンタ８へ
入力する。また、ウインド信号ＷＩＮＤはフレーム同期
検出信号ＳＹＮＣと無関係なタイミングで現われるの
で、フレーム同期検出信号ＳＹＮＣはゲート回路４を通
ることができない場合が多い。もし、この状態で、一致
信号ＡＳＹＮＣが発生したら、一致信号ＡＳＹＮＣは第
４のＯＲ回路１０の出力に現われ、第３のカウンタ５を
正しいタイミングで動作させる。これにより、ウインド
信号ＷＩＮＤも正しいタイミングで発生し、同期に引込
んだ状態となる。
次に、同期が外れて第４のカウンタ８がカウントアップ
をしている間、すなわちＮｃ＜Ｎｏの間において、一致
信号ＡＳＹＮＣが発生した場合は、一致信号ＡＳＹＮＣ
が第３のＯＲ回路１１と第５のＯＲ回路１４とを通りセ
レクタ１６に入力される。そして、このセレクタ１６の
出力が第４のカウンタ８をリセットする。また、一致信
号ＡＳＹＮＣは第４のＯＲ回路１０の出力に現われ、第
３のカウンタ５を正しいタイミングで動作させる。した
がって、ウインド信号ＷＩＮＤも正しいタイミングで発
生するので、再び同期に引込んだ状態となる。
をしている間、すなわちＮｃ＜Ｎｏの間において、一致
信号ＡＳＹＮＣが発生した場合は、一致信号ＡＳＹＮＣ
が第３のＯＲ回路１１と第５のＯＲ回路１４とを通りセ
レクタ１６に入力される。そして、このセレクタ１６の
出力が第４のカウンタ８をリセットする。また、一致信
号ＡＳＹＮＣは第４のＯＲ回路１０の出力に現われ、第
３のカウンタ５を正しいタイミングで動作させる。した
がって、ウインド信号ＷＩＮＤも正しいタイミングで発
生するので、再び同期に引込んだ状態となる。
次に、同期に引込んだ状態では、誤り判定結果ＥＲＲの
“誤り”と一致信号ＡＳＹＮＣの欠損とゲート抜出しフ
レーム同期検出信号ＧＳＹＮＣの欠損との３つが同時に
連続して起こって、第４のカウンタ８の出力Ｎｃが設定
値Ｎｏを越えるまで同じ状態を保つ。そして、第４のカ
ウンタ８の出力Ｎｃが設定値Ｎｏを越えたなら、比較回
路１７の出力ＷＳは“Ｈ”となり、フレーム同期検出信
号ＳＹＮＣはすべてゲート抜出しフレーム同期検出信号
ＧＳＹＮＣとなる。この状態では、もちろん従来例と同
じように、ゲート抜出しフレーム同期検出信号ＧＳＹＮ
Ｃで第３のカウンタ５を正しいタイミングの動作に制御
し、誤り判定結果ＥＲＲの“正しい”という信号で第４
のカウンタ８をリセットし、再び同期に引込むこともで
きるが、一致信号ＡＳＹＮＣのみが発生しても、第３の
カウンタ５を正しいタイミングで動作させ、第４のカウ
ンタ８をリセットし同期に引込むことができる。
“誤り”と一致信号ＡＳＹＮＣの欠損とゲート抜出しフ
レーム同期検出信号ＧＳＹＮＣの欠損との３つが同時に
連続して起こって、第４のカウンタ８の出力Ｎｃが設定
値Ｎｏを越えるまで同じ状態を保つ。そして、第４のカ
ウンタ８の出力Ｎｃが設定値Ｎｏを越えたなら、比較回
路１７の出力ＷＳは“Ｈ”となり、フレーム同期検出信
号ＳＹＮＣはすべてゲート抜出しフレーム同期検出信号
ＧＳＹＮＣとなる。この状態では、もちろん従来例と同
じように、ゲート抜出しフレーム同期検出信号ＧＳＹＮ
Ｃで第３のカウンタ５を正しいタイミングの動作に制御
し、誤り判定結果ＥＲＲの“正しい”という信号で第４
のカウンタ８をリセットし、再び同期に引込むこともで
きるが、一致信号ＡＳＹＮＣのみが発生しても、第３の
カウンタ５を正しいタイミングで動作させ、第４のカウ
ンタ８をリセットし同期に引込むことができる。
よって、従来例の回路に比べて、短時間で同期の引込み
が完了する。
が完了する。
なお、上記実施例においては、復調回路におけるフレー
ム同期回路について説明したが、この発明は、復調回路
以外においても、信号検出と一致信号検出とを上記実施
例と同様に行なうことにより、信号検出の高速化が可能
となる。
ム同期回路について説明したが、この発明は、復調回路
以外においても、信号検出と一致信号検出とを上記実施
例と同様に行なうことにより、信号検出の高速化が可能
となる。
また、デコーダ回路６は１ビット幅のＤＳＹＮＣを出力
した例について説明したが、ＤＳＹＮＣは数ビット幅の
パルスであるデコーダ回路を用いても同様な効果が得ら
れる。
した例について説明したが、ＤＳＹＮＣは数ビット幅の
パルスであるデコーダ回路を用いても同様な効果が得ら
れる。
［発明の効果］ 以上のように、この発明によれば、フレーム同期検出信
号の一致信号を発生させ、この一致信号により回路の動
作を正常な状態とするように構成したので、入力信号の
欠落が多くても、入力信号が復帰さえすれば即座に同期
に引込むことか可能となる。
号の一致信号を発生させ、この一致信号により回路の動
作を正常な状態とするように構成したので、入力信号の
欠落が多くても、入力信号が復帰さえすれば即座に同期
に引込むことか可能となる。
そして、その結果、入力信号の欠落部以外の信号が損わ
れることを極力少なくできるという効果を有する。
れることを極力少なくできるという効果を有する。
第１図は、この発明の一実施例における復調回路のフレ
ーム同期回路構成を示すブロック図である。第２図は、
復調されるディジタル信号の構成を示す図である。第３
図は、従来の復調回路のフレーム同期回路構成ブロック
図である。 図において、２はフレーム同期検出回路、３，５，８は
カウンタ、４はゲート回路、６はデコーダ回路、７はウ
インド発生回路、９はＡＮＤ回路、１０，１１，１２，
１５はＯＲ回路、１３は誤り検出回路、１６はセレク
タ、１７は比較回路を示す。 なお、図中、同一符号は同一または相当部分を示す。
ーム同期回路構成を示すブロック図である。第２図は、
復調されるディジタル信号の構成を示す図である。第３
図は、従来の復調回路のフレーム同期回路構成ブロック
図である。 図において、２はフレーム同期検出回路、３，５，８は
カウンタ、４はゲート回路、６はデコーダ回路、７はウ
インド発生回路、９はＡＮＤ回路、１０，１１，１２，
１５はＯＲ回路、１３は誤り検出回路、１６はセレク
タ、１７は比較回路を示す。 なお、図中、同一符号は同一または相当部分を示す。
Claims (3)
- 【請求項１】予め定められた位置にフレーム同期信号お
よび誤り検出符号が挿入されたディジタル信号のフレー
ム同期をとるためのフレーム同期回路であって、 前記ディジタル信号を受けて、該ディジタル信号に含ま
れるフレーム同期信号を検出してフレーム同期検出信号
を発生するフレーム同期検出手段と、 前記ディジタル信号を受け、かつ前記フレーム同期検出
手段からのフレーム同期検出信号に同期して、前記ディ
ジタル信号に含まれる誤り検出符号の正誤を判定し、誤
り検査信号を出力する誤り判定手段と、 前記フレーム同期検出手段からのフレーム同期検出信号
を受けてカウントを開始するカウンタと、 前記カウンタの出力をデコードし、次に来るべきフレー
ム同期検出信号と同じタイミングの信号を発生するデコ
ード手段と、 前記デコード手段の出力と前記フレーム同期検出信号の
一致とを検出し、該検出した一致信号を出力する一致信
号発生手段と、 前記ディジタル信号が初めて入力されるなどの、非同期
状態から同期を確立する場合において、前記一致信号が
得られるか、前記誤り検査信号が正の場合には正常なフ
レーム同期信号が得られたものとして同期確立状態に入
り、同期確立状態においては、前記一致信号が得られ
ず、かつ前記誤り検査信号が誤りである場合には非同期
状態に入るように制御を行なう制御手段を備えた、フレ
ーム同期回路。 - 【請求項２】前記制御手段は、前記誤り判定手段からの
誤り検出信号に応答して、前記フレーム同期検出手段を
間欠的に動作させる、特許請求の範囲第１項記載のフレ
ーム同期回路。 - 【請求項３】前記フレーム同期検出手段からのフレーム
同期検出信号と前記誤り判定手段からの誤り不検出信号
と前記一致信号発生手段からの一致信号とが同時に連続
して欠損した場合において、前記制御手段は連続的に動
作する、特許請求の範囲第１項記載のフレーム同期回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60087855A JPH0666776B2 (ja) | 1985-04-24 | 1985-04-24 | フレ−ム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60087855A JPH0666776B2 (ja) | 1985-04-24 | 1985-04-24 | フレ−ム同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61245732A JPS61245732A (ja) | 1986-11-01 |
| JPH0666776B2 true JPH0666776B2 (ja) | 1994-08-24 |
Family
ID=13926497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60087855A Expired - Fee Related JPH0666776B2 (ja) | 1985-04-24 | 1985-04-24 | フレ−ム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666776B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2736448B2 (ja) * | 1989-10-14 | 1998-04-02 | 三菱電機株式会社 | フレーム同期回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58146156A (ja) * | 1982-02-25 | 1983-08-31 | Mitsubishi Electric Corp | デ−タ伝送方式 |
-
1985
- 1985-04-24 JP JP60087855A patent/JPH0666776B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61245732A (ja) | 1986-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2578334B2 (ja) | デイジタル伝送方式 | |
| JPS6226103B2 (ja) | ||
| JPS62169589A (ja) | ビデオレコ−ダ用回路配置 | |
| JPH0666776B2 (ja) | フレ−ム同期回路 | |
| JPH09181938A (ja) | 水平同期信号発生回路 | |
| KR100272734B1 (ko) | 비디오 신호의 큰 위상 시프트에 영향을 받지 않는 수평 라인 카운터 | |
| JPH06132923A (ja) | デジタルデータ受信回路 | |
| JP2697421B2 (ja) | ディジタル伝送システムのフレーム同期回路 | |
| JPH04117672A (ja) | ディジタル情報信号のための同期方法および同期回路 | |
| JPH0528539B2 (ja) | ||
| US6307904B1 (en) | Clock recovery circuit | |
| EP0216427B1 (en) | Device for deriving a synchronizing signal | |
| JP2736448B2 (ja) | フレーム同期回路 | |
| JP2617575B2 (ja) | データ速度変換回路 | |
| JP2000260131A (ja) | 同期信号の検出保護方法およびその検出保護回路 | |
| JPH09149015A (ja) | クロック位相調整回路 | |
| JPH0221183B2 (ja) | ||
| JP2715953B2 (ja) | 同期回路 | |
| JPH0823329A (ja) | フレーム同期回路 | |
| JP2590688B2 (ja) | フレーム位相合わせ回路 | |
| JPH073703Y2 (ja) | マルチフレーム同期回路 | |
| JPH0319536A (ja) | シリアル信号分離回路 | |
| JPS62147832A (ja) | フレ−ム同期方法 | |
| JPS61101139A (ja) | シンク検出装置 | |
| JPS6343940B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |