JPS62169589A - ビデオレコ−ダ用回路配置 - Google Patents
ビデオレコ−ダ用回路配置Info
- Publication number
- JPS62169589A JPS62169589A JP61276873A JP27687386A JPS62169589A JP S62169589 A JPS62169589 A JP S62169589A JP 61276873 A JP61276873 A JP 61276873A JP 27687386 A JP27687386 A JP 27687386A JP S62169589 A JPS62169589 A JP S62169589A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- pulse
- data
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 14
- 238000000926 separation method Methods 0.000 claims description 9
- 230000001360 synchronised effect Effects 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- RDYMFSUJUZBWLH-UHFFFAOYSA-N endosulfan Chemical compound C12COS(=O)OCC2C2(Cl)C(Cl)=C(Cl)C1(Cl)C2(Cl)Cl RDYMFSUJUZBWLH-UHFFFAOYSA-N 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
- H04N7/087—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only
- H04N7/088—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only the inserted signal being digital
- H04N7/0887—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only the inserted signal being digital for the transmission of programme or channel identifying signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
- H04N17/06—Diagnosis, testing or measuring for television systems or their details for recorders
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/78—Television signal recording using magnetic recording
- H04N5/782—Television signal recording using magnetic recording on tape
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はテレビジョン信号に含まれ、第１クロック信号
と同期するプログラム システム データ（ｖｐｓデー
タ）を、リリース信号の受信後に分離すると共にエラー
のないＶＰＳデータのチェック後制御信号を発生する分
離回路 と、データラインの始端に少なくとも存在する
第１位置で第１クロック信号と同期する第２クロック信
号を計数器に供給してテレビジョン同期パルスの間隔を
計数すると共に第２位置で同期パルスを計数器に供給し
て同期パルスを計数するスイッチと、計数位置を評価す
ると共に第１ハーフフレームの始端で識別信号を発生し
この、識別信号によって前記スイッチを第１位置から第
２位置にセットすると共に、データラインの検出後、計
数位置を評価し、且つリリース信号を発生するデータラ
インデコーダをリリースするフィールド（ハーフフレー
ム）＋ｌｌＪ回路と、テスト信号を発生し、且つ前記識
別信号の発生時にテスト信号を第１状態にセットすると
共に制御信号の発生時にテスト信号を第２状態にセット
するゲート回路とを具えるビデオレコーダ用回路配置に
関するものである。
と同期するプログラム システム データ（ｖｐｓデー
タ）を、リリース信号の受信後に分離すると共にエラー
のないＶＰＳデータのチェック後制御信号を発生する分
離回路 と、データラインの始端に少なくとも存在する
第１位置で第１クロック信号と同期する第２クロック信
号を計数器に供給してテレビジョン同期パルスの間隔を
計数すると共に第２位置で同期パルスを計数器に供給し
て同期パルスを計数するスイッチと、計数位置を評価す
ると共に第１ハーフフレームの始端で識別信号を発生し
この、識別信号によって前記スイッチを第１位置から第
２位置にセットすると共に、データラインの検出後、計
数位置を評価し、且つリリース信号を発生するデータラ
インデコーダをリリースするフィールド（ハーフフレー
ム）＋ｌｌＪ回路と、テスト信号を発生し、且つ前記識
別信号の発生時にテスト信号を第１状態にセットすると
共に制御信号の発生時にテスト信号を第２状態にセット
するゲート回路とを具えるビデオレコーダ用回路配置に
関するものである。
ビデオプログラムシステム（ＶＰＳ） によってビデオ
レコーダの記録動作を制御する。テレビジョンフレーム
のライン１６では送信部によって送信を確３忍するテ′
−り（ｖｐｓデータ〉を送出する。これらＶＰＳデータ
はビデオレコーダで復号化され、且つ、ユーザにより導
入され且つ記憶されたデータと比較する。これらデータ
が一致する場合にはビデオレコーダは記録動作を開始す
る。この種の人力制御型のレコーディングによって、プ
ログラム送信の変化時に、送信のアナウンス端（オーバ
ーランニング、コントリビューンヨン交換）に対して発
生ずるミスレコーディングを防止す。
レコーダの記録動作を制御する。テレビジョンフレーム
のライン１６では送信部によって送信を確３忍するテ′
−り（ｖｐｓデータ〉を送出する。これらＶＰＳデータ
はビデオレコーダで復号化され、且つ、ユーザにより導
入され且つ記憶されたデータと比較する。これらデータ
が一致する場合にはビデオレコーダは記録動作を開始す
る。この種の人力制御型のレコーディングによって、プ
ログラム送信の変化時に、送信のアナウンス端（オーバ
ーランニング、コントリビューンヨン交換）に対して発
生ずるミスレコーディングを防止す。
ライン１６ではデータ情報は各々が８ビツトより成る１
５個のワードで構成する。２進情報は２．５Ｍビット／
秒のデータ速度でパイフェーズコードで送信する。ワー
ド１１〜１４はＶＰＳデーデ一対して用いる。他の情報
は゛ランドファンクテクニッシエン ミッティランゲン
″゛第２９巻、１９８５年第４号第１６１〜１６９頁に
記載されている。
５個のワードで構成する。２進情報は２．５Ｍビット／
秒のデータ速度でパイフェーズコードで送信する。ワー
ド１１〜１４はＶＰＳデーデ一対して用いる。他の情報
は゛ランドファンクテクニッシエン ミッティランゲン
″゛第２９巻、１９８５年第４号第１６１〜１６９頁に
記載されている。
上述した回路配置は、ＳＡＦ １１３４ Ｐ型巣積回路
に用いられている。この回路によってＶＰＳデータを復
号化すると共にテスト信号を発生し、このテスト信号に
よって、テレビジョン送信機がＶＰＳデータを送信して
いるか否か、およびＶＰＳデータがエラーなく受信され
ているか否かを示すようにする。
に用いられている。この回路によってＶＰＳデータを復
号化すると共にテスト信号を発生し、このテスト信号に
よって、テレビジョン送信機がＶＰＳデータを送信して
いるか否か、およびＶＰＳデータがエラーなく受信され
ているか否かを示すようにする。
第２のハーフフレームから第１のハーフフレームへの切
換えが行われた後ハーフフレーム識別回路によって識別
信号を発生し、これによりゲート回路と相俟ってテスト
信号を第１状態にセットすると共にＶＰＳデータが用い
られないことを示す。エラーのないＶＰＳデータが存在
する場合には分離回路によって制御信号を発生し、この
制御信号によりライン１６の終端でテスト信号を第２状
態にセットする。ＶＰＳデータにエラーがない場合又は
ＶＰＳデータを用いない場合にはテスト信号は第１状態
のままである。これらの動作状態は、テスト信号を供給
する発生ダイオードによって光学的に表示することがで
きる。
換えが行われた後ハーフフレーム識別回路によって識別
信号を発生し、これによりゲート回路と相俟ってテスト
信号を第１状態にセットすると共にＶＰＳデータが用い
られないことを示す。エラーのないＶＰＳデータが存在
する場合には分離回路によって制御信号を発生し、この
制御信号によりライン１６の終端でテスト信号を第２状
態にセットする。ＶＰＳデータにエラーがない場合又は
ＶＰＳデータを用いない場合にはテスト信号は第１状態
のままである。これらの動作状態は、テスト信号を供給
する発生ダイオードによって光学的に表示することがで
きる。
テレビジョン信号が中断される場合にはテスト信号は中
断が発生した時点の状態に保持されたままである。妨害
パルスが発生する場合にはテスト信号の状態は変化しな
い。例えばテスト信号の第２状態中に妨害パルスが現れ
る場合にはテスト信号はこの状態に保持されたままとな
り、これによりＶＰＳデーデー処理されないにもかかわ
らすＶＰＳデータが処理され得ることを示す。
断が発生した時点の状態に保持されたままである。妨害
パルスが発生する場合にはテスト信号の状態は変化しな
い。例えばテスト信号の第２状態中に妨害パルスが現れ
る場合にはテスト信号はこの状態に保持されたままとな
り、これによりＶＰＳデーデー処理されないにもかかわ
らすＶＰＳデータが処理され得ることを示す。
本発明の目的は、妨害パルスが発生する場合又はテレビ
ジョン信号が脱落する場合にテスト信号により異常状態
を検出し得るように設計された上述した種類の回路配置
を提供せんとするにある。
ジョン信号が脱落する場合にテスト信号により異常状態
を検出し得るように設計された上述した種類の回路配置
を提供せんとするにある。
本発明はテレビジョン信号に含まれ、第１タロツク信号
と同期するプログラム システム データ（ｖｐｓデー
タ）を、ＩＪ ＩＪ−ス信号の受信後に分離すると共に
エラーのないＶＰＳデーデーチェック後制御信号を発生
する分離回路 と、データラインの始端に少なくとも存
在する第１位置で第１クロック信号と同期する第２タロ
ツク信号を計数器に供給してテレビジョン同期パルスの
間隔を計数すると共に第２位置で同期パルスを計数器に
供給して同期パルスを計数するスイッチと、計数位置を
評価すると共に第１ハーフフレームの始端で識別信号を
発生しこの識別信号によって前記スイッチを第１位置か
ら第２位置にセットすると共に、データラインの検出後
、計数位置を評価し、且つリリース信号を発生するデー
タラインデコーダをリリースするフィールド（ハーフフ
レーム） 識別回路と、テスト信号を発生し、且つ前記
識別信号の発生時にテスト信号を第１状態にセットする
と共に制御信号の発生時にテスト信号を第２状態にセッ
トするゲート回路とを具えるビデオレコーダ用回路配置
において、検出器を設け、これにより計数位置を評価す
ると共に、スイッチの第１位置で２つの連続水平パルス
間の特定の時間間隔で１つのパルスを発生するか又はラ
イン周期よりも長い特定の時間間隔後パルスを発生しな
い際に検出信号を発生し、且つ前記ゲート回路によって
検出信号の到来時テスト信号を第１状態にセットするよ
うにしたことを特徴とする。
と同期するプログラム システム データ（ｖｐｓデー
タ）を、ＩＪ ＩＪ−ス信号の受信後に分離すると共に
エラーのないＶＰＳデーデーチェック後制御信号を発生
する分離回路 と、データラインの始端に少なくとも存
在する第１位置で第１クロック信号と同期する第２タロ
ツク信号を計数器に供給してテレビジョン同期パルスの
間隔を計数すると共に第２位置で同期パルスを計数器に
供給して同期パルスを計数するスイッチと、計数位置を
評価すると共に第１ハーフフレームの始端で識別信号を
発生しこの識別信号によって前記スイッチを第１位置か
ら第２位置にセットすると共に、データラインの検出後
、計数位置を評価し、且つリリース信号を発生するデー
タラインデコーダをリリースするフィールド（ハーフフ
レーム） 識別回路と、テスト信号を発生し、且つ前記
識別信号の発生時にテスト信号を第１状態にセットする
と共に制御信号の発生時にテスト信号を第２状態にセッ
トするゲート回路とを具えるビデオレコーダ用回路配置
において、検出器を設け、これにより計数位置を評価す
ると共に、スイッチの第１位置で２つの連続水平パルス
間の特定の時間間隔で１つのパルスを発生するか又はラ
イン周期よりも長い特定の時間間隔後パルスを発生しな
い際に検出信号を発生し、且つ前記ゲート回路によって
検出信号の到来時テスト信号を第１状態にセットするよ
うにしたことを特徴とする。
本発明回路配置では、検出器により計数位置の評価によ
ってテレビジョン同期パルス間の時間間隔を測定する。
ってテレビジョン同期パルス間の時間間隔を測定する。
テレビジョン信号の同期パルスは、各々がハーフフレー
ムの始端を確認すると共に水平パルス列間に在る２つの
パルス列で構成する。
ムの始端を確認すると共に水平パルス列間に在る２つの
パルス列で構成する。
この２つのパルス列は最初の５個のプレエンファシスパ
ルスと、次の５個のフレーム同期パルスと、最後の５個
のデエンファシスパルスとを具え、各パルスは２分の１
ラインの間隔で分離される。最初のハーフフレームの始
端前では最後の水平パルスと最初のプレエンファシスパ
ルスとの間の間隔を２分の１ラインとする。従って検出
器によって、２つのパルス列間に発生するパルス間隔が
妨害パルスとして識別されないようにパルス間隔を評価
する必要がある。これがため、２つのフレーム同期パル
ス間のパルス間隔よりも大きく、且つ第２ハーフフレー
ムの最後の水平パルスおよび次のプレエンファシスパル
ス間の間隔よりモ小すいパルス間隔が発生する場合のみ
妨害パルスを検出する。
ルスと、次の５個のフレーム同期パルスと、最後の５個
のデエンファシスパルスとを具え、各パルスは２分の１
ラインの間隔で分離される。最初のハーフフレームの始
端前では最後の水平パルスと最初のプレエンファシスパ
ルスとの間の間隔を２分の１ラインとする。従って検出
器によって、２つのパルス列間に発生するパルス間隔が
妨害パルスとして識別されないようにパルス間隔を評価
する必要がある。これがため、２つのフレーム同期パル
ス間のパルス間隔よりも大きく、且つ第２ハーフフレー
ムの最後の水平パルスおよび次のプレエンファシスパル
ス間の間隔よりモ小すいパルス間隔が発生する場合のみ
妨害パルスを検出する。
２つの水平パルス間の間隔よりも長い成る時間後同期パ
ルスが発生しない場合には検出器によっても検出パルス
を発生する。この検出パルスの発生後ゲート回路によっ
てテスト信号を第１状態にセットする。本発明回路配置
では妨害パルスが発生した場合又はテレビジョン信号が
存在しない場合にテスト信号によって異常状態を表示す
る。スイッチの第２位置では検出器が不作動状態となる
。
ルスが発生しない場合には検出器によっても検出パルス
を発生する。この検出パルスの発生後ゲート回路によっ
てテスト信号を第１状態にセットする。本発明回路配置
では妨害パルスが発生した場合又はテレビジョン信号が
存在しない場合にテスト信号によって異常状態を表示す
る。スイッチの第２位置では検出器が不作動状態となる
。
その理由はハーフフレーム識別回路により生ずる識別信
号の発生時テスト信号が第１状態となるからである。
号の発生時テスト信号が第１状態となるからである。
妨害パルスを検出するためには、同期パルスの縁部によ
って、スイッチの第１位置で計数器のセット状態を検出
器に含まれるレジスタに書込み、その後計数器を初期セ
ット状態に戻すようにする。
って、スイッチの第１位置で計数器のセット状態を検出
器に含まれるレジスタに書込み、その後計数器を初期セ
ット状態に戻すようにする。
従ってレジスタからの出力信号を検出器で評価し、次い
で妨害パルスに相当する計数器の位置で検出信号を発生
する。テレビジョン信号が存在しない場合には計数器の
特定の位置で検出信号を発生させる。レジスタでの一時
記憶を行わない場合には計数位置を直接評価することが
できる。
で妨害パルスに相当する計数器の位置で検出信号を発生
する。テレビジョン信号が存在しない場合には計数器の
特定の位置で検出信号を発生させる。レジスタでの一時
記憶を行わない場合には計数位置を直接評価することが
できる。
データラインの復号後テレビジョン信号を再びテストし
得るようにするためにＩＪ ＩＪ−大信号の発生後計数
器を初期位置にリセットすると共にスイッチを第２位置
から第１位置にリセットし得るようにする。
得るようにするためにＩＪ ＩＪ−大信号の発生後計数
器を初期位置にリセットすると共にスイッチを第２位置
から第１位置にリセットし得るようにする。
ビデオ信号に含まれるＶＰＳデータは分離回路で分離し
た後記憶回路（メモリ）に供給する。又、ゲート回路に
よってＩＪ ＩＪ−大信号および制御信号の存在時読出
し信号を発生し、この読出し信号によってメモリの出力
側で用いられるデータを形成し得るようにする。
た後記憶回路（メモリ）に供給する。又、ゲート回路に
よってＩＪ ＩＪ−大信号および制御信号の存在時読出
し信号を発生し、この読出し信号によってメモリの出力
側で用いられるデータを形成し得るようにする。
ＶＰＳｆ−夕を例えばオシロスコープのスクリーンに表
示するためにはトリガパルスを発生させる。
示するためにはトリガパルスを発生させる。
この目的のため、ゲート回路によってＩＪ ＩＪ−大信
号の受信時にテスト信号を第２状態に切換えるようにす
る。
号の受信時にテスト信号を第２状態に切換えるようにす
る。
図面につき本発明を説明する。
第１図に示す本発明回路配置ではテレビジョン信号をデ
ータラインプロセッサ２の入力端子１に供給する。この
テレビジョン信号はチューナ、ビデオ中間周波フィルタ
および復調器のような通常の信号段（図示せず）をも通
過させる。この際ライン１６にはビデオプログラムシス
テムデータ（ｖｐｓデーデーが含まれる。又、データラ
インプロセッサ２の入力端子１を、テレビジョン信号か
らＶＰＳデーデー含まれるディジタル信号を取出す回路
３の入力端子とすると共にテレビジョン信号から同期パ
ルスｖＣ３を分離する同期分離回路７の入力端子とする
。更にデータラインプロセッサ２には発振器４を設け、
これにより１０ Ｍ）ｔｚの周波数の安定化水晶発振信
号を移相器５の一方の入力端子に供給する。移相器５の
他方の入力端子を位相比較器６の出力端子に接続し、こ
の位相比較器６の一方の入力端子にディジクル信号取出
回路３の出力信号を供給し、他方の入力端子に移相器５
の出力信号を供給する。移相器５の出力信号を、データ
ラインプロセッサ２の出力端子８に得られるνＰＳデー
タに同期したクロック信号Ｔ１とする。ディジタル信号
取出回路３の出力端子によって、データラインプロセッ
サ２の出力端子９を構成すると共に、同期分離回路７の
出力端子によってデータラインプロセッサ２の出力端子
１０を構成する。本例では線図的に示すデータラインプ
ロセッサ２を集積回路チップ５ＡＡ５２３５で実現する
。
ータラインプロセッサ２の入力端子１に供給する。この
テレビジョン信号はチューナ、ビデオ中間周波フィルタ
および復調器のような通常の信号段（図示せず）をも通
過させる。この際ライン１６にはビデオプログラムシス
テムデータ（ｖｐｓデーデーが含まれる。又、データラ
インプロセッサ２の入力端子１を、テレビジョン信号か
らＶＰＳデーデー含まれるディジタル信号を取出す回路
３の入力端子とすると共にテレビジョン信号から同期パ
ルスｖＣ３を分離する同期分離回路７の入力端子とする
。更にデータラインプロセッサ２には発振器４を設け、
これにより１０ Ｍ）ｔｚの周波数の安定化水晶発振信
号を移相器５の一方の入力端子に供給する。移相器５の
他方の入力端子を位相比較器６の出力端子に接続し、こ
の位相比較器６の一方の入力端子にディジクル信号取出
回路３の出力信号を供給し、他方の入力端子に移相器５
の出力信号を供給する。移相器５の出力信号を、データ
ラインプロセッサ２の出力端子８に得られるνＰＳデー
タに同期したクロック信号Ｔ１とする。ディジタル信号
取出回路３の出力端子によって、データラインプロセッ
サ２の出力端子９を構成すると共に、同期分離回路７の
出力端子によってデータラインプロセッサ２の出力端子
１０を構成する。本例では線図的に示すデータラインプ
ロセッサ２を集積回路チップ５ＡＡ５２３５で実現する
。
このデータラインプロセッサ２の出力端子９および８を
分離回路１５に接続し、これによってディジタル信号か
らＶＰＳデーデー分離すると共にクロク信号Ｔ１から周
波数が０．５ＭＨｚのクロック信号Ｔ２を発生する。こ
のクロック信号Ｔ２をスイッチ１７の一方の入力端子１
６に供給し、スイッチ１７の他方の入力端子１８にはデ
ータラインプロセッサ２の出力端子１０を経て同期パル
スｖＣ８を供給する。スイッチ１７の出力信号を計数器
２１のクロック入力端子２０に供給する。同期パルスｖ
Ｃ８を計数器２１のＩＪ ＩＪ−ス兼リセット入力端子
２２に供給する。スイッチ１７の第１設定状態中計数器
２１を同期パルスの後縁によってリリースしてクロック
信号Ｔ２を計数し１尋るようにする。この計数器の計数
処理は同期パルスの前縁によって終了させる。計数器を
、このパルスの後縁によって初期位置にリセットし、且
つ新たな計数処理を開始する。
分離回路１５に接続し、これによってディジタル信号か
らＶＰＳデーデー分離すると共にクロク信号Ｔ１から周
波数が０．５ＭＨｚのクロック信号Ｔ２を発生する。こ
のクロック信号Ｔ２をスイッチ１７の一方の入力端子１
６に供給し、スイッチ１７の他方の入力端子１８にはデ
ータラインプロセッサ２の出力端子１０を経て同期パル
スｖＣ８を供給する。スイッチ１７の出力信号を計数器
２１のクロック入力端子２０に供給する。同期パルスｖ
Ｃ８を計数器２１のＩＪ ＩＪ−ス兼リセット入力端子
２２に供給する。スイッチ１７の第１設定状態中計数器
２１を同期パルスの後縁によってリリースしてクロック
信号Ｔ２を計数し１尋るようにする。この計数器の計数
処理は同期パルスの前縁によって終了させる。計数器を
、このパルスの後縁によって初期位置にリセットし、且
つ新たな計数処理を開始する。
計数器２１の出力端子２５をハーフフレーム識別回路３
０に接続し、これによって第２ハーフフレームおよび第
１ハーフフレーム間の切換えが行われる際識別信号ＨＢ
Ｋを発生しく尋るようにする。この識別信号ＨＢＫはハ
ーフフレーム識別回路３０の出力端子３１から取出し１
尋るようにする。
０に接続し、これによって第２ハーフフレームおよび第
１ハーフフレーム間の切換えが行われる際識別信号ＨＢ
Ｋを発生しく尋るようにする。この識別信号ＨＢＫはハ
ーフフレーム識別回路３０の出力端子３１から取出し１
尋るようにする。
同期パルスジＣ８には２つのパルス列が含まれ、これら
パルス列によって２つのハーフフレーム間および水平パ
ルス間の切換えを識別する。各パルス列は、５個のプレ
エンファシスパルスと、５個のフレーム同１ｔｌＪ４ハ
ルス、！：、５個のデエンファンスパルスとで構成する
。第２図のパルス波形Ａは第２ハーフフレームおよび第
１ハーフフレーム間の切換えを識別するパルス列を示す
。１プレエンフアシスパルスに後続する間１（ＭＶを２
９．６５ μｓとし、１フレ一ム同期パルスに後続する
間１％％ｉＢを４．７ μｓとし、１デエンフアシスパ
ルスに後続する間隔Ｎを２９．６５μｓとし、通常の水
平パルスに後続する間隔Ｐを５９．３μｓとする。第２
ハーフフレームおよひ第１ハーフフレーム間の切換え前
で最後の水平パルス後に２７．３μｓの短い間隔Ｋが発
生する。
パルス列によって２つのハーフフレーム間および水平パ
ルス間の切換えを識別する。各パルス列は、５個のプレ
エンファシスパルスと、５個のフレーム同１ｔｌＪ４ハ
ルス、！：、５個のデエンファンスパルスとで構成する
。第２図のパルス波形Ａは第２ハーフフレームおよび第
１ハーフフレーム間の切換えを識別するパルス列を示す
。１プレエンフアシスパルスに後続する間１（ＭＶを２
９．６５ μｓとし、１フレ一ム同期パルスに後続する
間１％％ｉＢを４．７ μｓとし、１デエンフアシスパ
ルスに後続する間隔Ｎを２９．６５μｓとし、通常の水
平パルスに後続する間隔Ｐを５９．３μｓとする。第２
ハーフフレームおよひ第１ハーフフレーム間の切換え前
で最後の水平パルス後に２７．３μｓの短い間隔Ｋが発
生する。
計数器２１を同期パルスジＣ８の後縁でクセ。ノドする
。更に計数器２１では同期パルスを遅延してこれらパル
ス間の間隔を測定せしめ得るようにする。
。更に計数器２１では同期パルスを遅延してこれらパル
ス間の間隔を測定せしめ得るようにする。
計数器のセット状態は同期パルスリＣ８Ｏ前縁により、
ハーフフレーム識別回路３０の入力端に接続されたメモ
リに書込む。ハーフフレーム識別回路３０は、パルス間
隔を評価すると共に第２ノ飄−フフレームの最後の水平
パルスに後続する短いパルス間隔におよびプレエンファ
シスパルスの５個の連続間隔を測定した後に１個の識別
信号＋（ＢＫを発生する。
ハーフフレーム識別回路３０の入力端に接続されたメモ
リに書込む。ハーフフレーム識別回路３０は、パルス間
隔を評価すると共に第２ノ飄−フフレームの最後の水平
パルスに後続する短いパルス間隔におよびプレエンファ
シスパルスの５個の連続間隔を測定した後に１個の識別
信号＋（ＢＫを発生する。
第２図の波形Ｂに示ず識別信号ＨＢＫをスイッチ１７に
供給し、このスイッチを第２位置に切換える。
供給し、このスイッチを第２位置に切換える。
ハーフフレーム識別回路３０の出力端子３１を計数器２
１のリセット入力端子２６に接続する。この識別信号Ｈ
ＢＫによって計数器２１を初期位置にリセ・７）すると
共にこれをＩＪ ＩＪ−スして同期パルスｖＣ８を計数
しｔ％るようにする。又識別信号１１８Ｋによってデー
タライン復号器３５をリリースする。このデータライン
復号器３５はその入力端子３４を計数器２１の出力端子
２５に接続し、計数位置を評価し得るようにする。デー
タライン復号器３５によって、ライン１６の始端が計数
位置から復号された際にＩＪ ＩＪ−大信号Ｃを発生す
る。このＩＪ ＩＪ−大信号を第２図の波形Ｃに示すと
共に次の水平パルスまで保持する。
１のリセット入力端子２６に接続する。この識別信号Ｈ
ＢＫによって計数器２１を初期位置にリセ・７）すると
共にこれをＩＪ ＩＪ−スして同期パルスｖＣ８を計数
しｔ％るようにする。又識別信号１１８Ｋによってデー
タライン復号器３５をリリースする。このデータライン
復号器３５はその入力端子３４を計数器２１の出力端子
２５に接続し、計数位置を評価し得るようにする。デー
タライン復号器３５によって、ライン１６の始端が計数
位置から復号された際にＩＪ ＩＪ−大信号Ｃを発生す
る。このＩＪ ＩＪ−大信号を第２図の波形Ｃに示すと
共に次の水平パルスまで保持する。
ＩＪ ＩＪ−大信号Ｃの後縁によってスイッチ１７をそ
の第１位置にリセットする。スイッチ１７は、第２ハー
フフレームおよび第１ハーフフレーム間の切換えが再び
識別されるまで第１位置に保持されたままとなる。
の第１位置にリセットする。スイッチ１７は、第２ハー
フフレームおよび第１ハーフフレーム間の切換えが再び
識別されるまで第１位置に保持されたままとなる。
ＩＪ ＩＪ−大信号Ｃを分離回路１５に供給し、これに
よりこのＩＪ ＩＪ−大信号の期間中ビデオ信号からＶ
ＰＳデータを分離する。かようにして、ＶＰＳデータが
用いられているか否か、およびバイフェーズコードで送
信されたＶＰＳデータにエラーが含まれるか否かについ
てのチェックを行うことができる。
よりこのＩＪ ＩＪ−大信号の期間中ビデオ信号からＶ
ＰＳデータを分離する。かようにして、ＶＰＳデータが
用いられているか否か、およびバイフェーズコードで送
信されたＶＰＳデータにエラーが含まれるか否かについ
てのチェックを行うことができる。
このＶＰＳデータは例えば４ビツトシフトレジスタに書
込むと共にメモリ４０に通過させることができる。又ク
ロック信号Ｔ１から取出したクロック信号（図示せず）
もメモリ４０に供給する。
込むと共にメモリ４０に通過させることができる。又ク
ロック信号Ｔ１から取出したクロック信号（図示せず）
もメモリ４０に供給する。
ＶＰＳデータが存在すると共にパイフェーズエラーが発
生していない場合には分離回路１５によって制御信号り
を発生し、この制御信号をゲート回路ｌ＋、２の入力端
子４１に供給する。この制御信号を第２図に波形りで示
す。このゲート回路４２にはその入力端子４３に識別信
号１１８Ｋを供給すると共に他の入力端子４４にＩＪ
ＩＪ−大信号Ｃを供給する。ゲート回路１１２の出力端
子４５に発生するテスト信号Ｅは、識別信号ＨＢＫおよ
び制御信号りに依存して第１状態および第２」犬態をど
り得るものとする。
生していない場合には分離回路１５によって制御信号り
を発生し、この制御信号をゲート回路ｌ＋、２の入力端
子４１に供給する。この制御信号を第２図に波形りで示
す。このゲート回路４２にはその入力端子４３に識別信
号１１８Ｋを供給すると共に他の入力端子４４にＩＪ
ＩＪ−大信号Ｃを供給する。ゲート回路１１２の出力端
子４５に発生するテスト信号Ｅは、識別信号ＨＢＫおよ
び制御信号りに依存して第１状態および第２」犬態をど
り得るものとする。
識別信号ＨＢＫの前７１号によってテスト信号Ｅを第１
状！塵にセットし、制御信号の後縁によってテスト信号
を第２状態にセットする。テスト信号の第２状態は、最
後のデータライン即ちライン１６に有効ＶＰＳデータが
存在していることを示す。例えば第２図ゐ波形Ｅで示す
テスト信号によって発光ダイオードを作動して現在の状
態の光学表示を行い得るようにする。
状！塵にセットし、制御信号の後縁によってテスト信号
を第２状態にセットする。テスト信号の第２状態は、最
後のデータライン即ちライン１６に有効ＶＰＳデータが
存在していることを示す。例えば第２図ゐ波形Ｅで示す
テスト信号によって発光ダイオードを作動して現在の状
態の光学表示を行い得るようにする。
又、ゲート回路４２によってその出力端子４６に、ＩＪ
ＩＪ−大信号Ｃが終了し且つ制御信号が現れる場合に
続出信号を発生する。この続出信号によってメモリ４０
の出力側をＩＪ ＩＪ−スし、従ってこれらデータを読
出しｆ４るようにする。
ＩＪ−大信号Ｃが終了し且つ制御信号が現れる場合に
続出信号を発生する。この続出信号によってメモリ４０
の出力側をＩＪ ＩＪ−スし、従ってこれらデータを読
出しｆ４るようにする。
更に計数器２１の出力端子２５を検出器５１の入力端子
５０に接続する。検出器５１によって、テレビジョン信
号に妨害パルスが発生する場合又はテレビジョン信号が
存在しない場合に検出信号を発生する。
５０に接続する。検出器５１によって、テレビジョン信
号に妨害パルスが発生する場合又はテレビジョン信号が
存在しない場合に検出信号を発生する。
この検出信号をゲート回路４２の入力端子４７に供給し
てテスト信号Ｅを第１状態に変化させるようにする。
てテスト信号Ｅを第１状態に変化させるようにする。
検出器５１の入力端子５０にはレジスタ５２を接続し、
このレジスタに、同期パルス又は妨害パルスの発生後最
後の計数器セット状態を書込むようにする。
このレジスタに、同期パルス又は妨害パルスの発生後最
後の計数器セット状態を書込むようにする。
パルス間隔に従って、検出器５１により妨害パルスが存
在するか否かを決めるようにする。フレーム同期パルス
に後続する間隔日を４．７ μｓとし、第２ハーフフレ
ームの最後の水平パルスに後続する間隔Ｋを２７．３μ
ｓとするため、４．７ μｓより太きく、且つ２７．３
μＳよりも小さいパルス間隔が発生する場合には検出器
５１によって検出信号を発生する。第３図は水平パルス
後に妨害パルスが発生する場合を示す。第３図の波形へ
では２個の水平パルスの後に妨害パルスが発生している
。この場合最後の水平パルスから妨害パルスまでの間隔
Ｍを１５μｓとする。従って波形已に示すように検出器
５１によって検出信号を発生し、こめ信号によってテス
ト信号を第１の状態から第２の状態に変化させる（波形
Ｃ）。
在するか否かを決めるようにする。フレーム同期パルス
に後続する間隔日を４．７ μｓとし、第２ハーフフレ
ームの最後の水平パルスに後続する間隔Ｋを２７．３μ
ｓとするため、４．７ μｓより太きく、且つ２７．３
μＳよりも小さいパルス間隔が発生する場合には検出器
５１によって検出信号を発生する。第３図は水平パルス
後に妨害パルスが発生する場合を示す。第３図の波形へ
では２個の水平パルスの後に妨害パルスが発生している
。この場合最後の水平パルスから妨害パルスまでの間隔
Ｍを１５μｓとする。従って波形已に示すように検出器
５１によって検出信号を発生し、こめ信号によってテス
ト信号を第１の状態から第２の状態に変化させる（波形
Ｃ）。
第４図はテレビジョン信号が存在しない場合、即ちテレ
ビジョン信号が中断された場合を示す。
ビジョン信号が中断された場合を示す。
第４図の波形Ａは２つの水平パルス後に池のパルスが追
従しないことを示す。この場合には検出器によって計数
器のセット状態と記憶された値とを比較し、次いでこの
値がパルス間［Ｐよりも長い時間りに一致する場合に検
出信号を発生する（第４図の波形Ｂ）。この検出信号に
よって第４図の波形Ｃに示すようにテスト信号を第２の
状態から第１の状態に変化させるようにする。
従しないことを示す。この場合には検出器によって計数
器のセット状態と記憶された値とを比較し、次いでこの
値がパルス間［Ｐよりも長い時間りに一致する場合に検
出信号を発生する（第４図の波形Ｂ）。この検出信号に
よって第４図の波形Ｃに示すようにテスト信号を第２の
状態から第１の状態に変化させるようにする。
このテスト信号にトリガ信号を加えることによってオシ
ロスコープのスクリーンにＶＰＳデーデー可視表示する
ことができる。この目的のためには第２図の波形Ｅに示
すようにゲート回路によってＩＪ ＩＪ−大信号の発生
後テスト信号を第１の状態がら第２の状態に変化させる
ようする。
ロスコープのスクリーンにＶＰＳデーデー可視表示する
ことができる。この目的のためには第２図の波形Ｅに示
すようにゲート回路によってＩＪ ＩＪ−大信号の発生
後テスト信号を第１の状態がら第２の状態に変化させる
ようする。
第１図は本発明回路配置の構成を示すブロック図、
第２．３および４図は第１図の回路配置の作動を説明す
るための波形図である。 １・・・入力端子（２） ２・・・データラインプロセッサ ３・・・ディジタル信号取出回路 ４・・・発振器 ５・・・移相器６・・・位
相比較器 ７・・・同期分離回路計・・出力端子
（２）９・・・出力端子（２）１０・・・出力端子（２
） １５・・・分離回路１６・・・入力端子（１
７） １７・・・スイッチ１８・・・入力端子（
１７） １９・・・出力端子（１７）２０・・・
クロック入力端子（２１） ２１・・・計数器 ２２・・・リリース兼リセット入力端子（２１）２５・
・・出力端子（２１） ２６・・・入力端子（２
１）３０・・・ハーフフレーム識別回路 ３１・・・出力端子（３０） ３４・・・入力端
子（３５）３５・・・データライン復号器 ４０・・・メモリ４１・・・入力端子（４２）４２・・
・ゲート回路 ４３・・・入力端子（４２）４４
・・・入力端子（４２） ４５・・・出力端子（
４２）４６・・・出力端子（４２） ４７・・・
入力端子（４２）５０・・・入力端子（５１）
５１・・・検出器５２・・・レジスタ
るための波形図である。 １・・・入力端子（２） ２・・・データラインプロセッサ ３・・・ディジタル信号取出回路 ４・・・発振器 ５・・・移相器６・・・位
相比較器 ７・・・同期分離回路計・・出力端子
（２）９・・・出力端子（２）１０・・・出力端子（２
） １５・・・分離回路１６・・・入力端子（１
７） １７・・・スイッチ１８・・・入力端子（
１７） １９・・・出力端子（１７）２０・・・
クロック入力端子（２１） ２１・・・計数器 ２２・・・リリース兼リセット入力端子（２１）２５・
・・出力端子（２１） ２６・・・入力端子（２
１）３０・・・ハーフフレーム識別回路 ３１・・・出力端子（３０） ３４・・・入力端
子（３５）３５・・・データライン復号器 ４０・・・メモリ４１・・・入力端子（４２）４２・・
・ゲート回路 ４３・・・入力端子（４２）４４
・・・入力端子（４２） ４５・・・出力端子（
４２）４６・・・出力端子（４２） ４７・・・
入力端子（４２）５０・・・入力端子（５１）
５１・・・検出器５２・・・レジスタ
Claims (1)
- 【特許請求の範囲】 １、テレビジョン信号に含まれ、第１クロック信号（Ｔ
１）と同期するプログラムシステムデータ（ＶＰＳデー
タ）を、リリース信号の受信後に分離すると共にエラー
のないＶＰＳデータのチェック後制御信号を発生する分
離回路 （１５）と、データラインの始端に少なくとも存在する
第１位置で第１クロック信号（Ｔ１）と同期する第２ク
ロック信号（Ｔ２）を計数器（２１）に供給してテレビ
ジョン同期パルスの間隔を計数すると共に第２位置で同
期パルスを計数器（２１）に供給して同期パルスを計数
するスイッチ（１７）と、計数位置を評価すると共に第
１ハーフフレームの始端で識別信号を発生しこの識別信
号によって前記スイッチ（１７）を第１位置から第２位
置にセットすると共に、データラインの検出後、計数位
置を評価し、且つリリース信号を発生するデータライン
デコーダ（３５）をリリースするフィールド（ハーフフ
レーム）識別回路（３０）と、テスト信号を発生し、且
つ前記識別信号の発生時にテスト信号を第１状態にセッ
トすると共に制御信号の発生時にテスト信号を第２状態
にセットするゲート回路（４２）とを具えるビデオレコ
ーダ用回路配置において、検出器（５１）を設け、これ
により計数位置を評価すると共に、スイッチ（１７）の
第１位置で２つの連続水平パルス間の特定の時間間隔で
１つのパルスを発生するか又はライン周期よりも長い特
定の時間間隔後パルスを発生しない際に検出信号を発生
し、且つ前記ゲート回路（４２）によって検出信号の到
来時テスト信号を第１状態にセットするようにしたこと
を特徴とするビデオレコーダ用回路配置。 ２、同期パルスの縁部によって、スイッチ（１７）の第
１位置で計数器のセット状態を検出器 （５１）に含まれるレジスタ（５２）に書込み、その後
計数器（２１）を初期セット状態に戻すようにしたこと
を特徴とする特許請求の範囲第１項に記載のビデオレコ
ーダ用回路配置。 ３、リリース信号の発生後計数器（２１）を初期位置に
リセットすると共にスイッチ（１７）を第２位置から第
１位置にリセットするようにしたことを特徴とする特許
請求の範囲第１項又は第２項に記載のビデオレコーダ用
回路配置。 ４、分離回路（１５）によって分離ＶＰＳデータをメモ
リ（４０）に供給し、且つゲート回路（４２）によって
リリース信号および制御信号の存在時読出し信号を発生
し、この読出し信号によってメモリ（４０）の出力側で
用いられるデータを形成するようにしたことを特徴とす
る特許請求の範囲第１項乃至第３項の何れかの項に記載
のビデオレコーダ用回路配置。 ５、ゲート回路（４２）によってリリース信号の受信時
にテスト信号を第２状態に切換えるようにしたことを特
徴とする特許請求の範囲第１項乃至第４項の何れかの項
に記載のビデオレコーダ用回路配置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3541306A DE3541306C1 (de) | 1985-11-22 | 1985-11-22 | Schaltungsanordnung fuer einen Videorecorder |
| DE3541306.9 | 1985-11-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62169589A true JPS62169589A (ja) | 1987-07-25 |
| JPH0834576B2 JPH0834576B2 (ja) | 1996-03-29 |
Family
ID=6286560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61276873A Expired - Lifetime JPH0834576B2 (ja) | 1985-11-22 | 1986-11-21 | ビデオレコ−ダ用回路配置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4931877A (ja) |
| EP (1) | EP0226241B1 (ja) |
| JP (1) | JPH0834576B2 (ja) |
| KR (1) | KR950005064B1 (ja) |
| AT (1) | ATE67057T1 (ja) |
| DE (2) | DE3541306C1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4965825A (en) | 1981-11-03 | 1990-10-23 | The Personalized Mass Media Corporation | Signal processing apparatus and methods |
| USRE47642E1 (en) | 1981-11-03 | 2019-10-08 | Personalized Media Communications LLC | Signal processing apparatus and methods |
| US7831204B1 (en) | 1981-11-03 | 2010-11-09 | Personalized Media Communications, Llc | Signal processing apparatus and methods |
| ES2055694T3 (es) * | 1986-08-01 | 1994-09-01 | Sanyo Electric Co | Un aparato regulador de modo de grabacion. |
| DE3903163A1 (de) * | 1989-02-03 | 1990-08-09 | Thomson Brandt Gmbh | Magnetbandgeraet zur digitalen aufzeichnung und wiedergabe von audio- bzw. videosignalen |
| DE3909334C3 (de) * | 1989-03-17 | 1998-02-12 | Rundfunkschutzrechte Ev | Schaltung zum ausgewählten Empfang bzw. Aufzeichnung vorbestimmter Rundfunk- und/oder Fernsehsendungen |
| JPH02263361A (ja) * | 1989-04-03 | 1990-10-26 | Pioneer Electron Corp | ディスク演奏装置 |
| US5095310A (en) * | 1990-08-22 | 1992-03-10 | Storage Technology Corporation | Method and apparatus for using synthesized analog data for testing read circuitry in a magnetic tape data storage subsystem |
| KR920020481A (ko) * | 1991-04-29 | 1992-11-21 | 강진구 | Vcr의 녹화 속도 자동 변환 방법 |
| KR960003163B1 (ko) * | 1991-07-15 | 1996-03-05 | 삼성전자주식회사 | 문자 정보 보상 장치 |
| DE4125460A1 (de) * | 1991-08-01 | 1993-02-04 | Philips Patentverwaltung | Verarbeitungseinheit fuer mindestens ein fernsehsignal |
| DE4128265A1 (de) * | 1991-08-26 | 1993-03-04 | Bosch Siemens Hausgeraete | Verfahren und vorrichtung zur programmsteuerung in fernsehgeraeten |
| US5247350A (en) * | 1992-01-09 | 1993-09-21 | Meyer Corwyn R | Method and apparatus for testing video |
| DE19743124B4 (de) * | 1997-09-30 | 2004-08-26 | Harman Becker Automotive Systems (Xsys Division) Gmbh | Verfahren zur Bestimmung der Qualität eines Videosignals und/oder eines Fernsehbildes |
| DE19820936C1 (de) * | 1998-05-09 | 1999-06-02 | Grundig Ag | Verfahren und Vorrichtung zur Auswertung eines digitalen Datenstromes |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1568184A (en) * | 1977-09-08 | 1980-05-29 | Philips Electronic Associated | Television receiver arrangements |
| JPS551622A (en) * | 1978-06-19 | 1980-01-08 | Sony Corp | Code signal reader |
| JPS5657374A (en) * | 1979-10-16 | 1981-05-19 | Sony Corp | Processor of digital video signal |
| JPS5750021A (en) * | 1980-09-09 | 1982-03-24 | Victor Co Of Japan Ltd | Periodic signal detector |
| DE3138310C2 (de) * | 1980-09-26 | 1983-12-22 | Hitachi, Ltd., Tokyo | Schaltungsanordnung zur Steuerung der Horizontal-Synchronsignale für ein PCM-Signal-Wiedergabegerät |
| US4418364A (en) * | 1981-09-28 | 1983-11-29 | Rca Corporation | Video player apparatus having caption generator |
| US4455635A (en) * | 1981-10-14 | 1984-06-19 | Rca Corporation | Coding system for recorded digital audio |
| JPS60166865U (ja) * | 1984-04-11 | 1985-11-06 | パイオニア株式会社 | 情報再生装置 |
| US4647974A (en) * | 1985-04-12 | 1987-03-03 | Rca Corporation | Station signature system |
| US4680651A (en) * | 1986-08-19 | 1987-07-14 | Eastman Kodak Company | Timing signal dropout compensation circuit |
| US4786985A (en) * | 1986-08-21 | 1988-11-22 | Ampex Corporation | Method and apparatus for extracting binary signals included in vertical blanking intervals of video signals |
-
1985
- 1985-11-22 DE DE3541306A patent/DE3541306C1/de not_active Expired
-
1986
- 1986-11-19 KR KR1019860009766A patent/KR950005064B1/ko not_active IP Right Cessation
- 1986-11-20 DE DE8686202052T patent/DE3681264D1/de not_active Expired - Lifetime
- 1986-11-20 AT AT86202052T patent/ATE67057T1/de not_active IP Right Cessation
- 1986-11-20 EP EP86202052A patent/EP0226241B1/de not_active Expired - Lifetime
- 1986-11-21 JP JP61276873A patent/JPH0834576B2/ja not_active Expired - Lifetime
-
1988
- 1988-10-17 US US07/259,456 patent/US4931877A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4931877A (en) | 1990-06-05 |
| EP0226241A2 (de) | 1987-06-24 |
| EP0226241A3 (en) | 1988-07-06 |
| EP0226241B1 (de) | 1991-09-04 |
| KR870005534A (ko) | 1987-06-09 |
| KR950005064B1 (ko) | 1995-05-17 |
| DE3541306C1 (de) | 1986-08-28 |
| ATE67057T1 (de) | 1991-09-15 |
| JPH0834576B2 (ja) | 1996-03-29 |
| DE3681264D1 (de) | 1991-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0450631B1 (en) | Automatic commercial message recognition device | |
| JPS62169589A (ja) | ビデオレコ−ダ用回路配置 | |
| JPH06101804B2 (ja) | 垂直同期タイミング信号発生回路 | |
| US4606053A (en) | Bi-phase decoder | |
| NL8500937A (nl) | Detektieinrichting met foutenblokken voor digitale gegevens en afspeelinrichting. | |
| US6784943B1 (en) | Auxiliary digital data extractor in a television | |
| JPH0690439A (ja) | データデコーダ | |
| JPH0332182A (ja) | テレテキスト・デコーダ | |
| US4843489A (en) | Detection and verification of lapses or shifts of synch words in PCM data | |
| CA2110603C (en) | Horizontal line counter insensitive to large phase shifts of video | |
| KR100480413B1 (ko) | 텔레비전 내의 보조 디지털 데이터 추출기 | |
| NZ195230A (en) | Video disc player:extraction of information signal | |
| JP3321884B2 (ja) | 同期ブロック検出方法および同期ブロック検出装置 | |
| JPH0535661Y2 (ja) | ||
| JP2535828B2 (ja) | 信号伝送装置 | |
| JPS63123287A (ja) | 非標準テレビジヨン信号の識別信号伝送方法 | |
| JPS6329342B2 (ja) | ||
| JPS6357992B2 (ja) | ||
| JPH04348631A (ja) | 同期検出保護装置 | |
| JP3311533B2 (ja) | ラッチクロック発生回路 | |
| JPH09128894A (ja) | 映像音声処理装置の同期装置 | |
| JPH06268975A (ja) | クローズドキャプション信号受信装置 | |
| JPH0666776B2 (ja) | フレ−ム同期回路 | |
| JPH0779320B2 (ja) | コントロ−ル信号抽出回路 | |
| JPH0528539B2 (ja) |