JPH06291757A - 同期保護回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明はディジタル信号の同期保護回路に関
するもので、同一伝送路上に異なる同期信号を持った複
数のディジタル信号が伝送される場合において、それぞ
れの同期信号に対して確実に同期保護動作を行うことを
目的とする。 【構成】 同期信号検出回路を複数個、入力ディジタル
信号に対して並列に配置し、同期状態に入るまではこれ
らの同期検出回路からの出力信号を用いて同期信号検出
回路を選択し、一度同期状態に入ってしまうと確定した
同期検出回路のみを選択し続け、同期保護動作を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタルデータ伝送を
行う機器に関し、特にＡＶ機器やコンピュータに用いら
れる同期保護回路に関する。

【０００２】

【従来の技術】ＡＶ機器やコンピュータでディジタルデ
ータをシリアル伝送を行う場合は、受信側で送信側との
同期をとるために、フレームと呼ばれる一定周期ごとに
同期信号が伝送される。

【０００３】受信側ではこの同期信号の検出を行い、同
期保護と呼ばれる信号処理によって送信側とのフレーム
同期を確保した後データを読み出すのが一般的である。
その代表的な同期保護回路を図２に示す。

【０００４】図２において、５１はデータ入力端子、５
２はクロック入力端子、５３は同期信号検出回路、５
４、５５、５９はアンドゲート、５６は復帰カウンタ、
５７ははずれカウンタ、５８はＲＳフリップフロップ
（以下ＲＳ−ＦＦと記す）、６０はフレームカウンタ、
６１は出力端子である。

【０００５】以下に図２の動作について説明する。な
お、図３は各部のタイミングチャートを示したものであ
る。

【０００６】初期状態においては全てのカウンタおよび
ＲＳ−ＦＦはリセット状態にあるものとする。

【０００７】まずシリアルのディジタルデータがデータ
入力端子５１に、またそのクロックがクロック入力端子
５２に入力される。

【０００８】入力されたディジタルデータは同期信号検
出回路５３で同期信号パターンとの比較が行われる。同
期信号検出回路５３は、逐次入力データ列と同期信号パ
ターンとを比較し、入力データ列が同期信号パターンと
一致した場合に、一致出力端子６２に正極性パルスを出
力する。

【０００９】そして、一致出力パルスが出力されるとフ
レームカウンタ６０がリセットされ、その出力６４には
同期信号位置を示す正極性パルスのゲート信号が出力さ
れてアンドゲート５４が開く。そこで復帰カウンタ５６
はカウントアップされ、またはずれカウンタ５７はリセ
ットされる。

【００１０】同期状態に入るまではこの動作を繰り返
し、復帰カウンタ５６の値が設定値に達すると、復帰カ
ウンタ５６の出力はローレベル（以下Ｌと記す）からハ
イレベル（以下Ｈと記す）に変化し、ＲＳ−ＦＦ５８を
セットして、出力端子６１をＨにし同期状態に入ったこ
とを示す。

【００１１】その一方でＲＳ−ＦＦ５８のＮＱ出力はＬ
に反転してアンドゲート５９は閉じられることとなり、
これ以降は再びＲＳ−ＦＦ５８がセットされない限り、
フレームカウンタ６０は同期信号検出回路５３の出力と
は切り離される。この結果、図２の回路のフレーム周期
および同期信号位置はフレームカウンタ６０で保持さ
れ、同期状態に入る。

【００１２】このように非同期状態から同期状態に入る
までの動作を後方保護と呼び、そのタイミングチャート
を図３（ａ）に示す。図３（ａ）の場合は復帰カウンタ
５６の設定値を２としている。

【００１３】次にこの同期状態において、伝送状態が悪
化してビット誤りを生じ同期信号が検出できなかった場
合について説明する。

【００１４】同期状態において、本来あるべき位置に同
期信号が検出されなかった場合、同期信号検出回路５３
から不一致出力端子６３にパルスが出力されアンドゲー
ト５５に入力される。そこでアンドゲート５５が開き、
はずれカウンタ５７がカウントアップされ、復帰カウン
タ５６はリセットされる。

【００１５】ここで、はずれカウンタ５７のカウンタ値
が設定値に達していなければ、はずれカウンタ５７の出
力はＬのままで、同期状態を保持する。

【００１６】しかし、はずれカウンタ５７の設定値以上
に連続して同期信号検出に失敗すると、はずれカウンタ
５７の出力はＨに反転してＲＳ−ＦＦ５８がリセットさ
れ、初期状態に戻る。

【００１７】このような同期保護動作を前方保護と呼
ぶ。図３（ｂ）はこの前方保護時の各部の動作を示した
タイミングチャートで、はずれカウンタ５７の設定値は
３としている。

【００１８】

【発明が解決しようとする課題】従来のディジタルデー
タの伝送路には同期信号は１種類しか存在しなかったた
め、従来の同期保護回路はあるひとつの同期信号に対し
てのみ動作すれば十分であった。

【００１９】ところが、最近一つの伝送路上にフレーム
周期は同一で同期信号パターンが異なる２種類以上のデ
ィジタル信号を伝送しようという試みがある。

【００２０】この目的は、できるだけディジタル信号の
フォーマットを変更することなく、異なる信号を伝送し
ようとするものである。

【００２１】具体例をハイビジョンＶＴＲに示すことが
できる。ハイビジョンＶＴＲおいては、その記録される
音声信号がマルチチャンネルで記録されるため、再生時
のチャンネル選択を容易に行う目的でその音声モード
（例えばステレオ、モノラルなど）を識別する必要があ
る。

【００２２】そこでこの識別信号として、ハイビジョン
テレビまたはＭＵＳＥデコーダから記録する場合はＭＵ
ＳＥビットストリーム信号を、ＶＴＲ間のダビング時に
はＶＴＲ独自の制御信号、すなわち音声モード信号を用
いることが提案されている。

【００２３】このような音声モードを識別するための信
号線の接続例を図４に示す。図４の接続例からもわかる
ように、これらのディジタル信号を併用する場合、接続
などの操作性を考慮すると同じ伝送路を用いる、すなわ
ち信号の入力端子を共用化するのが望ましい。

【００２４】またその一方で、ＶＴＲの音声モード信号
がデータチャネルデコーダのようなＭＵＳＥビットスト
リームを入力する機器に接続された場合には、誤動作し
ないように配慮する必要がある。

【００２５】そこでこの問題を解決するための一方法と
して同期信号パターンのみを変更し、フレーム周期は変
更せず異なったデータを伝送するという方法ある。

【００２６】この方法を採用した場合、従来の同期保護
回路ではいずれかの同期信号に対してのみ同期保護動作
を行うため、回路構成上ＭＵＳＥビットストリームと音
声モード信号それぞれに対応した２つの同期保護回路を
設ける必要があった。

【００２７】本発明は上記の欠点を解消し、入力端子を
共用化し、かつ異なる同期信号を持つシリアルのディジ
タル信号を任意に入力した場合においても、回路規模を
大きくすることなく容易に同期保護を行うことを目的と
する。

【００２８】

【課題を解決するための手段】この目的を達成するため
に本発明は、フレーム周期が同一で同期信号が異なる複
数のシリアルディジタル信号が時分割的に伝送される伝
送路において、前記同期信号に対応する複数の同期信号
検出回路が、入力される前記シリアルディジタル信号に
対して並列に配置され、前記同期検出回路の出力のうち
ひとつを選択する選択回路を有することで、すべての同
期信号に対して同期保護動作を行うものである。

【００２９】

【作用】本発明を用いることにより、従来技術と比較し
て回路規模を小さくし、異なる同期信号が複数存在して
も容易にしかも確実に同期保護の動作を行うことが可能
となる。

【００３０】

【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。図１は本発明の一実施例における同
期保護回路の構成図である。

【００３１】図１において、１はデータ入力端子、２は
クロック入力端子、３は同期信号ａ検出回路、４は同期
信号ｂ検出回路、５、６、８、９、１２、１３および１
７はアンドゲート、７および１６はＲＳ−ＦＦ、１０、
１１はオアゲート、１４は復帰カウンタ、１５ははずれ
カウンタ、１８はフレームカウンタ、１９は同期検出出
力選択回路、２０は出力端子である。

【００３２】図５は同期保護回路に入力されるディジタ
ル信号のフォーマットを示したものである。図５（ａ）
は前述のＭＵＳＥビットストリーム信号であり、以下こ
のディジタル信号を入力信号ａ、またその同期信号３０
を同期信号ａと記す。

【００３３】図５（ｂ）は同期信号パターンを変更し、
データ部分をすべてゼロに置き換え制御符号部分のみ伝
送するディジタル信号であり、前述の音声モード信号に
相当する。以下このディジタル信号を入力信号ｂ、また
その同期信号３３を同期信号ｂと記す。

【００３４】なお、これらのディジタル信号は伝送され
る場合、クロック再生が容易なように、また伝送路の特
性を考慮して変調されるのが一般的である。本実施例で
はバイフェーズマーク変調を用いた。

【００３５】図６は本実施例による同期保護回路を含ん
だＶＴＲ内部での信号処理の構成を示した構成図であ
る。

【００３６】図６において、４０はＭＵＳＥビットスト
リーム／音声モード信号入力端子、４１は復調回路、４
２はクロック再生回路、４３は同期保護回路、４４はデ
ータ抽出回路、４５はＶＴＲ内部信号処理回路、４６は
フレームデータ生成回路、４７は変調回路、４８は音声
モード信号出力端子である。

【００３７】以下に図６の信号処理について簡単に説明
する。まず受信側では、ＶＴＲのＭＵＳＥビットストリ
ーム／音声モード信号入力端子４０に印加された入力信
号ａまたはｂは復調回路４１とクロック再生回路４２に
入力される。復調回路４１で入力信号は図３のようなデ
ータ列に復調され、同期保護回路４３に入力される。ま
た、クロック再生回路４２では連続したクロックが再生
される。

【００３８】送信側では、ＶＴＲ内部信号処理回路４５
から得られたデータをフレームデータ生成回路４６でフ
レーム周期のデータ構成とし、さらに変調回路４７で伝
送路に適した変調を行い、音声モード信号出力端子４８
に出力する。入出力の信号線の接続は図４と同じであ
る。

【００３９】次に本発明の一実施例による同期保護回路
の各部の動作について説明する。まず、初期状態から入
力信号ａが入力された場合に説明する。図１の回路にお
いて、同期信号ａ検出回路３で同期信号が検出される
と、一致出力端子２１にパルスが出力され、各ゲート回
路を通って、復帰カウンタ１４がカウントアップ、フレ
ームカウンタがリセット、波線で囲んだ選択回路が同期
信号ａ検出回路３の不一致出力端子２２を選択し同期信
号ａに対して動作を開始し、図２の回路と全く同じ動作
によって数フレーム後に同期状態に入る。

【００４０】一度同期状態に入ってしまうと、同期信号
ｂ検出回路４によって偶然に偽の同期信号が検出されて
も、アンドゲート６および１２が閉じているために同期
信号ｂ検出回路４の出力は同期状態を解除することはな
い。

【００４１】また、同期状態に入る前に同期信号ｂが偶
然に検出される場合もありうるが、その発生確率はラン
ダムデータの場合で２^-16であり、フレーム周期で続け
て発生する確率は実用上無視することができるため、数
フレーム後には同期信号ａに対して同期状態に入る。

【００４２】同期信号ａに対する同期状態がはずれるの
はデータの誤りが頻繁に発生した場合のみである。

【００４３】逆に入力信号ｂが入力された場合も全く同
様の動作を行う。なお、以上の説明では２種類の同期信
号に対する回路構成およびその実施例を示したが、３種
類以上の同期信号が存在する場合についても、同期信号
の種類に応じて同期信号検出回路を設け、一致パルスが
得られた検出回路を選択する選択回路を構成してやれば
全く同様の効果が得られるのはもちろんである。

【００４４】また、以上の説明ではハイビジョンＶＴＲ
の場合で説明を行ったが、フレーム周期が同一でビット
パターンの異なる同期信号を持つディジタル信号がいく
つか入力されるようなシステムであれば、本発明はハイ
ビジョンＶＴＲに限るものではなく、適用が可能である
ことはいうまでもない。

【００４５】

【発明の効果】以上のように、本発明は同期保護回路の
同期信号検出部に、同期信号検出回路を入力信号に対し
て並列に並べ、ゲート回路による選択回路で同期信号検
出回路の出力を選択することにより、同一入力端子に同
期信号の異なるディジタル信号を入力しても、いずれの
ディジタル信号に対しても同期検出保護動作を確実に行
うことができる。

【図面の簡単な説明】

【図１】本発明の一実施例における同期信号検出保護回
路の構成図

【図２】従来例における同期信号検出保護回路の構成図

【図３】（ａ）は図２の各部における後方保護の動作を
示すタイミングチャート （ｂ）は図２の各部における前方保護の動作を示すタイ
ミングチャート

【図４】ハイビジョンＶＴＲにおけるＭＵＳＥビットス
トリーム・音声モード信号の接続例を示すブロック図

【図５】（ａ）は本発明の一実施例におけるディジタル
信号のフォーマットを示した図 （ｂ）は本実施例における他のディジタル信号のフォー
マットを示した図

【図６】本発明をハイビジョンＶＴＲに適用した場合の
構成図

【符号の説明】

１ データ入力端子 ２ クロック入力端子 ３ 同期信号ａ検出回路 ４ 同期信号ｂ検出回路 １４ 復帰カウンタ １５ はずれカウンタ １８ フレームカウンタ １９ 出力端子 ２４ 同期信号検出出力選択回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】フレーム周期が同一で同期信号が異なる複
   数のシリアルディジタル信号が時分割的に伝送される伝
   送路の信号が入力される同期保護回路であって、前記同
   期信号に対応する複数の同期信号検出回路が、入力され
   る前記シリアルディジタル信号に対して並列に配置さ
   れ、かつ前記複数の同期信号検出回路の出力のうちひと
   つを選択する選択回路を有することを特徴とする同期保
   護回路。