JPS60214136A - フレ−ム同期回路 - Google Patents
フレ−ム同期回路Info
- Publication number
- JPS60214136A JPS60214136A JP59070403A JP7040384A JPS60214136A JP S60214136 A JPS60214136 A JP S60214136A JP 59070403 A JP59070403 A JP 59070403A JP 7040384 A JP7040384 A JP 7040384A JP S60214136 A JPS60214136 A JP S60214136A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- pattern
- synchronism
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）０発明の技術分野
本発明はディジタル伝送装置に於いて使用されるフレー
ム同期回路に関するものである。
ム同期回路に関するものである。
（ｂ）、技術の背景
ディジタル伝送方式に於いては受信側で一連のパルス信
号列からワードやフレームを識別する必要があり、此の
為一般に送信情報中にフレーム同期パルスを挿入し、受
信側で此れを検出して送信情報系列の基準時点を決定し
ている。
号列からワードやフレームを識別する必要があり、此の
為一般に送信情報中にフレーム同期パルスを挿入し、受
信側で此れを検出して送信情報系列の基準時点を決定し
ている。
此の様なフレーム同期方式に於いて、正常同期状態に在
る場合は高い安定度を維持し伝送路の誤り等により同期
外れを起こさないことが望まれ、又一旦同期外れになっ
た場合には出来るだけ速く同期引き込みが行われること
が望ましい。
る場合は高い安定度を維持し伝送路の誤り等により同期
外れを起こさないことが望まれ、又一旦同期外れになっ
た場合には出来るだけ速く同期引き込みが行われること
が望ましい。
（Ｃ）、従来技術と問題点
従来技術に依ると擬似同期を防止するためフレーム同期
パターンとして相互に補う関係にある２個のパターンを
使用することがある。此れはＦパターン、Ｖパターンと
呼ばれる。
パターンとして相互に補う関係にある２個のパターンを
使用することがある。此れはＦパターン、Ｖパターンと
呼ばれる。
第１図の（ａｌは相互に補う関係にあるパターンの一例
を示し、第１図の（ｂｌは従来の相互に補う関係にある
パターンを使用するフレーム同期回路の一実施例を示す
概略図である。
を示し、第１図の（ｂｌは従来の相互に補う関係にある
パターンを使用するフレーム同期回路の一実施例を示す
概略図である。
図中、ＤＥＴＩはＦパターン検出回路、ＤＥＴ２はＦパ
ターン検出回路、ＦＲＡＭＥはフレーム同期パターン発
生回路、ＯＲはオアゲート、ＰＲＯＴ Ｅ ＣＴは保護
回路である。尚以下全図透通じ同一記号は同一対象物を
表す。
ターン検出回路、ＦＲＡＭＥはフレーム同期パターン発
生回路、ＯＲはオアゲート、ＰＲＯＴ Ｅ ＣＴは保護
回路である。尚以下全図透通じ同一記号は同一対象物を
表す。
第１図の（ａｌは相互に補う関係るこあるパターンの一
例を示すもので、図中の４”パターンと丁パターンの名
ビットが夫々反対になっていて、送信側から此の様な同
期バター＝ンを交互に送出する。
例を示すもので、図中の４”パターンと丁パターンの名
ビットが夫々反対になっていて、送信側から此の様な同
期バター＝ンを交互に送出する。
第１図の（ｂ）に示す従来の回路ではＦパターン検出回
路Ｄ Ｅ Ｔ１とｐ パターン検出回路１） Ｅ ’Ｉ
” ２０）（１７れか一方、若しくは、両刀が不−敗に
なった時に保護回路ＰＲ○Ｔ Ｅ ＣＴにパルスが送信
される。
路Ｄ Ｅ Ｔ１とｐ パターン検出回路１） Ｅ ’Ｉ
” ２０）（１７れか一方、若しくは、両刀が不−敗に
なった時に保護回路ＰＲ○Ｔ Ｅ ＣＴにパルスが送信
される。
従って同期夕（れの状態から〕し・−ム同期を確立する
場合、ドバク−ン、「パターンの両方共一致していない
とフレーム同期状態とは見なさない為擬似同期が防止さ
れ同３１ｉ引き込みが速やかに行われるが、反面正常な
同期状態の時はＩ＝”パターン、又はＹパターンの白河
れか−っが誤った時でも不一致パルスが発生ずる為符号
誤り等ζ、、二より同期外れと判定され易いと云う欠点
があった。
場合、ドバク−ン、「パターンの両方共一致していない
とフレーム同期状態とは見なさない為擬似同期が防止さ
れ同３１ｉ引き込みが速やかに行われるが、反面正常な
同期状態の時はＩ＝”パターン、又はＹパターンの白河
れか−っが誤った時でも不一致パルスが発生ずる為符号
誤り等ζ、、二より同期外れと判定され易いと云う欠点
があった。
（ｄ）１発明の目的
本発明の目的は従来技術の有する」二記の欠点を解消し
ようとするものである。
ようとするものである。
（ｅｌ。発明の構成
１、記の目的は本発明るこよ４１ば、（Ｖ１斤に１＋！
ｉつ関係にある二個のパターンを使用してル−１、同期
をとるディジタル伝送装置に於いて、前記第一・バタ・
−ンの不一致を検出する回路、１）；■記第ミバクーン
の不一致を検出・ｉ−る回路、前記両回路の出力を人々
入力とする論理和回路と論理積回路、及び同期状態にあ
るか同期り（れ状態にあるかにより前記論理和回路と論
理積回路を切り換え−Ｃ保ａ←回路に接続するセし・フ
タ回路４′−具備する）Ｌ、−−１、同１（１１回路を
提供することにより達成３＼れる。
ｉつ関係にある二個のパターンを使用してル−１、同期
をとるディジタル伝送装置に於いて、前記第一・バタ・
−ンの不一致を検出する回路、１）；■記第ミバクーン
の不一致を検出・ｉ−る回路、前記両回路の出力を人々
入力とする論理和回路と論理積回路、及び同期状態にあ
るか同期り（れ状態にあるかにより前記論理和回路と論
理積回路を切り換え−Ｃ保ａ←回路に接続するセし・フ
タ回路４′−具備する）Ｌ、−−１、同１（１１回路を
提供することにより達成３＼れる。
即ち本発明に依ると第・パターン検出回路と第一パター
ン検出回路の出力にオアゲ−１・とアンＩ・ゲー１を接
続し、同期外れの状態６．―ある場合に（３ｔオアゲー
［の出力を保護回路６１ご接続ｊ−で速やか乙、二同期
引き込みが行われる様にし２、正常の同３！Ｊ１状態で
ある場合にはアントゲ−１〜の出力を保護回路に接続し
て符−リ誤り等Ｇ３−より同期り）れを起、−さない様
にする、でとが出来るので安定度の高い一；ｌ Ｌ、、
−ム同期回路を実現出来る。
ン検出回路の出力にオアゲ−１・とアンＩ・ゲー１を接
続し、同期外れの状態６．―ある場合に（３ｔオアゲー
［の出力を保護回路６１ご接続ｊ−で速やか乙、二同期
引き込みが行われる様にし２、正常の同３！Ｊ１状態で
ある場合にはアントゲ−１〜の出力を保護回路に接続し
て符−リ誤り等Ｇ３−より同期り）れを起、−さない様
にする、でとが出来るので安定度の高い一；ｌ Ｌ、、
−ム同期回路を実現出来る。
（ｆ）１発明の実施例
第２図は本発明に依る回路構成の一実施例を示す概略図
である。
である。
図中、Ａ Ｎ Ｄはアントゲ−１・、ＳＥＬはセ１／ク
タである。
タである。
以下図に従って本発明の詳細な説明する。
オアゲートＯＲの出力にはＦパターン、又はＦ′パター
ンの白河れか一つが誤った時（勿給両刃共誤、った時も
）に出力パルスが出力される。一方アンドゲ−１−Ａ
Ｎ Ｄの出力には両ノｊ共誤った時にのみ出力パルスが
出力される。
ンの白河れか一つが誤った時（勿給両刃共誤、った時も
）に出力パルスが出力される。一方アンドゲ−１−Ａ
Ｎ Ｄの出力には両ノｊ共誤った時にのみ出力パルスが
出力される。
同期外れの状態の場合には、セレクタＳ Ｅ Ｌにより
オアゲーｌ−ＯＲの出力を保護回路Ｐ ＲＯＴ Ｆ。
オアゲーｌ−ＯＲの出力を保護回路Ｐ ＲＯＴ Ｆ。
ＣＴに接続２（７、此の結果擬似同期が防止され、同期
引き込みが速やかに行われる。
引き込みが速やかに行われる。
一方同期状態に在る場冶は、セレクタＳ Ｅ Ｌ、によ
のアントゲ−）ＡＮＤの出力を保護回路Ｐ Ｒ０１’
Ｅ Ｃ１’に接続し、此の結果Ｆ゛パターン及びＶパタ
ーンの両方共不一致とならないとアントゲ・−１−Ａ
Ｎ Ｄは出力を出さないので符号誤り等のため同期外れ
と判定されることはなく安定１．た同″Ｊｔｌｌ状態が
維持されることになる。
のアントゲ−）ＡＮＤの出力を保護回路Ｐ Ｒ０１’
Ｅ Ｃ１’に接続し、此の結果Ｆ゛パターン及びＶパタ
ーンの両方共不一致とならないとアントゲ・−１−Ａ
Ｎ Ｄは出力を出さないので符号誤り等のため同期外れ
と判定されることはなく安定１．た同″Ｊｔｌｌ状態が
維持されることになる。
ｔｇ）発明の効果
以上詳細に説明した様（１，″、本発明Ｃ１′よれば、
簡単な回路を追加することにより安定度の高いフレーム
同期回路を実現出来ると云う人きい効果があく）。
簡単な回路を追加することにより安定度の高いフレーム
同期回路を実現出来ると云う人きい効果があく）。
第１図の（ａｌは相互に捕−）関係６．二あるパターン
の一例を示Ｕ７、第１図の（ｂ）は従−末の相丸乙に補
う関係にあるパターンを使用するフＬ・−ム同期回路の
一実施例を示す概略図、第２図は本発明モ、二依るｌ１
ｉｌ ｉ？？’構成の−・実施例を示す概略図である。 図中、Ｄ ＥＴ １はＦパターン検出回路、Ｄ Ｅ ｉ
’２はＦパターン検出回路、ト’ ＲＡ Ｍ ＥはノＬ
／−ム同期パターン発生回路、ＯＲはオアゲー １・、
Ｐ ＲＯＴ Ｅ ＣＴ’は保護回路、ＡＮＤはア〉′ト
ゲー１、ＳＥＩ、はセレクタである。
の一例を示Ｕ７、第１図の（ｂ）は従−末の相丸乙に補
う関係にあるパターンを使用するフＬ・−ム同期回路の
一実施例を示す概略図、第２図は本発明モ、二依るｌ１
ｉｌ ｉ？？’構成の−・実施例を示す概略図である。 図中、Ｄ ＥＴ １はＦパターン検出回路、Ｄ Ｅ ｉ
’２はＦパターン検出回路、ト’ ＲＡ Ｍ ＥはノＬ
／−ム同期パターン発生回路、ＯＲはオアゲー １・、
Ｐ ＲＯＴ Ｅ ＣＴ’は保護回路、ＡＮＤはア〉′ト
ゲー１、ＳＥＩ、はセレクタである。
Claims (1)
- 相互に補う関係にある二個のパターンを使用してフレー
ム同期をとるディジタル伝送装置に於いて、前記第一パ
ターンの不一致を検出する回路、前記第二パターンの不
一致を検出する回路、前記両回路の出力を夫々入力とす
る論理和回路と論理積回路、及び同期状態にあるか同期
外れ状態にあるかにより前記論理和回路と論理積回路を
切り換えて保護回路に接続するセレクタ回路を具備する
ことを特徴とするフレーム同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59070403A JPS60214136A (ja) | 1984-04-09 | 1984-04-09 | フレ−ム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59070403A JPS60214136A (ja) | 1984-04-09 | 1984-04-09 | フレ−ム同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60214136A true JPS60214136A (ja) | 1985-10-26 |
Family
ID=13430455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59070403A Pending JPS60214136A (ja) | 1984-04-09 | 1984-04-09 | フレ−ム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60214136A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0258621A2 (en) * | 1986-09-03 | 1988-03-09 | Motorola, Inc. | Digital sequence polarity detection with adaptive synchronization |
| FR2605479A1 (fr) * | 1986-10-17 | 1988-04-22 | Telediffusion Fse | Systeme d'extraction de signaux de synchronisation en trame a partir de signaux de synchronisation de paquets |
| JPS63136854A (ja) * | 1986-11-28 | 1988-06-09 | Nec Corp | 同期語の検出確定監視方式 |
| JPS6411435A (en) * | 1987-07-03 | 1989-01-17 | Fujitsu Ltd | Frame synchronization system |
| US5581744A (en) * | 1993-11-29 | 1996-12-03 | Andrew Corporation | Method and apparatus for correcting polarity using a synchronizing sequence |
-
1984
- 1984-04-09 JP JP59070403A patent/JPS60214136A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0258621A2 (en) * | 1986-09-03 | 1988-03-09 | Motorola, Inc. | Digital sequence polarity detection with adaptive synchronization |
| FR2605479A1 (fr) * | 1986-10-17 | 1988-04-22 | Telediffusion Fse | Systeme d'extraction de signaux de synchronisation en trame a partir de signaux de synchronisation de paquets |
| JPS63136854A (ja) * | 1986-11-28 | 1988-06-09 | Nec Corp | 同期語の検出確定監視方式 |
| JPS6411435A (en) * | 1987-07-03 | 1989-01-17 | Fujitsu Ltd | Frame synchronization system |
| US5581744A (en) * | 1993-11-29 | 1996-12-03 | Andrew Corporation | Method and apparatus for correcting polarity using a synchronizing sequence |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5018140A (en) | Reframe circuit in a synchronous multiplexing device | |
| JPS60214136A (ja) | フレ−ム同期回路 | |
| JPH03293829A (ja) | フレーム同期保護回路 | |
| US4816907A (en) | Television synchronizing signal pattern correction circuit | |
| JPH0614640B2 (ja) | フレ−ム同期回路 | |
| JPH0134489B2 (ja) | ||
| JPH01314483A (ja) | テレビジョン信号受信装置 | |
| JP3014120B2 (ja) | フレーム同期検出装置 | |
| JPS597974B2 (ja) | ル−プ伝送システムの同期装置 | |
| JPS59161144A (ja) | フレ−ム同期化回路 | |
| NZ206464A (en) | Phase adjusting pulse corrector | |
| JP2680962B2 (ja) | フレーム同期回路 | |
| JPS6086938A (ja) | 同期検出回路 | |
| JPH0543230B2 (ja) | ||
| JPS6225579A (ja) | 同期信号検出回路 | |
| JPS6238697A (ja) | 局線信号選択回路 | |
| JPH0595305A (ja) | 信号中継装置 | |
| JPS62176234A (ja) | フレ−ム同期保護方式 | |
| JPS6335039A (ja) | Ｐｌｌ同期検出回路 | |
| JPS5813061B2 (ja) | イソウセイゴウカイロ | |
| JPS62219841A (ja) | 擬似同期防止回路 | |
| JPS63107241A (ja) | 誤り検出方式 | |
| JPH0683189B2 (ja) | ビット位相合致判定回路 | |
| JPS6410975B2 (ja) | ||
| JPS6338340A (ja) | フレ−ム同期回路 |