JPH0683189B2 - ビット位相合致判定回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＮ（Ｎ＝１、２、……）本の現用回線に対して
１本の予備回線が設けられている伝送システムの回線切
替方式におけるビット位相合致判定回路に関する。

〔従来の技術〕

ディジタルマイクロ波通信システムの現用回線と予備回
線とで並列伝送される２つのデータ信号は、現用回線と
予備回線間の伝搬遅延時間等のためにビット位相が必ず
しも一致しない。しかも、伝搬遅延差は時間的に変動す
るので、２つのデータ信号間のビット位相ずれも時間的
に変動する。ビット位相が一致していない状態で現用回
線と予備回線とを切替ると、切替時にビット誤りが生じ
る。このビット誤りの発生を回避するため、ビット位相
合致検出回路で、二つのデータ信号間のビット及び位相
が一致しているかいないかを判定し、一致していなけれ
ば相対ビット位相を強制的にずらして一致させ、その後
に回線切替を行う方式がとられている。

第２図は上述の回線切替方式における従来のビット位相
合致判定回路を示すブロック図である。まず、ある現用
回線から予備回線にヒットレス切替する際の、この回路
の動作を説明する。

図中、切替回路101にはデータ信号11が入力されてい
る。このデータ信号11は現用回線に流れると同じデータ
信号が予備回線を介して伝送されてきたものである。切
替回路101に制御信号13が与えられると、データ信号11
は出力信号14として比較回路102に出力される。比較回
路102はこの出力信号14と現用回線のデータ信号12を受
け、これら信号をビットごとに比較し、すなわち現用回
線と予備回線のデータ信号をビットごとに比較し、比較
結果としてビット比較信号15を出力する。ビット比較信
号15は、例えば信号12と信号14が一致した場合には
“0"、不一致の場合には“1"になるものとする。このビ
ット比較信号15は第１及び第２の計数回路103及び104に
与えられる。第１の計数回路103はビット比較信号15の
“0"の回数、すなわち“一致”回数をある期間毎に計数
し、計数値が第１のしきい値を越えると負のパルス16を
出力する。第２の計数回路104はビット比較信号15の
“1"の回数すなわち“不一致”回数をある期間毎に計数
し、計数値が第２のしきい値を越えると負のパルス17を
出力する。

これらパルス16及び17はＲ−Ｓフリップフロップ回路20
2に与えられる。Ｒ−Ｓフリップフロップ回路202はNAND
回路105及び107で構成されており、パルス16でセットさ
れ、パルス17でリセットされる。すなわちＲ−Ｓフリッ
プフロップ回路202の出力である位相合致検出信号18は
パルス16が入力すると“1"（一致検出）、パルス17が入
力すると“0"（不一致検出）となる。

位相合致信号18が“1"すなわち一致検出をすると、現用
回線から予備回線への切替を行う。一致検出されたとい
うことはビット位相が同期されたことになるので、この
切替はヒットレス切替になる。

次にこの従来回路を用いて、予備回線から現用回線への
切替え（切戻し）動作を説明する。比較回路102には、
現用回路のデータ信号12と、このデータ信号12と同じ信
号が予備回線を介して伝送されてきた信号11（出力信号
14）が与えられている。つまり、ここでは制御信号13は
切替回路101に与えられている。また、予備回線から現
用回線へのヒットレス切替えが完了し、その後予備回線
にデータ信号12を流すのを止めた場合を考える。この場
合、第２の計数回路104によりある期間“不一致”回数
が計数され、Ｒ−Ｓフリップフロップ回路202にはパル
ス17が与えられる。その結果Ｒ−Ｓフリップフロップ回
路202は、位相合致検出信号18として“不一致検出”を
出力する。この出力によって切替終了を知ることができ
る。

ところで、ビット誤りなしで切替、即ちヒットレス切替
を行うために、ビット位相合致判定には、高い信頼度が
要求されている。例えば、データ通信などでフレームパ
ルスの後のデータ列に“1"あるいは“0"が連続して伝送
された場合など、短いビット比較監視時間では正しい判
定結果が得られない。ところが、このような場合で、か
つビット誤り率が１×10^-3程度まで劣化した場合でも、
正しい判定結果が得られるようになっていなければなら
ない。このため、通常前述の“一致",“不一致”を計数
する期間は、相当長くする必要がある。

ここで、同一現用回線に集中的にフェージング等が発生
し現用予備の切替が頻繁に行なわれる状況を考える。こ
のような状況下では、切替終了を示す不一致検出時間が
前述の期間必要であるとすると、次の切替に即座に移れ
ない。すなわち切替に要する時間が長くかかるのでヒッ
トレス切替が行なえない場合が生じる。

そこで本発明では切替に要する時間を短かくして、しか
もヒットレス切替が可能なビット位相合致検出回路を提
供することを目的とする。

〔問題点を解決するための手段〕

上記目的を達成するために本発明によれば、Ｎ（１）
個の現用回線に対して予備回線が設けられている切替シ
ステムにおける現用及び予備回線間のビット及び位相の
合致判定回路において、現用及び予備回線のデータ信号
をビット毎に比較し、比較結果を出力する比較回路と、
制御信号が与えられると前記予備回線のデータ信号を比
較回路へ出力する切替回路と、比較回路の比較結果の一
致回数をある期間ごとに計数してその計数結果が第１の
しきい値に達すると第１のパルスを出力する第１の計数
回路と、比較回路の比較結果の不一致回数をある期間ご
とに計数してその計数結果が第２のしきい値に達すると
第２のパルスを出力する第２の計数回路と、第１のパル
スの入力により第１の状態を出力し、第２のパルスの入
力又は、制御信号の解除により第２の状態を出力する論
理回路とを備えたことを特徴とするビット位相合致判定
回路が得られる。

〔実施例〕

次に本発明について図面を参照して説明する。第１図は
本発明のビット位相合致検出回路の一実施例を示すブロ
ック図である。なお、第２図の従来例と共通する部分に
ついては同一の符号で表す。切替回路101,比較回路102,
第一の計数回路103,第二の計数回路104の動作は従来例
と同じである。Ｒ−Ｓフリップフロップ201はNAND105,1
06で構成されている。このＲ−Ｓフリップフロップはパ
ルス16でセットされ、従来回路と同様のパルス17あるい
は切替回路101に与えられる制御信号13の解除によりリ
セットされる。

したがって、Ｒ−Ｓ型フリップフロップ202は信号分岐
制御信号の解除により即座に位相合致信号18を“不一致
検出”にする。すなわち、本発明は切戻し時の現用・予
備回線間の不一致検出時間を従来に比べ短縮しているの
で、同一現用回線にて、集中的に回線切替が行なわれる
ような状況下でも、ヒットレス切替による回線の救済が
可能となる。

なお、本発明は上記実施例に限定されるものでない。例
えば、従来例において信号分岐制御信号13を第二の計数
回路に入力する構成とし、信号分岐制御信号13の解除に
よって、負のパルス17が出力されるようにすれば、上記
実施例と同等の動作する回路が得られる。

〔発明の効果〕

以上説明したように本発明は、予備回線から現用回線へ
の信号分岐を制御する信号の解除によりビット位相合致
信号を不一致としているので、従来に比べ切戻し時の不
一致検出時間を短縮できる効果がある。すなわち、フェ
ージングなどにより同一現用回線において、回線切替が
頻繁に行なわれるような状況下においても、不一致検出
時間の短縮によりトータルの切替時間が短縮されるので
ヒットレス切替が可能になるという効果がある。

【図面の簡単な説明】

第１図は本発明のビット位相合致検出回路の一実施例を
示すブロック図、第２は従来のビット位相合致検出回路
を示すブロック図である。 101……切替回路、102……比較回路、103……第一の計
数回路、104……第二の計数回路、105,106,107……NAND
回路、201,202……Ｒ−Ｓフリップフロップ回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】Ｎ（１）個の現用回線に対して予備回線
   が設けられている切替システムにおける現用及び予備回
   線間のビット及び位相の合致判定回路において、前記現
   用及び予備回線のデータ信号をビット毎に比較し比較結
   果を出力する比較回路と；制御信号が与えられると前記
   予備回線のデータ信号を前記比較回路へ出力する切替回
   路と；前記比較回路の比較結果の１致回数をある期間ご
   とに計数してその計数結果が第１のしきい値に達すると
   第１のパルスを出力する第１の計数回路と；前記比較回
   路の比較結果の不一致回数をある期間ごとに計数してそ
   の計数結果が第２のしきい値に達すると第２のパルスを
   出力する第２の計数回路と；前記第１のパルスの入力に
   より第１の状態を出力し、前記第２のパルスの入力又は
   前記制御信号の解除により第２の状態を出力する論理回
   路とを備えたことを特徴とするビット位相合致判定回
   路。