JPH07212414A - 信号伝送装置 - Google Patents

信号伝送装置

Info

Publication number
JPH07212414A
JPH07212414A JP6001255A JP125594A JPH07212414A JP H07212414 A JPH07212414 A JP H07212414A JP 6001255 A JP6001255 A JP 6001255A JP 125594 A JP125594 A JP 125594A JP H07212414 A JPH07212414 A JP H07212414A
Authority
JP
Japan
Prior art keywords
signal
transmission
clock
signals
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6001255A
Other languages
English (en)
Inventor
Shinzo Tsurumaki
信三 弦巻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6001255A priority Critical patent/JPH07212414A/ja
Priority to US08/288,541 priority patent/US5570394A/en
Publication of JPH07212414A publication Critical patent/JPH07212414A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】 【目的】 警報信号や制御信号を伝送するための信号伝
送装置に関し、送信部や伝送路に障害が発生しても伝送
信号の誤りを受信部で発生させないようする。 【構成】 警報信号や制御信号などの伝送信号が論理変
化したときに送信部1においてこれをバイフェーズ信号
等に変換し、これを受けた受信部2において前値保持あ
るいは一方の論理値しか出力しないようにさせる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は信号伝送装置に関し、特
に警報信号や制御信号を伝送するための装置に関するも
のである。
【0002】加入者通信におけるアナログ電話回線、I
SDN回線及び専用線が混在した伝送装置においては、
各回線の試験等に用いる遠隔警報信号や遠隔制御信号を
主信号とは別に伝送する必要がある。
【0003】
【従来の技術】図17には、警報信号や制御信号などの
伝送信号を送信部31から受信部32へ伝送する装置の
従来例が示されている。このような従来例においては送
信部31は警報対象からの警報信号、或いは制御対象へ
の制御信号を伝送入力信号として受け、これを伝送路3
3を介して受信部32へ伝送する。
【0004】この場合、送信部31は伝送入力信号をそ
のまま受信部32へ転送するか、あるいは点線で示した
プルアップ抵抗34またはコンデンサ35などによる保
護回路によりレベルの安定化を図り、送信部31や伝送
路33において障害が発生した場合の伝送信号の誤りを
防止している。
【0005】
【発明が解決しようとする課題】このような従来例にお
いてはプルアップ抵抗やコンデンサ等の保護回路だけで
は伝送信号の誤りを防止することは難しく、この様な誤
動作に対して影響の少ない情報においては問題は少ない
が、影響の大きい情報においては伝送装置としての信頼
性が著しく低下するという問題点があった。
【0006】従って、本発明は、送信部や伝送路に障害
が発生しても伝送信号の誤りを受信部で発生させないよ
うにした信号伝送装置を実現する事を目的とする。
【0007】
【課題を解決するための手段及び作用】上記の目的を達
成するための本発明に係る信号伝送装置の種々の手段及
び作用を以下に説明する。尚、以下に説明する伝送入力
/出力信号は警報信号或いは制御信号のいずれでもよ
い。
【0008】(1)本発明(その1): 手段:図1 本発明では、図1に原理的に示すように、クロック信号
とフレーム信号とにより2クロック分の周期の基本信号
を生成すると共に伝送入力信号の論理値の変化点に対応
して該基本信号を反転させることにより該論理値に対応
したバイフェーズ論理信号としての伝送出力信号を発生
する送信部1と、該送信部1より該クロック信号と該フ
レーム信号と該伝送出力信号とを受信し、該クロック信
号と該フレーム信号とにより該基本信号と同一周期で2
個のクロック信号の内の1個のクロック信号をマスクす
るためのマスク信号を生成すると共に該クロック信号の
1周期分だけ該伝送出力信号を遅らせることにより該伝
送出力信号のバイフェーズ論理変化点を該クロック信号
と該マスク信号とにより検出し且つ該伝送出力信号が同
一論理値継続状態になったときでも前の論理値を保持し
た該伝送入力信号を再生する受信部2とを備えている。
【0009】作用:図2及び図3 まず図1に示した送信部1においては図2に示すよう
に、クロック信号とフレーム信号とにより2クロック分
に分周した周期の基本信号を生成する。
【0010】一方、送信部1に伝送入力信号が図示のよ
うに与えられると、この伝送入力信号は信号(a)の様
な形に変換(反転)された後、この信号(a)の論理値
の変化点において上記の基本信号を反転させる。
【0011】この様にすることにより、伝送入力信号の
論理値に対応して、伝送入力信号が論理“1”のときは
伝送出力信号の論理値が「01」となり、論理“0”の
ときは論理値「10」となり、これはそれぞれバイフェ
ーズ論理値“1”及び“0”を示すので位相変調が行わ
れた形となって受信部2へ転送される。
【0012】図1に示した受信部2においては図3のタ
イムチャートに示すように、送信部1のクロック信号及
びフレーム信号並びに伝送出力信号を受信する。
【0013】そして、受信したクロック信号とフレーム
信号とにより送信部1における基本信号と同一周期のマ
スク信号を生成する。このマスク信号は2個のクロック
信号の内の1個のクロック信号をマスクするための信号
である。
【0014】さらに、受信した伝送出力信号を受信した
クロック信号の一周期分だけ遅らせて信号(b)とし、
この信号(b)のバイフェーズ論理変化点を信号(c)
のような形で検出し、さらに、この信号(c)を受信し
たクロック信号と上記のマスク信号とにより信号(b)
のように受信クロック信号を一つ置きに出現させた信号
(d)とし、この信号(d)の(立ち上がり時点)と受
信した伝送出力信号との関係から送信部1における伝送
入力信号を再生する。
【0015】この場合、例えば伝送路に障害が発生して
送信部1から発生される伝送出力信号が同一の論理位置
を継続する状態になった場合、受信部2においては点線
で図示したように受信した伝送出力信号が論理“1”に
固定された状態となる。
【0016】これにより信号(b)は同様に論理“1”
に示すような状態となるので信号(c)は図示のように
論理“0”に示す状態となるので信号(b)は論理
“1”となるため再生された伝送入力信号には影響を与
えず前の論理位置を保持する形となって伝送出力信号の
検出の誤りを防止することが出来る。
【0017】変形例(その1):上記の場合、受信部
2は、該受信したクロック信号の断状態を検出するクロ
ック断検出回路を備え、該クロック断状態時においても
前の論理値を保持した該伝送入力信号を再生するように
してもよい。
【0018】変形例(その2):或いは、受信部2
は、該同一論理値継続状態が少なくとも3クロック信号
分であることを検出する入力断検出回路を備え、該入力
断状態時においても前の論理値を保持した該伝送入力信
号を再生するようにすることもできる。
【0019】(2)本発明(その2): 手段:図1 本発明においては、図1に示すように、伝送入力信号の
イネーブル状態時のみクロック信号に基づきオール論理
“0”以外の所定パターンを有する伝送出力信号を発生
する送信部1と、該送信部1より該クロック信号と該伝
送出力信号とを受信し、該伝送出力信号の所定パターン
の発生期間を該クロック信号により検出し該発生期間中
の該クロック信号の個数をカウントして該カウントが該
送信部1の正常状態を示す閾値を越えているときに該伝
送入力信号を再生する受信部2とを備えている。
【0020】作用:図4及び図5 まず送信部1の動作においては、図4のタイムチャート
に示すように、クロック信号に対して伝送入力信号が例
えば図示のような論理値で与えられる。
【0021】これにより、伝送入力信号のイネーブル状
態(“1”)時のみクロック信号に基づいてオール論理
“0”以外の所定パターンを有する伝送出力信号を送信
部1から発生する。
【0022】即ち、伝送入力信号がイネーブル状態の間
に発生される伝送出力信号が「10」のとき論理“1”
を示す事となり、それ以外は論理“0”を示す信号とし
て受信部2に送られる。
【0023】尚、このタイムチャートでは該所定パター
ンとして2クロック分の周期の繰り返し同期パターンを
用いているが基本的に伝送入力信号の論理“1”と論理
“0”とを認識するためには、論理“0”はオール
“0”パターンであるが論理“1”はオール“0”パタ
ーン以外であればどのようなパターンでもよい。例えば
その他に「011」の3クロックパターンや「011
0」の4クロックパターン等がある。
【0024】受信部2においては図5のタイムチャート
に示すように、送信部1よりクロック信号及び伝送出力
信号を受け、この伝送出力信号の繰り返し同期パターン
の発生期間をクロック信号により検出すると信号(b)
に示すイネーブル期間になる。これは、受信した伝送出
力信号を半周期分だけずらして信号(a)を生成し両者
の不一致を検出すれば信号(b)に示すような波形とな
る。
【0025】そして、このような信号(b)に示す同期
パターンのイネーブル期間中のクロック信号の個数をカ
ウントすることにより、例えばこのカウント値が閾値
「6」までカウントした時、即ち保護段数を「6」とし
て送信部1からの伝送入力信号が正常であるとして再生
される。
【0026】従って、送信部1が正常状態でない場合に
は、信号(b)は図示のようにカウント値が「6」まで
は持続せず、従って伝送入力信号が再生されないことと
なる。
【0027】(3)本発明(その3): 手段:図1 本発明では、上記の本発明(その2)において、所定パ
ターンが該周期の整数倍であるために該伝送入力信号自
体がクロック信号の周期の整数倍に同期化されている。
【0028】作用:図6及び図7 本発明での送信部1の動作は図6のタイムチャートに示
すように、この場合の伝送入力信号は上記のオール
“0”以外の所定パターンとして例えばクロック信号の
2周期分の整数倍の信号として与えられるので、伝送出
力信号は図4のように中途半端なヒゲパルスが発生され
ず、図6に示すようにクロック信号の2周期分の整数倍
の周期の伝送出力信号が発生されることになる。
【0029】従って、このようなクロック信号及び伝送
出力信号を受信した受信部2においては図7のタイムチ
ャートに示すように、信号(b)の期間においてクロッ
ク信号が閾値「6」だけカウントされた時、送信部1は
正常状態にあるとして伝送入力信号を再生する。
【0030】またこの場合においても、送信部1が異常
状態にあればカウント値は「6」までカウントアップし
ないので図示のような転送入力信号は再生されないこと
となり、例えば制御などにおいて障害が発生した時は再
生した伝送入力信号を“0”に固定しておき、制御のた
めの論理“1”を誤って発生させないようにしている。
【0031】(4)本発明(その4): 手段:図1 本発明においては、図1に示すように、伝送入力信号の
イネーブル状態時のみクロック信号に基づきオール論理
“0”以外の所定パターンを有する伝送出力信号を発生
する送信部1と、該送信部1より該クロック信号と該伝
送出力信号とを受信し、該伝送出力信号の所定パターン
の発生期間を該クロック信号により検出し該発生期間中
の該クロック信号の個数をオール論理“1”のパターン
とオール論理“0”のパターンの双方でカウントして各
カウント値が該送信部1の正常状態を示す閾値を越えて
いるときにそれぞれ該伝送入力信号を再生する受信部2
とを備えている。
【0032】作用:図8 本発明においては、送信部1は図4に示すような動作を
与えるものとし、これに対応して受信部2の動作は図8
のタイムチャートに示すように、信号(b)は図7と同
様に発生されるが、この時、クロック信号のカウントを
クロック信号のオール論理“1”のパターンで行った信
号(c)とオール論理“0”のパターンで行った時のカ
ウント値を示す信号(d)とを発生させ、これらのカウ
ント値が送信部1の正常状態を示す閾値を越えていると
きのみ伝送入力信号を再生させる。但し、この場合に
は、再生伝送入力信号をイネーブル状態からディスエー
ブル状態に戻すのは信号(b)がカウント値「6」をカ
ウントした時である。
【0033】尚、上記の本発明(その2〜その4)にお
いてはイネーブル状態以外の時(ディスエーブル時)、
送信部1がオール論理“1”以外の所定パターンを発生
して本発明(その1)のバイフェーズ論理以外のパター
ンを有する伝送出力信号としてもよい。
【0034】また上記の論理値はそれぞれ反転されてい
ても全く同様に適用される。
【0035】このようにして、送信部1から送られてき
た伝送出力信号の状態が正論理又は負論理のいずれにお
いても正確に検出することが可能となる。
【0036】
【実施例】(1)本発明(その1)の実施例: 送信部の実施例:図9 この実施例では、クロック信号をクロック端子Cに入力
し、フレーム信号をリセット端子Rに入力するととも
に、*Q(これはQ出力の反転値を示す)出力をデータ
入力端子Dに入力するD−フリップフロップ(以下、F
Fと略称する)1と、このFF1の*Q出力をそれぞれ
がクロック端子Cに共通に入力するとともに伝送入力信
号としての警報入力信号(1)〜(n)をデータ入力端
子Dにそれぞれ入力するFF2−1〜2−nと、これら
FF2−1〜2−nの各*Q出力を一方の入力するとと
もに他方の入力信号をFF1のQ出力を基本信号として
入力するEOR(排他的論理和)ゲート3−1〜3−n
とで構成され、これらのEORゲート3−1〜3−nか
ら伝送出力信号としての警報出力信号(1)〜(n)が
発生されるようになっている。尚、クロック信号及びフ
レーム信号はそのまま受信部2に送られる。
【0037】このような送信部1の実施例の動作を図2
に示した動作タイムチャートにより説明すると、まずF
F1はフレーム信号をリセット信号とすることによりク
ロック信号を2分周した基本信号を出力端子Qより出力
してEORゲート3−1〜3−nに共通に与える。
【0038】FF1の*Q出力は自己のデータ入力端子
Dに与えられるとともに、FF2−1〜2−nのクロッ
ク端子Cに共通に与えられる。
【0039】一方、警報入力信号(1)〜(n)はそれ
ぞれFF2−1〜2−nのデータ入力端子Dに与えられ
るので、これらの警報入力信号(1)〜(n)はクロッ
ク信号の立ち上がりで叩かれてFF2−1〜2−nの各
出力端子*Qより信号(a)としてそれぞれ出力され、
EORゲート3−1〜3−nの一方の端子に与えられ
る。
【0040】今、警報入力信号のうちのいずれかが図2
に示すような警報状態から非警報状態に変化する波形を
示している時には、信号(a)は基本信号の半周期分、
即ち1クロック周期分だけ遅れて且つ論理反転した形で
発生されることになる。
【0041】従って、このような信号(a)を受けたE
ORゲート3−1〜3−nは基本信号との不一致検出を
行うことにより図2に示すような伝送出力信号、即ち警
報出力信号を発生する。
【0042】この警報出力信号から判るように、信号
(a)が立ち上がる前までは論理「01」であり、これ
はバイフェーズ論理“0”を表し、その後は論理「1
0」となっているためバイフェーズ論理“0”を示すこ
ととなる。
【0043】このようにして、伝送入力信号が論理
“1”(警報状態)であるときには「01」のバイフェ
ーズ論理“1”とし、伝送入力信号が“0”(非警報状
態)のときには「10」のバイフェーズ論理“0”とし
て位相変調を行い受信側へ転送する。
【0044】受信部の実施例:図10 この実施例では、送信部1からのクロック信号とフレー
ム信号と警報出力信号(1)〜(n)を受信するととも
に、受信したフレーム信号を入力するリセット端子Rと
受信したクロック信号を入力するためのクロック端子C
とを有し、マスク信号を発生するための出力端子Qを有
するFF4と、受信警報出力信号(1)〜(n)をそれ
ぞれ入力するデータ入力端子Dと受信クロック信号を入
力するクロック端子Cとを有するFF5−1〜5−n
と、これらのFF5−1〜5−nのQ出力と受信警報出
力信号(1)〜(n)とをそれぞれが入力するEORゲ
ート6−1〜6−nと、FF4からのマスク信号とEO
Rゲート6−1〜6−nの各出力信号と受信クロック信
号とをそれぞれが入力するNANDゲート7−1〜7−
nとこれらのNANDゲート7−1〜7−nの出力信号
を入力するクロック端子Cと受信警報出力信号(1)〜
(n)を入力するデータ入力端子Dとを有し、再生警報
入力信号(1)〜(n)をそれぞれが出力する出力端子
Qを有するFF8−1〜8−nとで構成されている。
【0045】このような受信部の動作を図3に示した動
作タイムチャートにより説明すると、まずFF4におい
ては送信部1におけるFF1と同様に受信したフレーム
信号に基づき送信部1の基本信号と同一の周期、即ちク
ロック信号の2倍の周期を有するマスク信号を出力端子
Qから発生する。このマスク信号は後述するようにクロ
ック信号を一つ置きに無効(マスク)にするための信号
である。
【0046】受信した警報出力信号(1)〜(n)は受
信したクロック信号によりそれぞれFF5−1〜5−n
において1クロック分だけ遅らされて信号(b)とな
る。
【0047】そして、この信号(b)と受信警報出力信
号(1)〜(n)とをEORゲート6−1〜6−nに入
力することにより不一致検出を行い信号(c)を出力す
る。この信号(c)は受信した警報出力信号のバイフェ
ーズ論理変化点においてのみ1クロック分だけ論理
“0”となっている。
【0048】このような信号(c)とFF4からのマス
ク信号と受信クロック信号とをNANDゲート7−1〜
7−nにそれぞれ与えることにより信号(d)が得られ
る。この信号(d)はマスク信号の働きにより図示の如
く1クロック置きにクロックを無効(マスク)にしてい
る。
【0049】従って、このような信号(d)をクロック
信号とし且つ受信した警報出力信号(1)〜(n)をデ
ータ入力とするFF8−1〜8−nにおいては、受信し
た警報出力信号の論理変化点に対応して論理“1”から
論理“0”に変化した警報入力信号(1)〜(n)を再
生している。
【0050】このような受信部において、送信部1から
の警報出力信号が例えば断状態になり、図3に点線で示
すように論理“1”の状態に固定してしまった場合に
は、信号(b)も論理“1”となり、信号(c)は論理
“0”となってしまい、信号(d)は論理“1”になっ
てしまう。
【0051】従って、FF8−1〜8−nはクロック信
号が与えられないため前の状態を保持する形となり、伝
送信号としての警報信号が障害状態になった場合でもバ
タツキを起こさせず誤った変化を起こさせないこととな
る。
【0052】受信部の変形例(その1):図11 この変形例においては、受信した警報出力信号(1)〜
(n)をそれぞれが入力して少なくとも3クロック分だ
け変化がないとき入力断状態であるとして検出し、その
検出信号をNANDゲート7−1〜7−nにそれぞれ与
えるための入力断検出部9−1〜9−nを図10に示し
た受信部2の実施例に加えたものである。
【0053】この入力断検出部9−1〜9−nの検出信
号は入力断状態のない正常時には論理“1”となり、そ
うでない異常時には論理“0”となるものであり、図1
0の実施例と異なる点は少なくとも3クロック分だけ変
化がないことを検出したときにNANDゲート7−1〜
7−nを介して図3に示した信号(d)を一方の論理値
に固定してしまい変化させないようにするので、図3の
受信部の動作より早く障害に対処することが可能とな
る。
【0054】受信部の変形例(その2):図12 この変形例では、受信したクロック信号を入力してこの
クロック信号の断状態を検出しその検出信号をNAND
ゲート7−1〜7−nに共通に与えるためのクロック断
検出部10を設けたものである。
【0055】従ってこの変形例によれば、送信部1から
受信部2に送られるクロック信号が断状態となったとき
には、クロック断検出部10がこれを検出して正常時の
ときには論理“1”となり、異常時には“0”となる検
出信号をNANDゲート7−1〜7−nに一緒に与え
る。
【0056】従ってクロック断のときには、いずれのF
F8−1〜8−nの前の論理状態をも保持することとな
り、全ての回線に対して誤った動作を防止することが出
来る。
【0057】尚、上記の実施例では伝送信号として警報
信号を取り上げたが、これに限らずに制御信号について
も適用できるが、前の論理状態を保持するという点では
警報信号の方により適していると言うことができる。
【0058】(2)本発明(その2)の実施例: 送信部の実施例:図13 この実施例では、クロック信号を入力するクロック端子
Cと伝送入力信号としての制御入力信号(1)〜(n)
を入力するリセット端子Rとをそれぞれが有し出力端子
Qから制御出力信号(1)〜(n)を発生するFF11
−1〜11−nで構成されており、各FF11−1〜1
1−nにおいては出力端子*Qとデータ入力端子Dとが
接続されている。又、クロック信号はそのまま受信部2
に送られるようになっている。
【0059】この様な送信部の動作を図4を参照して説
明すると、制御対象に対しての図示の様な制御入力信号
がFF11−1〜11−nに与えられる。FF11−1
〜11−nはクロック信号を受けて図示の様に制御出力
信号(1)〜(n)を発生する。
【0060】この場合、図示の様に論理「10」の同期
パターンがオール論理“0”以外の所定パターンとして
3回連続して発生される形となる。
【0061】受信部の実施例:図14 受信部においては送信部からのクロック信号と制御出力
信号(1)〜(n)とを入力し、図10に示した受信部
におけるFF5−1〜5−nに対応したFF12−1〜
12−nと、EORゲート6−1〜6−nに対応したE
ORゲート13−1〜13−nと、これらのEORゲー
ト13−1〜13−nの各出力信号を負論理としてリセ
ット入力するとともに受信クロック信号をカウントし、
カウント値が「6」になった時点で0にリセットするカ
ウンタ回路14−1〜14−nとで構成され、これらの
カウンタ回路14−1〜14−nから再生された制御入
力信号(1)〜(n)が得られるようになっている。
【0062】この様な受信部の動作においては、受信し
た制御出力信号(1)〜(n)はそれぞれFF12−1
〜12−nにおいて1クロック分遅らされて信号(a)
となる。
【0063】そして、この信号(a)と受信した制御出
力信号(1)〜(n)とがそれぞれEORゲート13−
1〜13−nに与えられることにより信号(b)が得ら
れる。
【0064】この信号(b)がイネーブル状態になって
いる間、カウンタ回路14−1〜14−nは受信クロッ
ク信号をカウントし、これらのカウンタ回路に設定され
た閾値としてのカウント値「6」をカウントしたとき、
それぞれの出力信号は論理“0”から論理“1”に切り
替わり、制御入力信号(1)〜(n)を再生することに
なる。
【0065】そして、この様な受信部において受信した
制御出力信号が障害状態となり、例えば論理“1”に張
り付いてしまうような場合には信号(a)も同様に論理
“1”に張り付いてしまうので、EORゲート13−1
〜13−nからの出力信号bは図5の例の様には連続し
てイネーブル状態とならず、従ってカウンタ回路14−
1〜14−nは閾値「6」まではカウント出来ず、従っ
て制御入力信号(1)〜(n)を論理“0”に固定する
こととなる。
【0066】この為、伝送信号を制御信号として使った
場合に障害が起きても誤って論理“1”を出させず誤っ
た制御動作を起こさせることが無くなる。
【0067】(3)本発明(その3)の実施例: 送信部の実施例:図15 この実施例においては、共通のクロック信号をそれぞれ
が入力するクロック端子Cと制御入力信号(1)〜
(n)を入力するデータ入力端子Dとを有するFF15
−1〜15−nと、これらのFF15−1〜15−nの
出力端子Qの出力信号を入力するリセット端子*Rと共
通のクロック信号を入力するためのクロック端子Cと制
御出力信号(1)〜(n)を発生するための出力端子Q
とを有し、出力端子*Qとデータ入力端子Dとが接続さ
れたFF16−1〜16−nとで構成されており、この
実施例においてもクロック信号はそのまま受信部に送ら
れるようになっている。
【0068】この様な送信部の動作を図6を用いて説明
すると、制御入力信号(1)〜(n)は図6に示すよう
に10個のクロック分の周期に相当するイネーブル期間
を有しており、この様に同期化された制御入力信号がF
F15−1〜15−nに与えられてクロック信号によっ
て叩かれると信号(a)が得られ、且つこの信号(a)
を負論理のリセット信号としてFF16−1〜16−n
に与えると、その出力端子Qからはクロック信号の2倍
の周期の5つの論理“1”のバイフェーズ信号が制御出
力信号(1)〜(n)として発生されることになる。
【0069】受信部の実施例:図14 上記の様な送信部からの制御出力信号(1)〜(n)を
受ける受信部の構成は図14の実施例と同様のものを使
用することが出来、図5に類似したタイムチャートであ
る図7のタイムチャートに示すような形で制御入力信号
(1)〜(n)が再生される。
【0070】(4)本発明(その4)の実施例: 送信部の実施例:図13 この実施例における送信部は図13に示した実施例と同
様のものを用いることが出来る。
【0071】受信部の実施例:図16 この様な送信部から、制御出力信号(1)〜(n)がそ
のままクロック信号とともに送られてくる。
【0072】また、この実施例では、図14に示したF
F12−1〜12−nにそれぞれが対応するFF17−
1〜17−nと、EORゲート13−1〜13−nに対
応するEORゲート18−1〜18−nと、カウンタ回
路14−1〜14−nにそれぞれが対応するカウンタ回
路19−1〜19−nと、カウンタ回路19−1〜19
−nと並列に接続され但しEORゲート18−1〜18
−nの出力信号(b)のみを正論理として入力するカウ
ンタ回路19−1’〜19−n’と、これら一対になっ
たカウンタ回路19−1,19−1’〜19−n,19
−n’の一方の信号(c)を負論理で入力するセット入
力端子*Sと他方のカウンタ回路の出力信号(d)を負
論理で入力するリセット入力端子*Rとを有し、制御入
力信号(1)〜(n)を出力する出力端子Qを有するF
F20−1〜20−nとで構成されている。
【0073】この様な受信部の動作を図8を参照して説
明すると、クロック信号と制御出力信号と信号(a)と
信号(b)とは図5及び図7に示した受信部の動作タイ
ムチャートと同様である。
【0074】しかしながら、信号(b)は一対のカウン
タ回路に共通に与えられ、一方のカウンタ回路19−1
〜19−nにおいては信号(b)が論理“1”のイネー
ブル状態にあるときにクロック信号によりカウント動作
を行い、図示のようにカウント「6」までカウントして
FF20−1〜20−nをセットする。
【0075】一方、カウンタ回路19−1’〜19−
n’においては信号(b)が論理“0”のディスエーブ
ル状態になったときにカウントを開始し、信号(d)に
示すように、カウント値が「6」になった時点でFF2
0−1〜20−nをリセットすることとなる。
【0076】従ってこの様な実施例によれば、制御出力
信号が障害状態になったときは制御入力信号(1)〜
(n)は“0”に固定され、誤って制御用の論理“1”
が出力されるような事がないようにすると共に、3段保
護により制御出力信号の論理“0”の所に誤ったパルス
が発生しても障害とみなして論理値“1”を保持するこ
ととなる。
【0077】尚、この場合も伝送信号としては警報信号
と制御信号の両方が適用可能であるが、一方の論理値に
固定するという意味では誤った制御を行わせない制御信
号の方がより適用範囲が広いことになる。
【0078】また、それぞれの論理値を反転させても全
く同様に適用することができる。
【0079】
【発明の効果】以上説明した様に本発明に係る信号伝送
装置によれば、警報信号や制御信号などの伝送信号が論
理変化したときに送信部においてこれをバイフェーズ信
号等に変換し、これを受けた受信部において前値保持あ
るいは一方の論理値しか出力しないように構成したの
で、送信部と受信部との間に障害が発生しても誤った警
報や誤った制御を防止する事が可能となる。
【図面の簡単な説明】
【図1】本発明に係る信号伝送装置の原理構成を示した
ブロック図である。
【図2】本発明(その1)に係る信号伝送装置の送信部
の動作タイムチャート図である。
【図3】本発明(その1)に係る信号伝送装置の受信部
の動作タイムチャート図である。
【図4】本発明(その2)に係る信号伝送装置の送信部
の動作タイムチャート図である。
【図5】本発明(その2)に係る信号伝送装置の受信部
の動作タイムチャート図である。
【図6】本発明(その3)に係る信号伝送装置の送信部
の動作タイムチャート図である。
【図7】本発明(その3)に係る信号伝送装置の受信部
の動作タイムチャート図である。
【図8】本発明(その4)に係る信号伝送装置の受信部
の動作タイムチャート図である。
【図9】本発明(その1)に係る信号伝送装置の送信部
の実施例を示した回路図である。
【図10】本発明(その1)に係る信号伝送装置の受信
部の実施例を示した回路図である。
【図11】本発明(その1)に係る信号伝送装置の受信
部の変形例(その1)を示した回路図である。
【図12】本発明(その1)に係る信号伝送装置の受信
部の変形例(その2)を示した回路図である。
【図13】本発明(その2)に係る信号伝送装置の送信
部の実施例を示した回路図である。
【図14】本発明(その2)に係る信号伝送装置の受信
部の実施例を示した回路図である。
【図15】本発明(その3)に係る信号伝送装置の送信
部の実施例を示した回路図である。
【図16】本発明(その4)に係る信号伝送装置の受信
部の実施例を示した回路図である。
【図17】従来例を示したブロック図である。
【符号の説明】 1 送信部 2 受信部 図中、同一符号は同一又は相当部分を示す。

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 クロック信号とフレーム信号とにより2
    クロック分の周期の基本信号を生成すると共に伝送入力
    信号の論理値の変化点に対応して該基本信号を反転させ
    ることにより該論理値に対応したバイフェーズ論理信号
    としての伝送出力信号を発生する送信部(1)と、 該送信部(1)より該クロック信号と該フレーム信号と
    該伝送出力信号とを受信し、該クロック信号と該フレー
    ム信号とにより該基本信号と同一周期で2個のクロック
    信号の内の1個目のクロック信号をマスクするためのマ
    スク信号を生成すると共に該クロック信号の1周期分だ
    け該伝送出力信号を遅らせることにより該伝送出力信号
    のバイフェーズ論理変化点を該クロック信号と該マスク
    信号とにより検出し且つ該伝送出力信号が同一論理値継
    続状態になったときでも前の論理値を保持した該伝送入
    力信号を再生する受信部(2)と、 を備えたことを特徴とした信号伝送装置。
  2. 【請求項2】 該受信部(2)が、該受信したクロック
    信号の断状態を検出するクロック断検出回路を備え、該
    クロック断状態時においても前の論理値を保持した該伝
    送入力信号を再生することを特徴とした請求項1に記載
    の信号伝送装置。
  3. 【請求項3】 該受信部(2)が、該同一論理値継続状
    態が少なくとも3クロック信号分であることを検出する
    入力断検出回路を備え、該入力断状態時においても前の
    論理値を保持した該伝送入力信号を再生することを特徴
    とした請求項1に記載の信号伝送装置。
  4. 【請求項4】 伝送入力信号のイネーブル状態時のみク
    ロック信号に基づきオール論理“0”以外の所定パター
    ンを有する伝送出力信号を発生する送信部(1)と、 該送信部(1)より該クロック信号と該伝送出力信号と
    を受信し、該伝送出力信号の所定パターンの発生期間を
    該クロック信号により検出し該発生期間中の該クロック
    信号の個数をカウントして該カウントが該送信部(1)
    の正常状態を示す閾値を越えているときに該伝送入力信
    号を再生する受信部(2)と、 を備えたことを特徴とした信号伝送装置。
  5. 【請求項5】 該所定パターンが該周期の整数倍である
    ために該伝送入力信号自体がクロック信号の周期の整数
    倍に同期化されていることを特徴とした請求項4に記載
    の信号伝送装置。
  6. 【請求項6】 伝送入力信号のイネーブル状態時のみク
    ロック信号に基づきオール論理“0”以外の所定パター
    ンを有する伝送出力信号を発生する送信部(1)と、 該送信部(1)より該クロック信号と該伝送出力信号と
    を受信し、該伝送出力信号の所定パターンの発生期間を
    該クロック信号により検出し該発生期間中の該クロック
    信号の個数をオール論理“1”のパターンとオール論理
    “0”のパターンの双方でカウントして各カウント値が
    該送信部(1)の正常状態を示す閾値を越えているとき
    にそれぞれ該伝送入力信号を再生する受信部(2)と、 を備えたことを特徴とした信号伝送装置。
  7. 【請求項7】 該イネーブル状態時以外のときに該送信
    部(1)がオール論理“1”パターン以外の所定パター
    ンを有する伝送出力信号を発生することを特徴とした請
    求項4乃至6のいずれかに記載の信号伝送装置。
  8. 【請求項8】 各論理値が反転されていることを特徴と
    した請求項4乃至7のいずれかに記載の信号伝送装置。
  9. 【請求項9】 該伝送入力信号が、警報信号又は制御信
    号であることを特徴とした請求項1乃至8のいずれかに
    記載の信号伝送装置。
JP6001255A 1994-01-11 1994-01-11 信号伝送装置 Withdrawn JPH07212414A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6001255A JPH07212414A (ja) 1994-01-11 1994-01-11 信号伝送装置
US08/288,541 US5570394A (en) 1994-01-11 1994-08-08 Signal transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6001255A JPH07212414A (ja) 1994-01-11 1994-01-11 信号伝送装置

Publications (1)

Publication Number Publication Date
JPH07212414A true JPH07212414A (ja) 1995-08-11

Family

ID=11496356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6001255A Withdrawn JPH07212414A (ja) 1994-01-11 1994-01-11 信号伝送装置

Country Status (2)

Country Link
US (1) US5570394A (ja)
JP (1) JPH07212414A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320881B1 (en) * 1998-06-25 2001-11-20 Cypress Semiconductor Corp. Method, architecture and circuit for locking a data transmission frame

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4665518A (en) * 1984-02-13 1987-05-12 Fmc Corporation Synchronous/asynchronous communication system
ATE108965T1 (de) * 1987-12-09 1994-08-15 Omron Tateisi Electronics Co Induktives datenübertragungssystem.
US5138634A (en) * 1990-02-26 1992-08-11 Knapp Stephen L Altered-length messages in interrupted-clock transmission systems
KR950010344B1 (ko) * 1992-07-31 1995-09-14 삼성전자주식회사 모터 서보 시스템의 신호 누락 보상 회로

Also Published As

Publication number Publication date
US5570394A (en) 1996-10-29

Similar Documents

Publication Publication Date Title
US5327465A (en) Method and apparatus for squelch circuit in network communication
US5263049A (en) Method and apparatus for CMOS differential drive having a rapid turn off
JPH02272907A (ja) 比較回路
JPH07212414A (ja) 信号伝送装置
US6343096B1 (en) Clock pulse degradation detector
JP2949945B2 (ja) 伝送路切替回路
JP2692338B2 (ja) 通信装置の障害検出装置
US5682405A (en) Ones density monitor
JPH08181588A (ja) クロック断検出回路
JPS5945304B2 (ja) 二線式通信装置における回線障害検出方式
KR100373333B1 (ko) 비동기전달모드 셀 동기 신호의 오류 검출 장치
JP3025702B2 (ja) ロック検出回路
JPH05183541A (ja) 伝送路二重化装置
JP2870313B2 (ja) 伝送路誤り率劣化警報検出回路
JPH0495426A (ja) Crc誤り検出回路
SU1532931A1 (ru) Устройство дл контрол информации
JP3016280B2 (ja) 装置内監視方式
JP2679458B2 (ja) ユニット切替装置
JPS6145656A (ja) 遠隔符号誤り検出折返し補助装置
SU1649677A1 (ru) Устройство дл контрол @ -кода
JPH02241111A (ja) 信号断検出回路
JPH0683189B2 (ja) ビット位相合致判定回路
JPH05268195A (ja) データエラー通知方式
JPS63215139A (ja) 平衡複流相互接続回線における信号障害検出方式
JPH03219735A (ja) パリティエラー発生禁止回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010403