JP2679458B2 - ユニット切替装置 - Google Patents

ユニット切替装置

Info

Publication number
JP2679458B2
JP2679458B2 JP18527291A JP18527291A JP2679458B2 JP 2679458 B2 JP2679458 B2 JP 2679458B2 JP 18527291 A JP18527291 A JP 18527291A JP 18527291 A JP18527291 A JP 18527291A JP 2679458 B2 JP2679458 B2 JP 2679458B2
Authority
JP
Japan
Prior art keywords
unit
selection signal
fault information
information
switching device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18527291A
Other languages
English (en)
Other versions
JPH05145441A (ja
Inventor
光浩 松谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18527291A priority Critical patent/JP2679458B2/ja
Publication of JPH05145441A publication Critical patent/JPH05145441A/ja
Application granted granted Critical
Publication of JP2679458B2 publication Critical patent/JP2679458B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Monitoring And Testing Of Exchanges (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、二重化ユニットのユニ
ット切替装置に利用する。特に、二重化ユニットの障害
時に切替を行うユニット切替装置に関すものである。
【0002】
【従来の技術】図4はユニット切替装置のフリップフロ
ップの真理値を示す図である。図5は従来例のユニット
切替装置のブロック構成図である。
【0003】従来、ユニット切替装置は、図5に示すよ
うに種別選択信号4および正副選択信号5を入力して、
障害情報7を出力する二重化ユニット2と、種別選択信
号3と正副選択信号5を入力して障害情報6を出力する
二重化ユニット1と、障害情報7、6を入力し、正副選
択信号5を出力する切替ユニット8とで構成されてい
た。
【0004】また、切替ユニット8は、障害情報7をプ
ルアップする抵抗11と、障害情報6をプルアップする
抵抗12と、障害情報7、6を入力し、リセット信号1
5を出力するナンドゲート17と、クロック信号10を
出力する発信器9と、障害情報7、6、リセット信号1
5およびクロック信号10を入力し、正副選択信号5を
出力するJK型のフリップフロップ13とを含む。
【0005】いま、障害情報7、6が「H」の状態で障
害状態を示し、「L」の状態で未障害の状態を示し、正
副選択信号5が「H」の状態で二重化ユニット2の選択
状態を示し、また、「L」の状態で二重化ユニット1の
選択状態を示す。また、フリップフロップ13の真理値
を図4に示す。
【0006】ここで、初期状態として二重化ユニット
2、1が未障害、二重化ユニット2が選択状態とする。
次に、二重化ユニット2に障害が発生したとすると、二
重化ユニット2の出力する障害情報7が「H」になる。
すると切替ユニット8の内部のフリップフロップ13の
入力Jが「H」となり表1に示す真理値に従いクロック
信号10の立上がりと同時に反転出力すなわち正副選択
信号5が「L」となる。これにより二重化ユニット
選択されずに停止状態となり、二重化ユニット1が選択
されて動作状態となる。
【0007】
【発明が解決しようとする課題】しかし、このような従
来例の二重化ユニット切替装置では、二重化ユニット
2、1から出力される障害情報7、6とクロック信号1
0とが非同期に動作し、かつ障害情報7、6の変化直後
のクロック信号10の立上がりで正副選択信号5を決定
しているために、障害情報7、6が雑音などで変化した
場合に二重化ユニット2、1の動作状態が変化する問題
点があった。
【0008】たとえば、二重化ユニット2、1が未障害
状態とすると、障害情報7、6がともに「L」なのでフ
リップフロップ13の入力J、Kが「L」、ナンドゲー
ト17の出力は「H」となるためにリセット信号15は
「H」となる。このためにフリップフロップ13の反転
出力は「H」すなわち正副選択信号5は「H」となり二
重化ユニット2は動作状態となり二重化ユニット1が停
止となる。このとき障害情報7に雑音が発生し「H」の
状態が発生すると、フリップフロップ13の入力Jが
「H」となり、障害情報6が「L」なのでフリップフロ
ップ13の入力Kが「L」、ナンドゲート17の出力は
「H」となりリセット信号15は「H」となる。このと
きにクロック信号10の立上がりが発生すると反転出力
が「L」となるので、正副選択信号5が「L」となり二
重化ユニット2が停止し、二重化ユニット1が動作状態
となり状態が変化する問題点があった。
【0009】本発明は上記の欠点を解決するもので、2
重化ユニットからの障害情報における雑音の発生による
影響を防止できるユニット切替装置を提供することを目
的とする。
【0010】
【課題を解決するための手段】本発明は、第一の種別選
択信号および正副選択信号を入力し障害発生時に第一の
障害情報を出力する第一の二重化ユニットと、第二の種
別選択信号および上記正副選択信号を入力し障害発生時
に第二の障害情報を出力する第二の二重化ユニットと、
この二つの二重化ユニットの内の一方に障害が発生した
場合に他方に切替える上記正副選択信号を発生する切替
ユニットとを備えたユニット切替装置において、上記切
替ユニットは、上記第一および第二の障害情報それぞ
れ所定時間継続したことを検出する二つの検出手段手段
と、この二つの検出手段の出力を入力として上記正副選
択信号を出力するフリップフロップとを含むことを特徴
とする。
【0011】また、本発明は、上記フリップフロップは
JK型であり、上記二つの検出手段の出力がともに障害
を示すとき以外に上記フリップフロップにリセット信号
を与える論理手段を備えることができる。
【0012】さらに、本発明は、上記切替ユニットは上
記二つの障害情報の一方に回復情報が入力されたとき、
規定時間にわたり、上記その一方の検出手段の出力の変
化を禁止する手段を含むことができる。
【0013】
【作用】切替ユニットは、二つの検出手段で第一および
第二の障害情報それぞれ雑音発生時間より大きい所定
時間だけ継続したことを検出し、フリップフロップはこ
の二つの検出手段の出力を入力として正副選択信号を出
力する。また、上記二つの障害情報の一方に回復情報が
入力されたとき、規定時間にわたり、その一方の障害情
報を検出する検出手段の出力の変化を禁止する。
【0014】以上により二重化ユニットからの障害情報
における雑音の発生および切替ユニット挿入時のコネク
タピンの未接続による影響を防止できる。
【0015】
【実施例】本発明の実施例について図面を参照して説明
する。図1は本発明一実施例ユニット切替装置のブロッ
ク構成図である。
【0016】図1において、ユニット切替装置は、第一
の種別選択信号として種別選択信号3および正副選択信
号5を入力し障害発生時に第一の障害情報として障害情
報6を出力する第一の二重化ユニットとして二重化ユニ
ット1と、第二の種別選択信号として種別選択信号4お
よび正副選択信号5を入力し障害発生時に第二の障害情
報として障害情報7を出力する第二の二重化ユニットと
して二重化ユニット2と、この二つの二重化ユニット
1、2の内の一方に障害が発生した場合に他方に切替え
る正副選択信号5を発生する切替ユニット8とを備え
る。
【0017】ここで本発明の特徴とするところは、切替
ユニット8は、障害情報6、7それぞれ所定時間継続
したことを検出する二つの検出手段として障害情報21
を入力RESETに入力しクロック信号10を入力CL
Kに入力して障害情報16を出力するリセット付のカウ
ンタ14および障害情報7を入力RESETに入力しク
ロック信号10を入力CLKに入力して障害情報18を
出力するリセット付のカウンタ19と、この二つのカウ
ンタ14、19の出力障害情報16、18を入力として
正副選択信号5を出力するフリップフロップ13とを含
むことを特徴とする。
【0018】また、フリップフロップ13はJK型であ
り、カウンタ14、19の出力障害情報16、18がと
もに障害を示すとき以外にフリップフロップ13にリセ
ット信号17を与える論理手段としてナンドゲート17
を備える。
【0019】さらに、切替ユニット8は障害情報6に回
復情報が入力されたとき、規定時間にわたり、その障害
情報6が所定時間継続したときに障害情報16を出力
るカウンタ14の出力の変化を禁止する手段として障害
情報6を入力RESETに入力しクロック信号10を入
力CLKに入力して障害情報21をカウンタ14に与え
るリセット付のカウンタ20を含む。
【0020】また、切替ユニット8は、障害情報6、7
をそれぞれプルアップする抵抗11、12と、クロック
信号10を発生してフリップフロップ13、カウンタ1
4、19、20に与える発振器9とを含む。
【0021】このような構成のユニット切替装置の動作
について説明する。図2は本発明のユニット切替装置の
障害情報に雑音が発生した場合の動作を示す図である。
図3は本発明のユニット切替装置の切替ユニットの挿入
時の動作を示す図である。
【0022】また、カウンタ19は障害情報7が「L」
から「H」に変化した後に障害情報7が「H」になって
いる間所定時間t1だけクロック信号10の入力が立上
がると出力障害情報18が「H」に変化し以降クロック
信号10の状態により出力を保持する。
【0023】さらに、カウンタ14は障害情報6が
「L」から「H」に変化した後に障害情報6が「H」と
なっている間所定時間t2クロック信号10の入力が立
上がると出力障害情報16が「H」に変化し、以降クロ
ック信号10の状態により出力を保持する。
【0024】図2において、初期状態として二重化ユニ
ット2、1が未障害で、二重化ユニット2が選択状態で
あり正副選択信号5が「H」とする。次に、障害情報7
に雑音が発生し、「H」になっている状態が時間x1存
在した場合を考えると、切替ユニット8の内部状態は障
害情報7は「L」のままなので、カウンタ19の出力障
害情報18は「L」である。次に、障害情報7は時間x
1「H」となり、その後に「L」となるが、時間x1が
所定時間t1より小さいときにはカウンタ19の出力障
害情報18は「L」のままである。また、時間x1が所
定時間t1以上のときには出力障害情報18は「H」と
なる。したがって、時間x1が所定時間t1より小さい
ときにはフリップフロップ13は変化せず、反転出力は
「H」のままであり、時間x1が所定時間t1のときに
はフリップフロップ13が変化し、反転出力は「L」と
なる。
【0025】また、障害情報6に雑音が発生し、「H」
になった場合にもカウンタ20の出力障害情報21は
「H」になるが、カウンタ14の出力障害情報16は、
障害情報7に雑音が発生した場合と同様に所定時間t2
になるまで「H」に変化しないので雑音に影響されな
い。
【0026】図3において、初期状態として二重化ユニ
ット2、1が未障害で二重化ユニット2が選択状態とす
る。次に、切替ユニット8が挿入されたときに正副選択
信号5および障害情報6のコネクタピンは接続され、障
害情報7が接続されない状態が時間x3存在し、その後
にすべてのコネクタピンが接続される場合を考えると、
障害情報7が接続されていない状態では、切替ユニット
8の内部の状態は障害情報7が未接続状態なので、フリ
ップフロップの入力Jは「H」、障害情報6は接続され
ているので「L」になりこの結果カウンタ20が動作
し、クロック信号10が規定時間t3だけ障害情報2
1、16は「H」となりその後「L」となる。時間x3
が規定時間t3より短ければフリップフロップ13のリ
セットが解除されてから最初のクロック信号10の立上
がり時は入力J、Kはともに「L」であり出力Qの状態
すなわち正副選択信号5の状態は変化しない。
【0027】ここで、雑音発生時間よりもカウンタ1
4、19の所定時間t1、t2を十分に大きくとり、カ
ウンタ20の規定時間は切替ユニット挿入時の未接続発
生時間よりも大きく所定時間t1、t2より小さくとっ
ておけば、雑音および挿入時の未接続による影響を防止
できる。
【0028】
【発明の効果】以上説明したように、本発明は、二重化
ユニットからの障害情報における雑音の発生および切替
ユニットの挿入時のコネクタピンの未接続による影響を
防止できる優れた効果がある。
【図面の簡単な説明】
【図1】本発明一実施例ユニット切替装置のブロック構
成図。
【図2】本発明のユニット切替装置の障害情報に雑音が
発生した場合の動作を示す図。
【図3】本発明のユニット切替装置の切替ユニットの挿
入時の動作を示す図。
【図4】切替ユニットのフリップフロップの真理値を示
す図。
【図5】従来例のユニット切替装置のブロック構成図。
【符号の説明】
1、2 二重化ユニット 3、4 種別選択信号 5 正副選択信号 6、7、16、18、21 障害情報 8 切替ユニット 9 発振器 10 クロック信号 11、12 プルアップ用の抵抗 13 JK型のフリップフロップ 14、19 雑音の影響を防止するリセット付のカウン
タ 15 リセット信号 17 ナンドゲート 20 未接続の影響を防止するリセット付のカウンタ t1 カウンタ14の所定時間 t3 カウンタ20の規定時間 x1 障害情報7の雑音発生時間 x3 障害情報6の未接続時間

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 第一の種別選択信号および正副選択信号
    を入力し障害発生時に第一の障害情報を出力する第一の
    二重化ユニットと、第二の種別選択信号および上記正副
    選択信号を入力し障害発生時に第二の障害情報を出力す
    る第二の二重化ユニットと、この二つの二重化ユニット
    の内の一方に障害が発生した場合に他方に切替える上記
    正副選択信号を発生する切替ユニットとを備えたユニッ
    ト切替装置において、 上記切替ユニットは、上記第一および第二の障害情報
    それぞれ所定時間継続したことを検出する検出手段と、
    この検出手段の出力を入力として上記正副選択信号を出
    力するフリップフロップとを含むことを特徴とするユニ
    ット切替装置。
  2. 【請求項2】 上記フリップフロップはJK型であり、
    上記二つの検出手段の出力がともに障害を示すとき以外
    に上記フリップフロップにリセット信号を与える論理手
    段を備える請求項1記載のユニット切替装置。
  3. 【請求項3】 上記切替ユニットは上記二つの障害情報
    の一方に回復情報が入力されたとき、規定時間にわた
    り、その一方の検出手段の出力の変化を禁止する手段を
    含む請求項1記載のユニット切替装置。
JP18527291A 1991-06-28 1991-06-28 ユニット切替装置 Expired - Lifetime JP2679458B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18527291A JP2679458B2 (ja) 1991-06-28 1991-06-28 ユニット切替装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18527291A JP2679458B2 (ja) 1991-06-28 1991-06-28 ユニット切替装置

Publications (2)

Publication Number Publication Date
JPH05145441A JPH05145441A (ja) 1993-06-11
JP2679458B2 true JP2679458B2 (ja) 1997-11-19

Family

ID=16167927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18527291A Expired - Lifetime JP2679458B2 (ja) 1991-06-28 1991-06-28 ユニット切替装置

Country Status (1)

Country Link
JP (1) JP2679458B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103293476A (zh) * 2013-06-13 2013-09-11 重庆长安汽车股份有限公司 一种基于双计数器的电机系统故障诊断方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103293476A (zh) * 2013-06-13 2013-09-11 重庆长安汽车股份有限公司 一种基于双计数器的电机系统故障诊断方法
CN103293476B (zh) * 2013-06-13 2015-12-23 重庆长安汽车股份有限公司 一种基于双计数器的电机系统故障诊断方法

Also Published As

Publication number Publication date
JPH05145441A (ja) 1993-06-11

Similar Documents

Publication Publication Date Title
US4635261A (en) On chip test system for configurable gate arrays
US5559459A (en) Clock signal generation arrangement including digital noise reduction circuit for reducing noise in a digital clocking signal
US6771099B2 (en) Synchronizer with zero metastability
US5896399A (en) System and method for testing self-timed memory arrays
JPH02272907A (ja) 比較回路
US4059749A (en) Digital monitor
Levin et al. Survivable self-checking sequential circuits
US4894557A (en) Asyncronous edge-triggered RS flip-flop circuit
Almukhaizim et al. Novel hazard-free majority voter for N-modular redundancy-based fault tolerance in asynchronous circuits
US5198709A (en) Address transition detector circuit
JP2679458B2 (ja) ユニット切替装置
US5454018A (en) Counter circuit with automatic reset
US5537055A (en) Method for protecting an ASIC by resetting it after a predetermined time period
US5274591A (en) Serial clock noise immunity in a semiconductor memory integrated circuit having a serial port
US5559453A (en) Interlocked restore circuit
EP4217870A1 (en) Infrastructure integrity checking
KR100697896B1 (ko) 발생기 시스템 제어기 및 제어 방법
Ke et al. Synthesis of delay-verifiable two-level circuits
US3970873A (en) Bistable logic circuit with in-service test capability
JP3204384B2 (ja) 半導体記憶回路
US20070229132A1 (en) Scannable domino latch redundancy for soft error rate protection with collision avoidance
Kia et al. Designs for self checking flip-flops
JP3277510B2 (ja) フェイルセーフ論理回路
Bolchini et al. A CMOS fault tolerant architecture for switch-level faults
JPH08181588A (ja) クロック断検出回路