SU1532931A1 - Устройство дл контрол информации - Google Patents
Устройство дл контрол информации Download PDFInfo
- Publication number
- SU1532931A1 SU1532931A1 SU874290558A SU4290558A SU1532931A1 SU 1532931 A1 SU1532931 A1 SU 1532931A1 SU 874290558 A SU874290558 A SU 874290558A SU 4290558 A SU4290558 A SU 4290558A SU 1532931 A1 SU1532931 A1 SU 1532931A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- elements
- inputs
- group
- threshold
- output
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Изобретение относитс к вычислительной технике, системам передачи и обработки дискретной информации и может быть использовано дл построени устройств контрол информации. Цель изобретени - повышение достоверности контрол . Устройство содержит две группы информационных входов 1,2, две группы пороговых элементов 3,4, две группы элементов И 5,6, два элемента ИЛИ 7,8 три узла суммировани 9-11 по модулю два, триггер 12, выход 13 результата контрол , вход 14 начальной установки, тактовый вход 15. Устройство характеризуетс более высокой способностью к обнаружению неисправностей и в самом устройстве контрол и позвол ет обнаруживать двух-, трех-, а также четырехкратные неисправности. Цель изобретени достигаетс за счет введени трех узлов суммировани по модулю два и триггера. 1 ил.
Description
Изобретение относитс к вычислительной технике, системам передачи и обработки дискретной информации и может быть использовано дл построени устройств контрол информации.
Цель изобретени - повышение достоверности контрол .
На чертеже изображена схема предлагаемого устройства.
Устройство содержит две группы информационных входов 1 и 2 устройства, две группы пороговых элементов 3 и 4, две группы элементов И 5 и 6, два элемента ИЛИ 7 и 8, три узла 9-11 суммировани по модулю два, триггер 12, выход 13 результата контрол устройства , вход 14 начальной установки устройства и вход 15 устройства.
Устройство работает следующим образом .
На входы пороговых элементов 3 и 4 первой и второй групп поступает контролируема информаци , кодированна кодом k из п, причем пороговые элементы каждой группы имеют пороги ad,, (Јг +1, ... , rf, где «6, max(k - i, -1), о64 min(nf , k+l)., где n(, пг - число разр дов первой и второй непересекающихс групп входов 1, 2 устройства,а п{ + nt п. Единичный сигнал на входе 14 устройства устанавливает триггер 12 в единичное состо ние. При поступлении на группы входов 1 и 2 информационного вектора, принадлежащего данному коду в исправном состо нии устройства
на выходах элементов ИЛИ 7 и 8 формируетс кодовый набор 10 (или 01). Йроме того, четному кодовому вектору На входах устройства соответствует набор 01 на выходах элементов ИЛИ 7 и 8, а нечетному кодовому вектору, соответствует кодовый- набор 10 на выходах элементов ИЛИ 7 и 8. Узел 9 суммировани по модулю два осущест- вл ет контроль по четности информативного вектора на входах 1 устройства . Функционирование узла 9 суммировани по модулю два осуществл етс под действием сигналов, поступающих с выхода триггера 12, на тактовый вход которого в режиме контрол поступают импульсы с тактового входа 15 8 случае правильной входной информации и правильном функционировании устройства на выходе узла 11 суммиро вани по модулю два формируетс альтернативна последовательность вида 101010...10. При этом пара сигналов 10 вл етс реакцией на один входной вектор.
Люба последовательность сигналов на выходе узла 11 суммировани по модулю два, отлична от альтернативной последовательности, свидетельствует о наличии ошибки во входной информации или неисправности устройства.
По вление некодового вектора на входах 1 и 2 устройства, вызывает по вление некодовой комбинации на выходах элементов ИЛИ 7 и 8 что, в свою очередь, вызывает наречение альтернативности последовательности на выходе 13 устройства. Ошибки двойной краности на выходах элементов ИЛИ 7 и 8 или на выходах узла 9 свертки по модулю два так же вызывают нарушение альтернативности последовательности на выходе 13 устройства.
Claims (1)
- Формула изобретениУстройство дл контрол информации, кодированной кодом k из п9 содержащее первую и вторую группу пороговых , элементов кажда с порогами ni{45«t,+bft.,. Ч. ei гл.е(k50- nt - 1), 4г minCn,, k-И), n, n - число разр дов первой и второй непересекающихс групп входов устрой0д 505050ства причем п, + пг п, первую и вторую группы элементов И, первый и и второй элементы ИЛИ, причем группы входов первых пороговых элементов пар пороговых элементов, сумма порогов которых равна k первой группы, имеющих нечетный порог, и группы входов первых пороговых элементов пар пороговых элементов, сумма порогов которых равна k второй группы, имеющих четный порог, объединены и подключены к первой группе входов устройства, втора группа входов которого соединена с группами входов вторых пороговых элементов пар пороговых элементов первой и второй групп, выходы пар пороговых элементов первой группы, сумма порогов которых равна k, соединены соответственно с первым и вторым входами элементов И первой группы, выходы пар пороговых элементов второй группы, сумма порогов которых равна k, соединены соответственно с первым и вторым входами элементов И второй группы, выходы элементов И первой и второй групп соединены соответственно с входами первого и второго элементов ИЛИ, отличающеес тем, что, с целью повышени достоверности контрол , s устройство введены триггер и три узла суммировани по модулю два, причем выход первого элемента ИЛИ и пр мой выход первого узла суммировани по модулю два соединены соответственно с первым и вторым входа°° ми второго узла суммировани по модулю два, выход которого соединен с информационным входом триггера, инверсный выход которого соединен с входом первого узла суммировани по модулю два, группа входов которого соединена с первой группой входов устройства, тактовый вход и вход начальной установки которого соединены соответственно с тактовым входом и входом установки в единицу триггера, выход второго элемента ИЛИ и инверсный выход первого узла суммировани по модулю два соединены соответственно с первым и вторым входами третьего узла суммировани по модулю два, выход которого вл етс выходом результата контрол устройства.W
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874290558A SU1532931A1 (ru) | 1987-07-27 | 1987-07-27 | Устройство дл контрол информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874290558A SU1532931A1 (ru) | 1987-07-27 | 1987-07-27 | Устройство дл контрол информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1532931A1 true SU1532931A1 (ru) | 1989-12-30 |
Family
ID=21321852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874290558A SU1532931A1 (ru) | 1987-07-27 | 1987-07-27 | Устройство дл контрол информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1532931A1 (ru) |
-
1987
- 1987-07-27 SU SU874290558A patent/SU1532931A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент РГ I 2327352, «л. G Об F 11/00, опублик. 1975. Патент US Р 3559168, кл. Н 03 К 13/32, опублик. 1971. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4392226A (en) | Multiple source clock encoded communications error detection circuit | |
US3671959A (en) | Binary to ternary converter | |
SU1532931A1 (ru) | Устройство дл контрол информации | |
US3461426A (en) | Error detection for modified duobinary systems | |
SU1478218A1 (ru) | Устройство дл контрол информации | |
KR860002196A (ko) | 버스트 게이트 발생장치 | |
JP3217993B2 (ja) | パリティチェック回路 | |
SU1018121A1 (ru) | Устройство дл контрол | |
SU1506565A1 (ru) | Устройство дл приема информации, передаваемой по двум параллельным каналам св зи | |
SU1615724A1 (ru) | Устройство дл контрол двоичного кода на четность | |
SU607349A1 (ru) | Устройство дл мажоритарного декодировани | |
JPS60127850A (ja) | デイジタルデ−タの検出方式 | |
SU1095428A1 (ru) | Устройство дл устранени неопределенности дискретнофазовой модул ции | |
SU1251083A1 (ru) | Устройство дл контрол передачи информации | |
SU618859A1 (ru) | Устройство дл выделени рекуррентоного синхросигнала с исправлением ошибок | |
JPH07212414A (ja) | 信号伝送装置 | |
KR100226021B1 (ko) | 패리티 체크 기능을 갖는 코드 변환 회로 | |
SU663100A1 (ru) | Декодирующее устройство | |
SU1084856A1 (ru) | Устройство дл приема команд | |
SU1582356A1 (ru) | Устройство дл исправлени ошибок в избыточном коде | |
SU409394A1 (ru) | Устройство проверки тракта системы связи с импульсно-кодовой модуляцией | |
SU1123051A1 (ru) | Устройство дл записи цифровой информации | |
SU813434A1 (ru) | Устройство дл контрол регистраСдВигА | |
SU1647653A1 (ru) | Устройство дл контрол цепей коррекции ошибок | |
SU1495999A1 (ru) | Устройство дл декодировани манчестерского кода |