JP3025702B2 - ロック検出回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アップダウンカウンタ
の計数値がロックしたことを検出するロック検出回路に
関するもので、例えばチャンネル間のアンバランスを解
消する為のバランス調整回路に配置されるアップダウン
カウンタに用いて好適なロック検出回路に関する。

【０００２】

【従来の技術】アップダウンカウンタの計数値がロック
するのに際して、所定の値を中心に計数値が上下に変化
することでロック状態となっている、と判別する場合が
ある。図２は、そのようなアップダウンカウンタを備え
たステレオ装置のバランス調整回路を示すものである。
左右ステレオ信号を、それぞれ異なるチャンネルを用い
て伝送するステレオ装置においては、各チャンネルを構
成する回路や素子のバラツキ等により、アンバランスを
生じる場合がある。例えば、アナウンサの声は、左右ス
ピーカの中央に定位しなければならないが、前述の如く
チャンネル間にアンバランスが生じると、左又は右に片
寄った位置に定位し、聴感を損なう。

【０００３】その為、従来から、左右チャンネルのバラ
ンスを取る為のバランス調整回路が提案され、使用に供
されて来た。図２において、（１３）は左ステレオ信号
が印加される左入力端子、（１４）は右ステレオ信号が
印加される右入力端子、（１５）は左ステレオ信号が導
出される左出力端子、（１６）は右ステレオ信号が導出
される右出力端子、（１７）は左伝送路（チャンネル）
に挿入された左減衰回路、（１８）は右伝送路（チャン
ネル）に挿入された右減衰回路、（１９）は左右出力端
子（１５）及び（１６）にそれぞれ得られる左右ステレ
オ信号のレベル比に応じた信号を発生する信号発生回
路、（２０）は該信号発生回路（１９）の出力信号レベ
ルに応じて調整期間を定めるタイミング信号を発生する
タイミング信号発生回路、（２１）は前記信号発生回路
（１９）の出力信号レベルに応じて調整の方向を定める
方向信号を発生する方向信号発生回路、（２２）は前記
タイミング信号に応じて発振を開始する発振回路、（２
３）は前記方向信号に応じてアップ信号又はダウン信号
を発生するアップダウン回路、（２４）は前記発振回路
（２２）の出力信号をクロックとし、前記アップダウン
回路（２３）の出力信号に応じた方向の計数を行なうア
ップダウン型の計数回路、（２５）は該計数回路（２
４）の計数値をデコードするデコーダ、（２６ａ）は前
記発振回路（２２）の出力信号とアップダウン回路（２
３）の出力信号とに応じて調整の完了（計数回路（２
４）のロック状態）を検出する完了検出回路、及び（２
６ｂ）は該完了検出回路（２６ａ）の出力信号に応じて
タイミング信号の発生を制御する制御回路である。

【０００４】いま、説明を簡単にする為、左右入力端子
（１３）及び（１４）に印加される信号を３種類、すな
わち左ステレオ信号のみの状態、右ステレオ信号のみの
状態、左右ステレオ信号が略同レベルで印加される状態
（モノラル信号と称す）に限定する。

【０００５】左入力端子（１３）に左ステレオ信号
（Ｌ）のみが印加される第１の状態においては、左右ス
テレオ信号の比（Ｌ／Ｒ）に応じた出力信号を発生する
信号発生回路（１９）の出力信号が十分大となる。タイ
ミング信号発生回路（２０）は、前記信号発生回路（１
９）の出力信号レベルを判別し、該出力信号レベルが所
定範囲内の時出力「Ｈ」を、所定範囲外の時出力「Ｌ」
を発生する。その為、前記第１の状態のとき、タイミン
グ信号発生回路（２０）から「Ｌ」の出力信号が発生
し、発振回路（２２）は動作を開始しない。従って、計
数回路（２４）が計数を行なわず、左右減衰回路（１
７）及び（１８）も不動作の状態を保つ。

【０００６】右入力端子（１４）に右ステレオ信号
（Ｒ）のみが印加される第２の状態においては、信号発
生回路（１９）の出力信号が十分小になる。従って、こ
の場合も、発振回路（２２）が発振を開始せず、計数回
路（２４）、左右減衰回路（１７）及び（１８）も動作
しない。

【０００７】左右入力端子（１３）及び（１４）に略等
しいレベルの左右ステレオ信号が印加される第３の状態
においては、信号発生回路（１９）の出力信号が所定範
囲内となり、タイミング信号発生回路（２０）の出力信
号が「Ｈ」になる。その為、発振回路（２２）が発振を
開始する。一方、方向信号発生回路（２１）は、所定の
基準電圧Ｖｒｅｆを備え、信号発生回路（１９）の出力
信号レベルＶ１と前記基準電圧Ｖｒｅｆとを比較する。
そしてＶ１＞Ｖｒｅｆとなる場合、出力「Ｈ」を、Ｖ１
＜Ｖｒｅｆとなる場合、出力「Ｌ」を発生する。アップ
ダウン回路（２３）は前記方向信号発生回路（２１）の
出力「Ｈ」に応じてアップ信号を、出力「Ｌ」に応じて
ダウン信号を発生する。いま、方向信号発生回路（２
１）の出力が「Ｈ」であるとすれば、アップダウン回路
（２３）からアップ信号が発生し、計数回路（２４）は
発振回路（２２）の出力信号をクロックとし、アップ信
号に応じてアップ方向の計数を行なう。また、方向信号
発生回路（２１）の出力が「Ｌ」であるとすれば、アッ
プダウン回路（２３）からダウン信号が発生し、計数回
路（２４）はダウン方向の計数を行なう。デコーダ（２
５）は計数回路（２４）の計数値を順次デコードし、左
右減衰回路（１７）及び（１８）を駆動する。従って、
信号発生回路（１９）の出力信号レベルが、基準電圧Ｖ
ｒｅｆよりも大なる所定範囲内にある時、計数回路（２
４）がアップ方向の計数を行ない、デコーダ（２５）の
出力に応じて、右減衰回路（１７）の減衰量が増大し、
右減衰回路（１８）の減衰量が減少し、左右ステレオ信
号（Ｌ）及び（Ｒ）のレベルを等しくさせる。また、信
号発生回路（１９）の出力信号レベルが、基準電圧Ｖｒ
ｅｆよりも小なる所定範囲にある時、計数回路（２４）
がダウン方向の計数を行ない、デコーダ（２５）の出力
に応じて、左減衰回路（１７）の減衰量が減少し、右減
衰回路（１８）の減衰量が増大し、左右ステレオ信号
（Ｌ）及び（Ｒ）のレベルを等しくさせる。

【０００８】調整が完了すると、信号発生回路（１９）
の出力信号は、基準電圧Ｖｒｅｆよりも少許大なる信号
と少許小なる信号とを交互に発生する。その為、方向信
号発生回路（２１）は、アップ信号とダウン信号とを交
互に発生し、計数回路（２４）は、アップ方向の計数と
ダウン方向の計数とを交互に繰り返す。調整の完了を検
出する完了検出回路（２６ａ）は、この状態を検出し、
完了信号を発生する。

【０００９】制御回路（２６ｂ）は、前記完了信号に応
じて、タイミング信号の発生を強制的に禁止する。その
為、発振回路（２２）の発振が停止し、計数回路（２
４）の計数も停止し、デコーダ（２５）、左右減衰回路
（１７）及び（１８）が完了時の状態を保つ。

【００１０】従って、図２の回路に依れば左右のバラン
ス調整を行なえるとともに、調整が完了したならば、そ
の状態を継続させることが出来る。又、完了検出回路
（２６ａ）は、計数回路（２４）がアップ状態、ダウン
状態を繰り返している、ということに基づいてロック検
出を行なう。

【００１１】

【発明が解決しようとする課題】ところで、図２の完了
検出回路（２６ａ）としては、アップダウン回路（２
３）の出力が０→１、又は１→０、という状態変化を起
こしたことを検出するものが考えられる。しかしなが
ら、そのような状態変化は、左右のチャンネル間のレベ
ルを逆転させるようなノイズの混入が生ずると一時的に
発生する場合があり、誤判別の原因となる。そこで、状
態変化を複数回、検出した後、初めて判別するものが考
えられる。そのようにすれば単発的なノイズにより誤動
作することがない。ところが、そのようにしても、単発
的なノイズが何回か時間をおいて、発生すると、それに
より状態変化が複数回あった、と判別してしまうので誤
判別が起きてしまうという問題がある。

【００１２】

【課題を解決するための手段】本発明は、上述の点に鑑
み成されたもので、アップダウンカウンタの計数方向に
応じた方向データを発生する方向データ発生回路と、該
方向データ発生回路からの方向データの状態変化を検出
する検出回路と、該検出回路の検出出力を計数する計数
回路と、前記検出回路の検出出力に応じて反転するフリ
ップフロップと、該フリップフロップの出力信号に応じ
て、前記フリップフロップを反転するタイミング信号を
発生するタイミング設定回路と、前記フリップフロップ
の出力信号に応じて前記計数回路の計数完了信号を通過
又は遮断するゲート回路と、から成り、前記アップダウ
ンカウンタのロック状態を検出することを特徴とする。

【００１３】

【作用】本発明に依れば、アップダウンカウンタがロッ
クしている場合には方向データが連続して状態変化を起
こし、ノイズによりアップダウンカウンタの方向データ
が状態変化を起こしている場合には方向データが散発的
に状態変化を起こすという違いを利用し、ある一定時間
内に状態変化が複数回あるか否かによって判別を行なっ
ている。

【００１４】

【実施例】図１は、本発明の一実施例を示す回路図で、
（２７）はアップダウン回路（図示せず）からの方向信
号（アップダウン信号）をクロック端子（２８）からの
クロック信号に同期させて出力する方向データ発生回
路、（２９）は前記方向データ発生回路（２７）からの
方向データの状態変化を検出する状態変化検出回路、
（３０）は該状態変化検出回路（２９）の検出出力を計
数する計数回路、（３１）は前記検出出力に応じて反転
するＲＳ−ＦＦ（ＲＳ型フリップフロップ回路）、（３
２）は該ＲＳ−ＦＦ（３１）のＱ出力に応じてクロック
信号を計数し、タイミング信号を発生するタイミング設
定回路、及び（３３）は前記ＲＳ−ＦＦ（３１）のＱ出
力に応じて前記計数完了信号を通過又は遮断するゲート
回路である。

【００１５】クロック信号に同期した方向データ発生回
路（２７）の出力信号は、状態変化検出回路（２９）で
状態変化が検出される。状態変化としてはダウン信号
（０）からアップ信号（１）への変化でも良いし、その
逆でも良い。今、いずれかの状態変化が生じ、検出出力
が発生したとすると該検出出力は、計数回路（３０）で
計数されるとともにＲＳ−ＦＦ（３１）をセットする。
ＲＳ−ＦＦ（３１）がセットされると、そのＱ出力が
「Ｈ」レベルとなりゲート回路（３３）は、通過可能状
態となる。ＲＳ−ＦＦ（３１）のＱ出力は、タイミング
設定回路（３２）に印加されタイミング設定回路（３
２）は、クロック信号を計数してタイミング信号を発生
する待機状態となる。

【００１６】この状態において、今、アップダウンカウ
ンタがロックしており、状態変化が０→１→０→１→０
…と連続発生しているとする。すると、その変化が検出
された後、検出出力が順次計数回路（３０）で計数され
ただちに計数完了信号がゲート回路（３３）を通過して
出力端子（３４）にロック信号として発生する。

【００１７】又、前述の待機状態においてアップダウン
カウンタがノイズで誤動作しており、散発的に状態変化
が発生しているとする。すると、時間をおいて間欠的に
状態変化が計数回路（３０）で計数されることになり、
計数完了信号の発生までには時間を要する。その為、待
機状態であったタイミング設定回路（３２）からタイミ
ング信号が発生してしまい、計数回路（３０）及びＲＳ
−ＦＦ（３１）をリセットする。その結果、ゲート回路
（３３）が遮断状態となるとともに計数回路（３０）が
クリヤされるので、ロック状態と判別される事はなく初
期状態に戻ってしまう。

【００１８】従って、図１の回路に依ればアップダウン
カウンタの正規のロック状態と、ノイズによる誤ったロ
ック状態とを正しく識別することが出来る。

【００１９】図３は、図１の具体回路例を示すものであ
る。図３において、状態変化検出回路（２９）は第１乃
至第３Ｄ−ＦＦ（Ｄ型フリップフロップ回路）（３５）
乃至（３７）と、第１アンドゲート（３８）とから成
る。計数回路（３０）は第４及び第５Ｄ−ＦＦ（３９）
及び（４０）と、第２アンドゲート（４１）と、第１Ｒ
Ｓ−ＦＦ（４２）とから成る。図１のＲＳ−ＦＦ（３
１）は第２ＲＳ−ＦＦ（４３）に相当する。図１のゲー
ト回路（３３）は第３アンドゲート（４４）に相当す
る。タイミング設定回路（３２）は、第４アンドゲート
（４５）と第６乃至第９Ｄ−ＦＦ（４６）乃至（４９）
と、インバータ（５０）と、第５アンドゲート（５１）
とから成る。

【００２０】図３の方向データ発生回路（２７）から図
４（ｃ）の如き、図４（ａ）及び（ｂ）のクロックに同
期した方向データが発生したとする。該方向データは、
図から明らかなように０と１を繰り返すものであり、正
規のロック状態の場合である。前記方向データは、第１
乃至第３Ｄ−ＦＦ（３５）乃至（３７）に順次印加さ
れ、Ｑ１乃至Ｑ３出力は図４（ｄ）乃至（ｆ）の如くな
る。そして、＊Ｑ２出力とＱ３出力が第１アンドゲート
（３８）に印加され、その出力は図４（ｈ）の如くな
る。図４（ｈ）の信号は、状態変化毎に発生するもので
あり、第４及び第５Ｄ−ＦＦ（３９）及び（４０）で計
数されそのＱ４及びＱ５出力は図４（ｉ）及び（ｊ）の
如くなる。そして、Ｑ４出力とＱ５出力とが第２アンド
ゲート（４１）に印加されその出力は図４（ｋ）の如く
なり第１ＲＳ−ＦＦ（４２）を図４（１）の如く反転さ
せる。図から明らかなように、計数回路（３０）は第１
アンドゲート（３８）の立ち下がりを４回計数すると図
４（１）の如く計数完了信号を発生する。

【００２１】図５は、第２ＲＳ−ＦＦ（４３）、タイミ
ング設定回路（３２）、及び第３アンドゲート（４４）
の動作説明をする為の波形図であり、図５（１）は図４
のそれと同一のものである。第１アンドゲート（３８）
の図４（ｈ）に示す出力信号は、第２ＲＳ−ＦＦ（４
３）を図５（ｍ）の如く反転させそのＱ２出力を「Ｈ」
レベルにしている。その結果、図５（１）の信号は、第
３アンドゲート（４４）をそのまま通過し、その出力は
図５（ｎ）の如くなる。

【００２２】それ故、ロック状態であると判別する。

【００２３】一方、第２ＲＳ−ＦＦ（４３）のＱ２出力
が第４アンドゲート（４５）に印加されることに伴い、
クロック信号が第４アンドゲート（４５）を通過し、そ
の出力は図５（ｏ）の如くなり、更にインバータ（５
０）で反転され図５（ｐ）の如くなる。図５（ｐ）の信
号は、第６乃至第８Ｄ−ＦＦ（４６）乃至（４８）で計
数されそのＱ出力は、図５（ｑ）乃至（ｓ）の如くなる
ので、第５アンドゲート（５１）の出力は図５（ｔ）の
如くなる。図５（ｔ）の信号は、第９Ｄ−ＦＦ（４９）
で正規化され図５（ｕ）の如くなり、第２ＲＳ−ＦＦ
（４３）を反転させる。その為、第３アンドゲート（４
４）が閉じるとともに計数回路（３０）がリセットされ
る。又、タイミング設定回路（３２）自体もリセットさ
れる。その結果、回路全体が初期化され、再び判別可能
状態となる。

【００２４】次にノイズによる誤ったロック状態につい
て説明する。この場合には、図４（ｈ）に示す第１アン
ドゲート（３８）の出力が１回だけの発生となるので、
計数は１回しか行なわれない。 一方、時刻ｔ１で示さ
れる図４（ｈ）の信号の発生に伴い、タイミング発生回
路（３２）は前述の場合と同様に動作するので、一定時
間後には、第３アンドゲート（４４）を遮断するととも
に計数回路（３０）をリセットする。その結果、初期状
態に戻ることになり、ノイズによる誤った計数をクリヤ
することが出来る。

【００２５】

【発明の効果】以上述べた如く、本発明に依れば、アッ
プダウンカウンタの計数値がロック状態であることを検
出出来るロック検出回路を提供することが出来る。又、
本発明に依れば、状態変移が一定時間内に複数回続くこ
とにより検出しているのでノイズに対して誤動作するこ
となく動作が安定である。そして、デジタル処理によっ
て検出を行なっているので、構成簡単にして正確に動作
することが出来る。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路図である。

【図２】従来のロック検出回路を備えたバランス調整回
路を示す回路図である。

【図３】図１の具体回路例を示す回路図である。

【図４】図１の動作説明をするための波形図である。

【図５】図１の動作説明をするための波形図である。

【符号の説明】

（２７） 方向データ発生回路 （２９） 状態変化検出回路 （３０） 計数回路 （３１） ＲＳ−ＦＦ（ＲＳ型フリップフロップ回路） （３２） タイミング設定回路 （３３） ゲート回路

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 少なくとも２つのチャンネル間のバラン
   スを調整する為であって、それぞれのチャンネルの信号
   レベル比に応じて第１タイミング信号を発生するタイミ
   ング発生回路と、前記レベル比の大小に応じて方向信号
   を発生する方向信号発生回路と、前記第１タイミング信
   号により動作する発振回路と、前記発振回路の出力信号
   をクロックとし、前記方向信号に応じてアップ方向又は
   ダウン方向のカウントを行うアップダウンカウンタと、
   前記計数回路の計数値をデコードするデコーダと、前記
   チャンネルのそれぞれに配置され、前記デコーダの出力
   に応じて信号を減衰する減衰回路とを有するバランス調
   整回路において、 前記アップダウンカウンタの計数方向に応じた方向デー
   タを発生する方向データ発生回路と、 該方向データ発生回路からの方向データの状態変化を検
   出する検出回路と、 該検出回路の検出出力を計数し、所定数を計数すると計
   数完了信号を発生する計数回路と、 前記検出回路の検出出力に応じてセットされ、第２タイ
   ミング信号に応じてリセットされるフリップフロップ
   と、 該フリップフロップのセット状態に応じて一定時間の計
   数を開始し、一定時間の計数後前記第２タイミング信号
   を発生するタイミング設定回路と、 前記フリップフロップのセット状態に応じて前記計数完
   了信号を通過させるゲート回路と、 から成り、前記アップダウンカウンタのロック状態を検
   出することを特徴とするロック検出回路。
2. 【請求項２】 前記タイミング設定回路からの第２タイ
   ミング信号は、前記計数回路にリセット信号として印加
   されることを特徴とする請求項１記載のロック検出回
   路。