JPH08316797A - クロック切替装置 - Google Patents
クロック切替装置Info
- Publication number
- JPH08316797A JPH08316797A JP11722495A JP11722495A JPH08316797A JP H08316797 A JPH08316797 A JP H08316797A JP 11722495 A JP11722495 A JP 11722495A JP 11722495 A JP11722495 A JP 11722495A JP H08316797 A JPH08316797 A JP H08316797A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- clock
- clock signal
- signal
- clock signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 クロック信号の片側が断状態になってもクロ
ック信号の切替動作が正常に行われるようにしたクロッ
ク切替装置を得ること。 【構成】 第１および第２のクロック信号３１、３２は
切替回路３３に入力されてその一方が選択されクロック
信号４１として出力されると共に、ＥＸ−ＮＯＲ回路３
７に入力されて論理がとられる。クロック信号３１、３
２の切替要求信号３９はフリップフロップ回路３５の入
力端子Ｄに入力され、ＥＸ−ＮＯＲ回路３７の出力をク
ロック入力とした切替制御信号３４によって切替回路３
３の切り替えが行われる。したがって、クロック信号３
１、３２の一方が断となってＬレベルに変化しても他方
がＬレベルとなった時点に切り替えが可能になる。
ック信号の切替動作が正常に行われるようにしたクロッ
ク切替装置を得ること。 【構成】 第１および第２のクロック信号３１、３２は
切替回路３３に入力されてその一方が選択されクロック
信号４１として出力されると共に、ＥＸ−ＮＯＲ回路３
７に入力されて論理がとられる。クロック信号３１、３
２の切替要求信号３９はフリップフロップ回路３５の入
力端子Ｄに入力され、ＥＸ−ＮＯＲ回路３７の出力をク
ロック入力とした切替制御信号３４によって切替回路３
３の切り替えが行われる。したがって、クロック信号３
１、３２の一方が断となってＬレベルに変化しても他方
がＬレベルとなった時点に切り替えが可能になる。
Description
【０００１】
【産業上の利用分野】本発明は２種類のクロック信号の
切り替えを行うクロック切替装置に関する。
切り替えを行うクロック切替装置に関する。
【０００２】
【従来の技術】２系統のクロック信号を用意し、所定の
場合に一方から他方に切り替えるようにしたクロック切
替装置は、従来からクロック信号に関してその信頼性が
重視される各種の回路装置に使用されている。
場合に一方から他方に切り替えるようにしたクロック切
替装置は、従来からクロック信号に関してその信頼性が
重視される各種の回路装置に使用されている。
【０００３】図５は従来のクロック切替装置の一例を表
わしたものである。クロック信号の切り替えを行う切替
回路１１は、第１および第２のクロック信号１２、１３
をそれぞれの入力端子Ａ、Ｂに入力し、制御端子Ｓに切
替要求信号１４が入力された状態でいずれか一方を選択
し、出力端子Ｙからクロック信号１５として出力するよ
うになっている。
わしたものである。クロック信号の切り替えを行う切替
回路１１は、第１および第２のクロック信号１２、１３
をそれぞれの入力端子Ａ、Ｂに入力し、制御端子Ｓに切
替要求信号１４が入力された状態でいずれか一方を選択
し、出力端子Ｙからクロック信号１５として出力するよ
うになっている。
【０００４】図６は、このクロック切替装置の動作を表
わしたものである。同図（ａ）は入力される第１のクロ
ック信号１２を表わし、同図（ｂ）は第２のクロック信
号１３を表わしている。今、時刻ｔ1 以前は第１のクロ
ック信号１２が選択されており、同図（ｃ）に示すよう
にこの時刻ｔ1 に切替要求信号１４が発生したとする。
この場合には、同図（ｄ）に示すように時刻ｔ1 までＨ
（ハイ）レベルであった信号がその後、第２のクロック
信号１３の立ち上がりまでＬ（ロー）レベルに変化す
る。そこでクロック信号１５の立ち上がりから時刻ｔ1
までの時間が短いと、幅の狭いクロックパルス１７が発
生してしまう。
わしたものである。同図（ａ）は入力される第１のクロ
ック信号１２を表わし、同図（ｂ）は第２のクロック信
号１３を表わしている。今、時刻ｔ1 以前は第１のクロ
ック信号１２が選択されており、同図（ｃ）に示すよう
にこの時刻ｔ1 に切替要求信号１４が発生したとする。
この場合には、同図（ｄ）に示すように時刻ｔ1 までＨ
（ハイ）レベルであった信号がその後、第２のクロック
信号１３の立ち上がりまでＬ（ロー）レベルに変化す
る。そこでクロック信号１５の立ち上がりから時刻ｔ1
までの時間が短いと、幅の狭いクロックパルス１７が発
生してしまう。
【０００５】このように図５に示した回路では、同じ周
波数のクロック信号であったとしても両者の位相が微妙
に異なると、極めて短い時間幅のパルスが発生したり、
パルスが分割される結果としてパルスの個数に変動が生
じるという不都合が発生する。そこで、例えば同図
（ｅ）に示すクロック信号１５′のように第１および第
２のクロック信号１２、１３が共にＨレベルとなってい
る状態でこれらの切り替えを行うようにした回路が提案
されている（特開平４−３２４７３０号公報）。
波数のクロック信号であったとしても両者の位相が微妙
に異なると、極めて短い時間幅のパルスが発生したり、
パルスが分割される結果としてパルスの個数に変動が生
じるという不都合が発生する。そこで、例えば同図
（ｅ）に示すクロック信号１５′のように第１および第
２のクロック信号１２、１３が共にＨレベルとなってい
る状態でこれらの切り替えを行うようにした回路が提案
されている（特開平４−３２４７３０号公報）。
【０００６】図７は、この提案のクロック切替装置を示
したものである。図５と同一部分には同一の符号を付し
ており、これらの説明を適宜省略する。この回路では、
切替回路１１に入力される第１のクロック信号１２およ
び第２のクロック信号１３が２入力アンド回路２１にも
入力されるようになっている。このアンド回路２１の出
力信号２２はフリップフロップ回路２３のクロック入力
端子Ｃに入力される。また、このフリップフロップ回路
２３のデータ入力端子Ｄには、切替要求信号１４が入力
されるようになっている。フリップフロップ回路２３の
出力端子Ｑから出力される切替制御信号２５は、切替回
路１１の制御端子Ｓに入力される。切替回路１１からは
第１または第２のクロック信号１２、１３のいずれかを
選択した結果としてのクロック信号２６が出力されるこ
とになる。
したものである。図５と同一部分には同一の符号を付し
ており、これらの説明を適宜省略する。この回路では、
切替回路１１に入力される第１のクロック信号１２およ
び第２のクロック信号１３が２入力アンド回路２１にも
入力されるようになっている。このアンド回路２１の出
力信号２２はフリップフロップ回路２３のクロック入力
端子Ｃに入力される。また、このフリップフロップ回路
２３のデータ入力端子Ｄには、切替要求信号１４が入力
されるようになっている。フリップフロップ回路２３の
出力端子Ｑから出力される切替制御信号２５は、切替回
路１１の制御端子Ｓに入力される。切替回路１１からは
第１または第２のクロック信号１２、１３のいずれかを
選択した結果としてのクロック信号２６が出力されるこ
とになる。
【０００７】この提案のクロック切替装置で、先の図６
に示したような両クロック信号１２、１３の位相関係で
時刻ｔ1 に切替要求信号１４がＨレベルに変化したとす
る。図７に示した回路の場合には、２つのクロック信号
１２、１３が共にＨレベルとなった時点でクロック信号
１５′が立ち上がる。すなわち、図６（ｅ）に示すよう
な波形のクロック信号２６が出力されることになる。
に示したような両クロック信号１２、１３の位相関係で
時刻ｔ1 に切替要求信号１４がＨレベルに変化したとす
る。図７に示した回路の場合には、２つのクロック信号
１２、１３が共にＨレベルとなった時点でクロック信号
１５′が立ち上がる。すなわち、図６（ｅ）に示すよう
な波形のクロック信号２６が出力されることになる。
【０００８】
【発明が解決しようとする課題】ところが、従来提案さ
れた図７に示した回路では、一方のクロック信号が断に
なった状態で切替要求信号が発生すると、不都合が発生
するという問題があった。
れた図７に示した回路では、一方のクロック信号が断に
なった状態で切替要求信号が発生すると、不都合が発生
するという問題があった。
【０００９】図８はこの問題を説明するためのものであ
る。今、第１のクロック信号１２がこの図８（ａ）に示
すように断となり、Ｌレベルに固定されるものとする。
同図（ｂ）は、第２のクロック信号１３の出力される状
態を表わしたものである。例えば第１のクロック信号１
２が断となったため、所定の時刻ｔ2 に切替要求信号１
４がＨレベルに変化したとする。本来なら、この切替要
求に基づいて切替回路１１がクロック信号１２からもう
一方のクロック信号１３への切替動作を行うことにな
る。
る。今、第１のクロック信号１２がこの図８（ａ）に示
すように断となり、Ｌレベルに固定されるものとする。
同図（ｂ）は、第２のクロック信号１３の出力される状
態を表わしたものである。例えば第１のクロック信号１
２が断となったため、所定の時刻ｔ2 に切替要求信号１
４がＨレベルに変化したとする。本来なら、この切替要
求に基づいて切替回路１１がクロック信号１２からもう
一方のクロック信号１３への切替動作を行うことにな
る。
【００１０】ところが、第１のクロック信号１２は断と
なって以後、常にＬレベルに保持される。したがって、
アンド回路２１の出力信号２２は同様にＬレベルに固定
されてしまう。すなわち、この状況の基では第１のクロ
ック信号１２から第２のクロック信号１３への切り替え
が不可能となってしまう。
なって以後、常にＬレベルに保持される。したがって、
アンド回路２１の出力信号２２は同様にＬレベルに固定
されてしまう。すなわち、この状況の基では第１のクロ
ック信号１２から第２のクロック信号１３への切り替え
が不可能となってしまう。
【００１１】そこで本発明の目的は、クロック信号の片
側が断状態になってもクロック信号の切替動作が正常に
行われるようにしたクロック切替装置を提供することに
ある。
側が断状態になってもクロック信号の切替動作が正常に
行われるようにしたクロック切替装置を提供することに
ある。
【００１２】本発明の他の目的は、クロック信号の切替
動作に伴い不要パルスを生じないようにしたクロック切
替装置を提供することにある。
動作に伴い不要パルスを生じないようにしたクロック切
替装置を提供することにある。
【００１３】
【課題を解決するための手段】請求項１記載の発明で
は、（イ）２系統のクロック信号を入力し、所定のタイ
ミングで一方の系統のクロック信号から他方の系統のク
ロック信号にその出力を切り替えるクロック信号切替手
段と、（ロ）２系統のクロック信号が共に立ち上がった
状態あるいは共に立ち下がった状態となるそれぞれの状
態を検出する状態検出手段と、（ハ）２系統のクロック
信号の切り替えを要求する信号を入力しこの信号が入力
された後の状態検出手段の最初の状態検出時点でクロッ
ク信号切替手段の切替動作を行わせる切替制御手段とを
クロック切替装置に具備させる。
は、（イ）２系統のクロック信号を入力し、所定のタイ
ミングで一方の系統のクロック信号から他方の系統のク
ロック信号にその出力を切り替えるクロック信号切替手
段と、（ロ）２系統のクロック信号が共に立ち上がった
状態あるいは共に立ち下がった状態となるそれぞれの状
態を検出する状態検出手段と、（ハ）２系統のクロック
信号の切り替えを要求する信号を入力しこの信号が入力
された後の状態検出手段の最初の状態検出時点でクロッ
ク信号切替手段の切替動作を行わせる切替制御手段とを
クロック切替装置に具備させる。
【００１４】すなわち請求項１記載の発明では、状態検
出手段を用いて２系統のクロック信号が共に立ち上がっ
た状態と、共に立ち下がった状態の双方を検出すること
にしている。そして、２系統のクロック信号の切り替え
が要求されたら、この状態検出手段がいずれかの状態を
検出している時点でクロック信号の切り替えを行わせる
ようにしている。このようにクロック信号の立ち上がり
の状態だけでなく立ち下がりの状態の検出も行うように
したので、クロック信号の片側が断状態になってもクロ
ック信号の切替動作を正常に行うことができる。
出手段を用いて２系統のクロック信号が共に立ち上がっ
た状態と、共に立ち下がった状態の双方を検出すること
にしている。そして、２系統のクロック信号の切り替え
が要求されたら、この状態検出手段がいずれかの状態を
検出している時点でクロック信号の切り替えを行わせる
ようにしている。このようにクロック信号の立ち上がり
の状態だけでなく立ち下がりの状態の検出も行うように
したので、クロック信号の片側が断状態になってもクロ
ック信号の切替動作を正常に行うことができる。
【００１５】請求項２記載の発明では、（イ）２系統の
クロック信号を入力し、所定のタイミングで一方の系統
のクロック信号から他方の系統のクロック信号にその出
力を切り替えるクロック信号切替手段と、（ロ）２系統
のクロック信号が共に立ち上がった状態あるいは共に立
ち下がった状態となる状態でかつこれら２系統のクロッ
ク信号のうちクロック信号切替手段によって新しく切り
替えられる側のクロック信号が前記した状態の変化を生
じさせるタイミングを検出するタイミング検出手段と、
（ハ）２系統のクロック信号の切り替えを要求する信号
を入力しこの信号が入力された後のタイミング検出手段
の最初の状態変化のタイミング検出時点でクロック信号
切替手段の切替動作を行わせる切替制御手段とをクロッ
ク切替装置に具備させる。
クロック信号を入力し、所定のタイミングで一方の系統
のクロック信号から他方の系統のクロック信号にその出
力を切り替えるクロック信号切替手段と、（ロ）２系統
のクロック信号が共に立ち上がった状態あるいは共に立
ち下がった状態となる状態でかつこれら２系統のクロッ
ク信号のうちクロック信号切替手段によって新しく切り
替えられる側のクロック信号が前記した状態の変化を生
じさせるタイミングを検出するタイミング検出手段と、
（ハ）２系統のクロック信号の切り替えを要求する信号
を入力しこの信号が入力された後のタイミング検出手段
の最初の状態変化のタイミング検出時点でクロック信号
切替手段の切替動作を行わせる切替制御手段とをクロッ
ク切替装置に具備させる。
【００１６】すなわち請求項２記載の発明では、２系統
のクロック信号が共に立ち上がった状態か共に立ち下が
った状態で、かつ新しく切り替えられる側のクロック信
号が立ち上がるか立ち下がるタイミングをタイミング検
出手段によって検出するようにしている。そして、２系
統のクロック信号の切り替えが要求されたら、このタイ
ミングでクロック信号の切り替えを行う。したがって、
クロック信号の片側が断状態になってもクロック信号の
切替動作を正常に行うことができるばかりでなく、切り
替えられた新たなクロック信号は少なくとも半周期の
間、いままでのクロック信号と同一の信号状態を保持す
ることになる。これにより、パルス幅の短いクロックが
一時的に発生するといった不都合を解消することができ
る。
のクロック信号が共に立ち上がった状態か共に立ち下が
った状態で、かつ新しく切り替えられる側のクロック信
号が立ち上がるか立ち下がるタイミングをタイミング検
出手段によって検出するようにしている。そして、２系
統のクロック信号の切り替えが要求されたら、このタイ
ミングでクロック信号の切り替えを行う。したがって、
クロック信号の片側が断状態になってもクロック信号の
切替動作を正常に行うことができるばかりでなく、切り
替えられた新たなクロック信号は少なくとも半周期の
間、いままでのクロック信号と同一の信号状態を保持す
ることになる。これにより、パルス幅の短いクロックが
一時的に発生するといった不都合を解消することができ
る。
【００１７】請求項３記載の発明では、（イ）共にハイ
レベルとローレベルの２つの状態を交互にとる２系統の
クロック信号を入力し、所定のタイミングで一方の系統
のクロック信号から他方の系統のクロック信号にその出
力を切り替えるクロック信号切替手段と、（ロ）２系統
のクロック信号が共にハイレベルあるいは共にローレベ
ルとなる状態を一方の論理レベルとしこれ以外を他方の
論理レベルとするリタイミング用クロック信号を発生さ
せるリタイミング用クロック信号発生手段と、（ハ）２
系統のクロック信号の切り替えを要求する信号が入力さ
れた状態でリタイミング用クロック信号が一方の論理レ
ベルとなるタイミングでクロック信号切替手段にクロッ
ク信号の切替動作を行わせる切替制御手段とをクロック
切替装置に具備させる。
レベルとローレベルの２つの状態を交互にとる２系統の
クロック信号を入力し、所定のタイミングで一方の系統
のクロック信号から他方の系統のクロック信号にその出
力を切り替えるクロック信号切替手段と、（ロ）２系統
のクロック信号が共にハイレベルあるいは共にローレベ
ルとなる状態を一方の論理レベルとしこれ以外を他方の
論理レベルとするリタイミング用クロック信号を発生さ
せるリタイミング用クロック信号発生手段と、（ハ）２
系統のクロック信号の切り替えを要求する信号が入力さ
れた状態でリタイミング用クロック信号が一方の論理レ
ベルとなるタイミングでクロック信号切替手段にクロッ
ク信号の切替動作を行わせる切替制御手段とをクロック
切替装置に具備させる。
【００１８】すなわち請求項３記載の発明では、切り替
えの対象となる２系統のクロック信号を入力して、これ
らが共にハイレベルあるいは共にローレベルとなる状態
を一方の論理レベルとしこれ以外を他方の論理レベルと
するリタイミング用クロック信号をリタイミング用クロ
ック信号発生手段によって発生させる。そして、２系統
のクロック信号の切り替えを要求する信号が入力された
ら、作成されたリタイミング用クロック信号が一方の論
理レベルに切り替わるタイミングでクロック信号切替手
段にクロック信号の切替動作を行わせるようにし、請求
項２記載の発明と同様に幅の狭いクロックの発生による
パルス数の増加という問題が発生しないようにしてい
る。
えの対象となる２系統のクロック信号を入力して、これ
らが共にハイレベルあるいは共にローレベルとなる状態
を一方の論理レベルとしこれ以外を他方の論理レベルと
するリタイミング用クロック信号をリタイミング用クロ
ック信号発生手段によって発生させる。そして、２系統
のクロック信号の切り替えを要求する信号が入力された
ら、作成されたリタイミング用クロック信号が一方の論
理レベルに切り替わるタイミングでクロック信号切替手
段にクロック信号の切替動作を行わせるようにし、請求
項２記載の発明と同様に幅の狭いクロックの発生による
パルス数の増加という問題が発生しないようにしてい
る。
【００１９】請求項４記載の発明では、（イ）２系統の
クロック信号を入力し、所定のタイミングで一方の系統
のクロック信号から他方の系統のクロック信号にその出
力を切り替えるクロック信号切替手段と、（ロ）２系統
のクロック信号を入力してこれらの位相を比較する位相
比較手段と、（ハ）２系統のクロック信号の切り替えを
要求する信号を入力しこの位相比較手段の検出した位相
に応じた時間だけ遅延させてクロック信号切替手段の切
替動作を行わせる切替制御手段とをクロック切替装置に
具備させる。
クロック信号を入力し、所定のタイミングで一方の系統
のクロック信号から他方の系統のクロック信号にその出
力を切り替えるクロック信号切替手段と、（ロ）２系統
のクロック信号を入力してこれらの位相を比較する位相
比較手段と、（ハ）２系統のクロック信号の切り替えを
要求する信号を入力しこの位相比較手段の検出した位相
に応じた時間だけ遅延させてクロック信号切替手段の切
替動作を行わせる切替制御手段とをクロック切替装置に
具備させる。
【００２０】すなわち請求項４記載の発明では、２系統
のクロック信号を入力してこれらの位相を比較する位相
比較手段を用意しており、２系統のクロック信号の切り
替えを要求する信号が発生したら、位相比較手段によっ
て検出された位相差に相当する時間だけ後にクロック信
号の切り替えを行うようにしている。このクロック切替
装置でも、一方のクロック信号の入力が断になっただけ
では位相差の検出が可能なので、この状態でのクロック
信号の切り替えが可能である。また、位相差に相当する
時間だけ遅らせてクロック信号の切り替えを行うので、
パルス幅の短いクロック信号が発生することを防止する
ことができる。
のクロック信号を入力してこれらの位相を比較する位相
比較手段を用意しており、２系統のクロック信号の切り
替えを要求する信号が発生したら、位相比較手段によっ
て検出された位相差に相当する時間だけ後にクロック信
号の切り替えを行うようにしている。このクロック切替
装置でも、一方のクロック信号の入力が断になっただけ
では位相差の検出が可能なので、この状態でのクロック
信号の切り替えが可能である。また、位相差に相当する
時間だけ遅らせてクロック信号の切り替えを行うので、
パルス幅の短いクロック信号が発生することを防止する
ことができる。
【００２１】請求項５記載の発明では、切り替えの対象
となる２系統のクロック信号はほぼ同一の周波数のクロ
ック信号であることを特徴としている。もちろん、これ
らの周期がある程度異なっていても、両者の整合をとっ
てクロック信号の切り替えを行うことは可能である。
となる２系統のクロック信号はほぼ同一の周波数のクロ
ック信号であることを特徴としている。もちろん、これ
らの周期がある程度異なっていても、両者の整合をとっ
てクロック信号の切り替えを行うことは可能である。
【００２２】
【実施例】以下実施例につき本発明を詳細に説明する。
【００２３】図１は本発明の一実施例におけるクロック
切替装置の回路構成を表わしたものである。この回路
は、ほぼ同一周期の第１および第２のクロック信号３
１、３２を切替回路３３の２つの入力端子Ａ、Ｂに入力
するようになっている。切替回路３３の切り替えを行う
ための切替制御信号３４は、フリップフロップ回路３５
の出力端子Ｑから出力され、切替回路３３の制御端子Ｓ
に入力されるようになっている。フリップフロップ回路
３５のクロック入力端子Ｃには、ＥＸ−ＮＯＲ（排他ノ
ア）回路３７の出力端子が接続されている。このＥＸ−
ＮＯＲ回路３７の２つの入力端子には、２系統のクロッ
ク信号３１、３２が１つずつ入力されるようになってい
る。この結果、両クロック信号３１、３２の排他ＮＯＲ
をとって得られたリタイミング信号３８がクロック入力
端子Ｃに供給される。また、フリップフロップ回路３５
のデータ入力端子Ｄには切替要求信号３９が入力される
ようになっている。
切替装置の回路構成を表わしたものである。この回路
は、ほぼ同一周期の第１および第２のクロック信号３
１、３２を切替回路３３の２つの入力端子Ａ、Ｂに入力
するようになっている。切替回路３３の切り替えを行う
ための切替制御信号３４は、フリップフロップ回路３５
の出力端子Ｑから出力され、切替回路３３の制御端子Ｓ
に入力されるようになっている。フリップフロップ回路
３５のクロック入力端子Ｃには、ＥＸ−ＮＯＲ（排他ノ
ア）回路３７の出力端子が接続されている。このＥＸ−
ＮＯＲ回路３７の２つの入力端子には、２系統のクロッ
ク信号３１、３２が１つずつ入力されるようになってい
る。この結果、両クロック信号３１、３２の排他ＮＯＲ
をとって得られたリタイミング信号３８がクロック入力
端子Ｃに供給される。また、フリップフロップ回路３５
のデータ入力端子Ｄには切替要求信号３９が入力される
ようになっている。
【００２４】図２は、本実施例のクロック切替装置で第
１および第２のクロック信号に位相差が存在する場合の
クロック信号の切替動作を表わしたものである。同図
（ａ）が第１のクロック信号３１を表わしており、同図
（ｂ）が第２のクロック信号３２を表わしている。同図
（ｃ）に示すように所定の時刻ｔ1 に切替要求信号３９
が発生するものとする。
１および第２のクロック信号に位相差が存在する場合の
クロック信号の切替動作を表わしたものである。同図
（ａ）が第１のクロック信号３１を表わしており、同図
（ｂ）が第２のクロック信号３２を表わしている。同図
（ｃ）に示すように所定の時刻ｔ1 に切替要求信号３９
が発生するものとする。
【００２５】同図（ｃ）は、図１に示したＥＸ−ＮＯＲ
回路３７から出力されるリタイミング信号３８を示した
ものである。両クロック信号３１、３２が共にＨレベル
あるいはＬレベルのときにリタイミング信号３８がＨレ
ベルとなり、これ以外のときにはＬレベルとなる。この
リタイミング信号３８がフリップフロップ回路３５のデ
ータ入力端子Ｄにクロック信号として入力されることに
なる。したがって、同図（ｃ）に示した切替要求信号３
９は、同図（ｅ）に示すようにその立ち上がり部分がリ
タイミング信号３８の立ち上がりと一致するようにリタ
イミングされて切替制御信号３４として切替回路３３の
制御端子Ｓに入力される。
回路３７から出力されるリタイミング信号３８を示した
ものである。両クロック信号３１、３２が共にＨレベル
あるいはＬレベルのときにリタイミング信号３８がＨレ
ベルとなり、これ以外のときにはＬレベルとなる。この
リタイミング信号３８がフリップフロップ回路３５のデ
ータ入力端子Ｄにクロック信号として入力されることに
なる。したがって、同図（ｃ）に示した切替要求信号３
９は、同図（ｅ）に示すようにその立ち上がり部分がリ
タイミング信号３８の立ち上がりと一致するようにリタ
イミングされて切替制御信号３４として切替回路３３の
制御端子Ｓに入力される。
【００２６】同図（ｆ）は、このクロック切替装置の切
替回路３３から選択されて出力されるクロック信号４１
の様子を表わしたものである。時刻ｔ1 に切替要求信号
３９が発生する前には、第１のクロック信号３１がクロ
ック信号４１として選択される。この例では、時刻ｔ1
の時点で第１のクロック信号３１がＨレベルの状態とな
っており、第２のクロック信号３２がＬレベルの状態と
なっている。このため、両クロック信号３１、３２の切
り替えのタイミングはこれらが共にＨレベルとなる時刻
ｔ2 まで延期される。そして、この時刻ｔ2 にＨレベル
となった第２のクロック信号３２がクロック信号４１と
して選択される結果として、このクロック信号４１はこ
の切替時点でＨレベルを保持することになる。すなわ
ち、図６で説明したような時間幅の短いクロックパルス
が発生することはない。
替回路３３から選択されて出力されるクロック信号４１
の様子を表わしたものである。時刻ｔ1 に切替要求信号
３９が発生する前には、第１のクロック信号３１がクロ
ック信号４１として選択される。この例では、時刻ｔ1
の時点で第１のクロック信号３１がＨレベルの状態とな
っており、第２のクロック信号３２がＬレベルの状態と
なっている。このため、両クロック信号３１、３２の切
り替えのタイミングはこれらが共にＨレベルとなる時刻
ｔ2 まで延期される。そして、この時刻ｔ2 にＨレベル
となった第２のクロック信号３２がクロック信号４１と
して選択される結果として、このクロック信号４１はこ
の切替時点でＨレベルを保持することになる。すなわ
ち、図６で説明したような時間幅の短いクロックパルス
が発生することはない。
【００２７】図３は、本実施例のクロック切替装置で使
用中のクロック信号が断となり、Ｌレベルに固定された
場合の切替動作を説明するためのものである。同図
（ａ）が第１のクロック信号３１を表わしている。第１
のクロック信号３１は断となってＬレベルに固定された
状態にある。同図（ｂ）が第２のクロック信号３２を表
わしている。同図（ｃ）に示すように所定の時刻ｔ3 に
切替要求信号３９が発生するものとする。
用中のクロック信号が断となり、Ｌレベルに固定された
場合の切替動作を説明するためのものである。同図
（ａ）が第１のクロック信号３１を表わしている。第１
のクロック信号３１は断となってＬレベルに固定された
状態にある。同図（ｂ）が第２のクロック信号３２を表
わしている。同図（ｃ）に示すように所定の時刻ｔ3 に
切替要求信号３９が発生するものとする。
【００２８】同図（ｃ）に示すリタイミング信号３８
は、第１のクロック信号３１がＬレベルとなっているた
め、第２のクロック信号３２の論理を反転させたものと
なる。時刻ｔ3 に切替要求信号３９が立ち上がってから
リタイミング信号３８が最初に立ち上がる時点を時刻ｔ
4 とする。この時刻ｔ4 に同図（ｅ）に示すようにリタ
イミングされた切替制御信号３４が切替回路３３の制御
端子Ｓに入力される。したがって、この時刻ｔ4 以降に
同図（ｆ）に示す第２のクロック信号３２が選択され
る。ただし、この時刻ｔ4 は同図（ｂ）に示す第２のク
ロック信号３２の立ち下がりの時点である。したがっ
て、これから半周期ずれた時点で第２のクロック信号３
２が立ち上がることになり、切り替えの時点で幅の狭い
クロック信号４１が出力されるおそれはない。
は、第１のクロック信号３１がＬレベルとなっているた
め、第２のクロック信号３２の論理を反転させたものと
なる。時刻ｔ3 に切替要求信号３９が立ち上がってから
リタイミング信号３８が最初に立ち上がる時点を時刻ｔ
4 とする。この時刻ｔ4 に同図（ｅ）に示すようにリタ
イミングされた切替制御信号３４が切替回路３３の制御
端子Ｓに入力される。したがって、この時刻ｔ4 以降に
同図（ｆ）に示す第２のクロック信号３２が選択され
る。ただし、この時刻ｔ4 は同図（ｂ）に示す第２のク
ロック信号３２の立ち下がりの時点である。したがっ
て、これから半周期ずれた時点で第２のクロック信号３
２が立ち上がることになり、切り替えの時点で幅の狭い
クロック信号４１が出力されるおそれはない。
【００２９】図４は、本発明の他の実施例を示したもの
である。この実施例ではエラスティックメモリ５１に所
定の書込データ５２を供給し、書込クロック信号５３の
計数を行う書込カウンタ５４のカウント値を書込アドレ
ス５５として、この書込データ５２の書き込みを行うよ
うになっている。エラスティックメモリ５１に書き込ま
れたデータは、読出カウンタ５７から出力される読出ア
ドレス５８によってその読み出される位置が指定され、
読出データ５９として読み出される。本実施例では、こ
の読出カウンタ５７に読み出しのために供給するクロッ
ク信号６１に本発明のクロック切替装置を使用してい
る。
である。この実施例ではエラスティックメモリ５１に所
定の書込データ５２を供給し、書込クロック信号５３の
計数を行う書込カウンタ５４のカウント値を書込アドレ
ス５５として、この書込データ５２の書き込みを行うよ
うになっている。エラスティックメモリ５１に書き込ま
れたデータは、読出カウンタ５７から出力される読出ア
ドレス５８によってその読み出される位置が指定され、
読出データ５９として読み出される。本実施例では、こ
の読出カウンタ５７に読み出しのために供給するクロッ
ク信号６１に本発明のクロック切替装置を使用してい
る。
【００３０】この実施例のクロック切替装置は、第１お
よび第２のクロック信号６２、６３を入力して、このう
ちの一方を選択してクロック信号６１として出力するセ
レクタ６４と、クロック信号６２、６３の切り替えを行
うための切替信号６５の供給を受けて、その調整後の切
替信号６６をセレクタ６４に送出するためのタイミング
制御回路６７と、２系統のクロック信号６２、６３の位
相を比較する位相比較回路６８とを備えている。位相比
較回路６８の出力する比較結果信号６９はタイミング制
御回路６７に供給され、切替信号６５の出力タイミング
がこの位相に応じて調整されて切替信号６６が出力され
ることになる。ここで位相比較回路６８は図１のＥＸ−
ＮＯＲ回路３７に相当し、タイミング制御回路６７は図
１のフリップフロップ回路３５に相当する。
よび第２のクロック信号６２、６３を入力して、このう
ちの一方を選択してクロック信号６１として出力するセ
レクタ６４と、クロック信号６２、６３の切り替えを行
うための切替信号６５の供給を受けて、その調整後の切
替信号６６をセレクタ６４に送出するためのタイミング
制御回路６７と、２系統のクロック信号６２、６３の位
相を比較する位相比較回路６８とを備えている。位相比
較回路６８の出力する比較結果信号６９はタイミング制
御回路６７に供給され、切替信号６５の出力タイミング
がこの位相に応じて調整されて切替信号６６が出力され
ることになる。ここで位相比較回路６８は図１のＥＸ−
ＮＯＲ回路３７に相当し、タイミング制御回路６７は図
１のフリップフロップ回路３５に相当する。
【００３１】本実施例のようなデータ処理システムで
は、エラスティックメモリ５１の読み出しが行われると
きにセレクタ６４が切り替わって、これにより余計なク
ロック信号が発生してしまうと、データの読み出しのタ
イミングが狂ってエラー発生の原因となる。これはシス
テムとして重大な欠点となる。そこで、位相比較回路６
８で位相の比較を行い、タイミング制御回路６７で切替
信号６５の出力タイミングを調整した後の切替信号６６
を使用することにして、不正なタイミングで読み出しが
行われるのを防止し、エラーの発生を防いでいる。
は、エラスティックメモリ５１の読み出しが行われると
きにセレクタ６４が切り替わって、これにより余計なク
ロック信号が発生してしまうと、データの読み出しのタ
イミングが狂ってエラー発生の原因となる。これはシス
テムとして重大な欠点となる。そこで、位相比較回路６
８で位相の比較を行い、タイミング制御回路６７で切替
信号６５の出力タイミングを調整した後の切替信号６６
を使用することにして、不正なタイミングで読み出しが
行われるのを防止し、エラーの発生を防いでいる。
【００３２】なお、以上説明した実施例では第１および
第２のクロック信号の周波数を同一のものとして説明し
たが、これらが多少相違している場合でも本発明を同様
に適用することができることは当然である。
第２のクロック信号の周波数を同一のものとして説明し
たが、これらが多少相違している場合でも本発明を同様
に適用することができることは当然である。
【００３３】
【発明の効果】以上説明したように請求項１記載の発明
によれば、状態検出手段を用いて２系統のクロック信号
が共に立ち上がった状態と、共に立ち下がった状態の双
方を検出することにし、２系統のクロック信号の切り替
えが要求されたら、状態検出手段がいずれかの状態を検
出している時点でクロック信号の切り替えを行わせるよ
うにしている。このようにクロック信号の立ち上がりの
状態だけでなく立ち下がりの状態の検出も行うようにし
たので、クロック信号の片側が断状態になってもクロッ
ク信号の切替動作を正常に行うことができる。
によれば、状態検出手段を用いて２系統のクロック信号
が共に立ち上がった状態と、共に立ち下がった状態の双
方を検出することにし、２系統のクロック信号の切り替
えが要求されたら、状態検出手段がいずれかの状態を検
出している時点でクロック信号の切り替えを行わせるよ
うにしている。このようにクロック信号の立ち上がりの
状態だけでなく立ち下がりの状態の検出も行うようにし
たので、クロック信号の片側が断状態になってもクロッ
ク信号の切替動作を正常に行うことができる。
【００３４】また請求項２記載の発明によれば、２系統
のクロック信号が共に立ち上がった状態か共に立ち下が
った状態で、かつ新しく切り替えられる側のクロック信
号が立ち上がるか立ち下がるタイミングをタイミング検
出手段によって検出するようにしており、２系統のクロ
ック信号の切り替えが要求されたら、このタイミングで
クロック信号の切り替えを行うようにしている。したが
って、クロック信号の片側が断状態になってもクロック
信号の切替動作を正常に行うことができるばかりでな
く、切り替えられた新たなクロック信号は少なくとも半
周期の間、いままでのクロック信号と同一の信号状態を
保持することになる。これにより、パルス幅の短いクロ
ックが一時的に発生するといった不都合を解消すること
ができる。
のクロック信号が共に立ち上がった状態か共に立ち下が
った状態で、かつ新しく切り替えられる側のクロック信
号が立ち上がるか立ち下がるタイミングをタイミング検
出手段によって検出するようにしており、２系統のクロ
ック信号の切り替えが要求されたら、このタイミングで
クロック信号の切り替えを行うようにしている。したが
って、クロック信号の片側が断状態になってもクロック
信号の切替動作を正常に行うことができるばかりでな
く、切り替えられた新たなクロック信号は少なくとも半
周期の間、いままでのクロック信号と同一の信号状態を
保持することになる。これにより、パルス幅の短いクロ
ックが一時的に発生するといった不都合を解消すること
ができる。
【００３５】更に請求項３記載の発明によれば、切り替
えの対象となる２系統のクロック信号を入力して、これ
らが共にハイレベルあるいは共にローレベルとなる状態
を一方の論理レベルとしこれ以外を他方の論理レベルと
するリタイミング用クロック信号をリタイミング用クロ
ック信号発生手段によって発生させるようにしている。
そして、２系統のクロック信号の切り替えを要求する信
号が入力されたら、作成されたリタイミング用クロック
信号が一方の論理レベルに切り替わるタイミングでクロ
ック信号切替手段にクロック信号の切替動作を行わせる
ようにすることで、切替時に幅の狭いクロックが発生す
ることを防止している。
えの対象となる２系統のクロック信号を入力して、これ
らが共にハイレベルあるいは共にローレベルとなる状態
を一方の論理レベルとしこれ以外を他方の論理レベルと
するリタイミング用クロック信号をリタイミング用クロ
ック信号発生手段によって発生させるようにしている。
そして、２系統のクロック信号の切り替えを要求する信
号が入力されたら、作成されたリタイミング用クロック
信号が一方の論理レベルに切り替わるタイミングでクロ
ック信号切替手段にクロック信号の切替動作を行わせる
ようにすることで、切替時に幅の狭いクロックが発生す
ることを防止している。
【００３６】また、請求項４記載の発明では２系統のク
ロック信号を入力してこれらの位相を比較する位相比較
手段を用意しており、２系統のクロック信号の切り替え
を要求する信号が発生したら、位相比較手段によって検
出された位相差に相当する時間だけ後にクロック信号の
切り替えを行うようにしている。このクロック切替装置
でも、一方のクロック信号の入力が断になっただけでは
位相差の検出が可能なので、この状態でのクロック信号
の切り替えが可能である。また、位相差に相当する時間
だけ遅らせてクロック信号の切り替えを行うので、パル
ス幅の短いクロック信号が発生することを防止すること
ができる。
ロック信号を入力してこれらの位相を比較する位相比較
手段を用意しており、２系統のクロック信号の切り替え
を要求する信号が発生したら、位相比較手段によって検
出された位相差に相当する時間だけ後にクロック信号の
切り替えを行うようにしている。このクロック切替装置
でも、一方のクロック信号の入力が断になっただけでは
位相差の検出が可能なので、この状態でのクロック信号
の切り替えが可能である。また、位相差に相当する時間
だけ遅らせてクロック信号の切り替えを行うので、パル
ス幅の短いクロック信号が発生することを防止すること
ができる。
【図１】本発明の一実施例におけるクロック切替装置の
ブロック図である。
ブロック図である。
【図２】本実施例のクロック切替装置で第１および第２
のクロック信号に位相差が存在する場合のクロック信号
の切替動作を表わした各種波形図である。
のクロック信号に位相差が存在する場合のクロック信号
の切替動作を表わした各種波形図である。
【図３】本実施例のクロック切替装置で使用中のクロッ
ク信号が断となり、Ｌレベルに固定された場合の切替動
作を示した波形図である。
ク信号が断となり、Ｌレベルに固定された場合の切替動
作を示した波形図である。
【図４】本発明の他の実施例におけるクロック切替装置
のブロック図である。
のブロック図である。
【図５】従来のクロック切替装置の一例を示した回路図
である。
である。
【図６】図５に示したクロック切替装置の動作を示した
波形図である。
波形図である。
【図７】従来提案されたクロック切替装置のブロック図
である。
である。
【図８】図７に示したクロック切替装置の問題点を示し
たこの回路の各種波形図である。
たこの回路の各種波形図である。
３１、５２ 第１のクロック信号 ３２、５３ 第２のクロック信号 ３３ 切替回路 ３４ 切替制御信号 ３５ フリップフロップ回路 ３７ ＥＸ−ＮＯＲ回路 ３９ 切替要求信号 ４１ クロック信号 ６４ セレクタ ６７ タイミング制御回路 ６８ 位相比較回路
Claims (5)
- 【請求項１】 ２系統のクロック信号を入力し、所定の
タイミングで一方の系統のクロック信号から他方の系統
のクロック信号にその出力を切り替えるクロック信号切
替手段と、 前記２系統のクロック信号が共に立ち上がった状態ある
いは共に立ち下がった状態となるそれぞれの状態を検出
する状態検出手段と、 前記２系統のクロック信号の切り替えを要求する信号を
入力しこの信号が入力された後の状態検出手段の最初の
状態検出時点で前記クロック信号切替手段の切替動作を
行わせる切替制御手段とを具備することを特徴とするク
ロック切替装置。 - 【請求項２】 ２系統のクロック信号を入力し、所定の
タイミングで一方の系統のクロック信号から他方の系統
のクロック信号にその出力を切り替えるクロック信号切
替手段と、 これら２系統のクロック信号が共に立ち上がった状態あ
るいは共に立ち下がった状態となる状態でかつこれら２
系統のクロック信号のうちクロック信号切替手段によっ
て新しく切り替えられる側のクロック信号が前記した状
態の変化を生じさせるタイミングを検出するタイミング
検出手段と、 前記２系統のクロック信号の切り替えを要求する信号を
入力しこの信号が入力された後のタイミング検出手段の
最初の状態変化のタイミング検出時点でクロック信号切
替手段の切替動作を行わせる切替制御手段とを具備する
ことを特徴とするクロック切替装置。 - 【請求項３】 共にハイレベルとローレベルの２つの状
態を交互にとる２系統のクロック信号を入力し、所定の
タイミングで一方の系統のクロック信号から他方の系統
のクロック信号にその出力を切り替えるクロック信号切
替手段と、 前記２系統のクロック信号が共にハイレベルあるいは共
にローレベルとなる状態を一方の論理レベルとしこれ以
外を他方の論理レベルとするリタイミング用クロック信
号を発生させるリタイミング用クロック信号発生手段
と、 前記２系統のクロック信号の切り替えを要求する信号が
入力された状態で前記リタイミング用クロック信号が前
記一方の論理レベルとなるタイミングで前記クロック信
号切替手段にクロック信号の切替動作を行わせる切替制
御手段とを具備することを特徴とするクロック切替装
置。 - 【請求項４】 ２系統のクロック信号を入力し、所定の
タイミングで一方の系統のクロック信号から他方の系統
のクロック信号にその出力を切り替えるクロック信号切
替手段と、 前記２系統のクロック信号を入力してこれらの位相を比
較する位相比較手段と、 前記２系統のクロック信号の切り替えを要求する信号を
入力しこの位相比較手段の検出した位相に応じた時間だ
け遅延させて前記クロック信号切替手段の切替動作を行
わせる切替制御手段とを具備することを特徴とするクロ
ック切替装置。 - 【請求項５】 前記２系統のクロック信号はほぼ同一の
周波数のクロック信号であることを特徴とする請求項１
〜請求項４記載のクロック切替装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11722495A JPH08316797A (ja) | 1995-05-16 | 1995-05-16 | クロック切替装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11722495A JPH08316797A (ja) | 1995-05-16 | 1995-05-16 | クロック切替装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08316797A true JPH08316797A (ja) | 1996-11-29 |
Family
ID=14706469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11722495A Pending JPH08316797A (ja) | 1995-05-16 | 1995-05-16 | クロック切替装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08316797A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004049570A1 (ja) * | 2002-11-28 | 2004-06-10 | Fujitsu Limited | セレクタ回路及び半導体装置 |
| US6845490B2 (en) | 2002-01-11 | 2005-01-18 | Oki Electric Industry Co., Ltd. | Clock switching circuitry for jitter reduction |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02183621A (ja) * | 1989-01-10 | 1990-07-18 | Nec Corp | クロック選択回路 |
-
1995
- 1995-05-16 JP JP11722495A patent/JPH08316797A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02183621A (ja) * | 1989-01-10 | 1990-07-18 | Nec Corp | クロック選択回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6845490B2 (en) | 2002-01-11 | 2005-01-18 | Oki Electric Industry Co., Ltd. | Clock switching circuitry for jitter reduction |
| WO2004049570A1 (ja) * | 2002-11-28 | 2004-06-10 | Fujitsu Limited | セレクタ回路及び半導体装置 |
| US7256620B2 (en) | 2002-11-28 | 2007-08-14 | Fujitsu Limited | Selector circuit and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07147573A (ja) | 動的クロック切り換え回路 | |
| US8284881B2 (en) | Data interface and method of seeking synchronization | |
| US7183831B2 (en) | Clock switching circuit | |
| CN111913038A (zh) | 一种多路时钟信号频率检测装置和方法 | |
| JPH08316797A (ja) | クロック切替装置 | |
| JPH07283727A (ja) | 位相同期検出器 | |
| JPH03201840A (ja) | 無瞬断切替回路 | |
| KR100629538B1 (ko) | 제 1 디지털 신호의 에지와 제 2 디지털 신호의 에지 사이의 시간차를 검출하는 회로 | |
| JP3126610B2 (ja) | クロック作成回路におけるカウンタの制御方法 | |
| JP2000029563A (ja) | 動作タイミング制御機能を有するシステム | |
| JP2626476B2 (ja) | フレームアライナ | |
| JPH08181580A (ja) | クロック切替え回路 | |
| JPH0998161A (ja) | クロック切替え回路 | |
| JP2713222B2 (ja) | メモリ監視装置 | |
| JPH10224335A (ja) | ビット位相検出回路およびビット同期回路 | |
| JP3025702B2 (ja) | ロック検出回路 | |
| JPH1168529A (ja) | クロック切替装置およびクロック切替方法 | |
| JP2001186581A (ja) | 障害検出装置及び障害検出方法 | |
| JPH09266469A (ja) | 自動位相合わせ装置 | |
| JPS606143B2 (ja) | 入力デ−タ状変検出回路 | |
| JPH056336A (ja) | バス制御方法 | |
| JPH10143375A (ja) | 割り込み制御回路 | |
| JPH088891A (ja) | 切替制御装置 | |
| JPH11175182A (ja) | クロック切替回路 | |
| JPH11186997A (ja) | スリップ制御処理回路 |