JPH11175182A - クロック切替回路 - Google Patents

Abstract

(57)【要約】 【課題】 ０系と１系の２系統のクロックの一方を
選択して出力するクロック切替回路に関し、クロック切
替えを指示する系選択信号をリタイミングするフリップ
・フロップに供給されるクロックにハザードが生ずるの
を防止することができるクロック切替回路を提供する。 【解決手段】 ２系統のクロックの一方を選択して
出力する第一のセレクタと、２系統のクロックの内予備
系のクロックを選択する第二のセレクタと、２系統のク
ロックの一方を選択するための指示信号である系選択信
号を、該第二のセレクタで選択された予備系のクロック
の立ち下がりでリタイミングして、該リタイミングした
出力を該第一のセレクタの選択信号として供給する第一
のフリップ・フロップと、該第一のフリップ・フロップ
の出力信号を０系及び１系のクロックの論理積の立ち上
がりでリタイミングして、該リタイミングした出力を該
第二のセレクタの選択信号として供給する第二のフリッ
プ・フロップとで構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、０系と１系の２系
統のクロックの一方を選択して出力するクロック切替回
路に係り、特に、クロック切替えを指示する系選択信号
をリタイミングするフリップ・フロップに供給されるク
ロックにハザードが生ずるのを防止することができるク
ロック切替回路に関する。

【０００２】いうまでもなく，クロックは通信装置や情
報処理装置を動作させる基準信号というべきものであ
り，クロックには高い信頼度が要求される。従って，ク
ロック系統を０系（通常，現用系ともいう。）と１系
（通常，予備系ともいう。）の２系統にしておき，装置
の稼働状況に応じていずれかの系のクロックを選択して
装置に供給するということが行なわれている。

【０００３】この場合，切替えが無瞬断で行なわれるこ
とと，切替え動作が安定していることが要請される。

【０００４】

【従来の技術】図５は、従来のクロック切替回路であ
る。図５において、１は０系と１系のクロックの一方を
選択して出力する第一のセレクタ（図ではＳＥＬ１と略
記している。）、２は０系と１系のクロックの一方を選
択して２系統のクロックのいずれを選択するかの指示信
号である系選択信号をリタイミングするクロックを生成
する第二のセレクタ（図ではＳＥＬ２と略記してい
る。）、３は第一のインバータ、５は第二のインバー
タ、９は系選択信号をリタイミングするフリップ・フロ
ップ、１０は該フリップ・フロップ９の出力を遅延させ
て該第二のインバータを介して該第二のセレクタの選択
端子に供給する遅延回路（図ではＤＬと略記してい
る。）である。

【０００５】そして、該フリップ・フロップ９の出力を
該第一のセレクタの選択端子に供給して、出力するクロ
ックを決めている。図６は、図５の構成の動作を説明す
る図である。以降、図５と図６とを参照して図５の構成
の動作を説明する。

【０００６】０系と１系のクロックは図６のような位相
関係にあり，系選択信号が時刻Ｔ₁でハイからローに切
り替わるものとして説明する。尚，系選択信号がハイの
時に１系のクロックを指定しており，ローの時に０系の
クロックを指定しているものとする。

【０００７】該フリップ・フロップ９の出力信号は系選
択信号を該フリップ・フロップ９に供給されるクロック
の立ち上がりでリタイミングしたものであるから、系選
択信号がハイを継続している間は該フリップ・フロップ
９の出力信号（図６ではＦＦの出力信号と略記してい
る。）はハイになっており，従って該遅延回路１０の出
力信号（図６ではＤＬの出力信号と略記している。）も
ハイになっているから、該第二のセレクタ２の選択端子
にはローが供給されている（図６におけるＳＥＬ２の選
択信号）。

【０００８】従って、この期間には該第二のセレクタ２
は０系のクロックを選択して出力しており（図６におけ
るＳＥＬ２の出力信号）、該フリップ・フロップ９のク
ロック入力（図６ではＦＦのクロック入力と略記してい
る。）は該第二のセレクタ２の出力信号を論理反転した
ものであるから、系選択信号は該フリップ・フロップ９
のクロック入力の時刻Ｔ₂ での立ち上がり（図６では実
線の矢印にて示している。）でリタイミングされる。

【０００９】このため、該フリップ・フロップ９の出力
信号はローに転じ、該遅延回路１０の出力信号も遅延時
間Ｄだけ遅れてローに転じ、該第二のセレクタ２の選択
信号も遅延時間Ｄだけ遅れてハイに転ずる。

【００１０】従って、以降は該第二のセレクタ２は１系
のクロックを選択し、該フリップ・フロップ９のクロッ
ク端子には１系のクロックが反転された信号が供給され
続ける。即ち、系選択信号をリタイミングするのは、そ
の時に予備系になっている系のクロックの立ち下がりと
いうことになり，該第二のセレクタ２は予備系をクロッ
クを選択するセレクタであるといえる。

【００１１】そして、該フリップ・フロップ９の出力信
号によって該第一のセレクタ１によって０系と１系のク
ロックが選択されるから、クロック出力は図６の最後の
波形の如くなる。しかも、０系と１系のクロックの切替
えに際しては瞬断を生じていない。

【００１２】

【発明が解決しようとする課題】図５の構成では、該遅
延回路１０の遅延時間を０系と１系のクロックの位相差
に整合させて設定する必要があり、遅延時間が少ないと
該フリップ・フロップ９のクロック入力にハザードを生
じさせる恐れがある。

【００１３】図７は、図５の構成の問題点を説明する図
である。以降、図５と図７を参照して、図５の構成の問
題点を説明する。図７において、実線は図６と同じ遅延
時間の条件での動作波形である。従って、該フリップ・
フロップ９のクロック入力にはハザードは生じない。

【００１４】一方、該遅延回路１０の遅延時間が小さく
設定されており、該遅延回路１０の出力信号が図７の時
刻Ｔ₃ でローに転ずる時には、該第二のセレクタ２の選
択信号も時刻Ｔ₃ でハイに転ずる。該第二のセレクタ２
の選択信号がハイに転ずるタイミングＴ₃ では未だ１系
のクロックがハイであるので一旦１系のクロックのハイ
が捉えられた後にローに転ずるので、該第二のセレクタ
２の出力信号と該フリップ・フロップのクロック入力に
は時刻Ｔ₃ 近傍にハザードが生ずる。

【００１５】フリップ・フロップのクロック信号にハザ
ードが生じた場合、フリップ・フロップ素子自体にスト
レスを与えて部品寿命を縮める恐れがあり，クロック切
替回路の安定性に対する障害になる本発明は、かかる問
題点に鑑み、系選択信号をリタイミングするフリップ・
フロップのクロック入力にハザードを生じさせないクロ
ック切替回路を提供することを目的とする。更に、系選
択信号をリタイミングするフリップ・フロップのクロッ
ク入力にハザードを生じさせないクロック切替回路の構
成を用いて、片系のクロックの断を簡単に検出すること
ができるクロック切替回路をも提供することを目的とす
る。

【００１６】

【課題を解決するための手段】本発明の第一の発明は、
予備系のクロックの立ち下がりで系選択信号を第一のフ
リップ・フロップによってリタイミングした後、該リタ
イミングした出力を第二のフリップ・フロップにおいて
両系のクロックの論理積の立ち上がりでリタイミングし
て該第一のフリップ・フロップのクロックを現用系に切
り替えるものである。

【００１７】本発明の第一の発明により、両系のクロッ
クの論理積の立ち上がりで第一のフリップ・フロップの
クロックを現用系に切り替えたタイミングでは両系のク
ロックは共にハイで確定しているので、系選択信号をリ
タイミングする第一のフリップ・フロップのクロックに
はハザードは生じない。

【００１８】本発明の第二の発明は、第一のフリップ・
フロップにおいて系選択信号をリタイミングした信号
と、第二のフリップ・フロップにおいて系選択信号をリ
タイミングした信号を両系のクロックの論理積でリタイ
ミングした信号の排他的論理和をとって、片系のクロッ
ク断を検出するものである。

【００１９】本発明の第二の発明により、片系のクロッ
クが断の場合、系選択信号をリタイミングした信号と、
系選択信号をリタイミングした信号を両系のクロックの
論理積でリタイミングした信号の論理レベルは逆になる
ので、双方の排他的論理和をとることによって片系のク
ロックの断を検出することができる。

【００２０】

【発明の実施の形態】図１は、本発明の第一の実施の形
態である。図１において、１は０系と１系のクロックの
一方を選択して出力する第一のセレクタ（図１ではＳＥ
Ｌ１と略記している。）、２は０系と１系のクロックの
一方を選択して系選択信号をリタイミングするクロック
を生成する第二のセレクタ（図１ではＳＥＬ２と略記し
ている。）、３は第一のインバータ、４は０系と１系の
クロックの論理積をとる論理積回路、５は第二のインバ
ータ、６は系選択信号をリタイミングする第一のフリッ
プ・フロップ、７は該第一のフリップ・フロップ６の出
力を該論理積回路４の出力によってリタイミングする第
二のフリップ・フロップである。

【００２１】そして、該第一のフリップ・フロップ６の
出力を該第一のセレクタ１の選択端子に供給し、０系と
１系のクロックの一方を選択して出力する。図２は、図
１の構成の動作を説明する図である。以降、図１と図２
を参照して、図１の構成の動作を説明する。

【００２２】０系と１系のクロックは図２のような位相
関係にあり，系選択信号が時刻Ｔ₅でハイからローに切
り替わるものとして説明する。尚，系選択信号がハイの
時に１系のクロックを指定しており，ローの時に０系の
クロックを指定しているものとする。

【００２３】該第一のフリップ・フロップ６の出力信号
（図２ではＦＦ１の出力信号と略記している。）は系選
択信号を該第一のフリップ・フロップ６のクロックの立
ち上がりでリタイミングしたものであるから、系選択信
号がハイを継続している間は該第一のフリップ・フロッ
プ６の出力信号もハイである。

【００２４】該第二のフリップ・フロップ７の出力信号
（図２では、ＦＦ２の出力信号と略記している。）は該
第一のフリップ・フロップ６の出力信号を該第二のフリ
ップ・フロップのクロックの立ち上がりでリタイミング
したものであるから、該第一のフリップ・フロップ６の
出力信号がハイを継続している間は該第二のフリップ・
フロップ７の出力信号もハイである。

【００２５】従って、この時には該第二のセレクタ２の
選択信号（図２ではＳＥＬ２の選択信号と略記してい
る。）はローである。従って、この時には該第二のセレ
クタ２は０系のクロックを選択しており（ＳＥＬ２の出
力信号）、該第一のフリップ・フロップ１のクロック入
力（図２ではＦＦ１のクロック入力と略記している。）
は該第二のセレクタ２の出力信号を論理反転したもので
あるから、図２の時刻Ｔ₆ の立ち上がりで該第一のフリ
ップ・フロップ６は系選択信号をリタイミングする。こ
れで、該第一のフリップ・フロップ６の出力信号は該第
一のフリップ・フロップ６の応答時間だけ遅れて、時刻
Ｔ₇ にローに転ずる。

【００２６】一方、０系と１系のクロックの論理積は、
図２におけるＡＮＤの出力信号に示す如くなる。ＡＮＤ
の出力信号における時刻Ｔ₈ の立ち上がりによって該第
一のフリップ・フロップ６の出力信号をリタイミングす
る結果、該第二のフリップ・フロップ７の出力信号は該
第二のフリップ・フロップ７の応答時間だけ遅れて時刻
Ｔ₉ にローに転じ、該第二のセレクタ２の選択信号が同
じ時刻にハイに転ずる。

【００２７】時刻Ｔ₉ では、０系のクロックも１系のク
ロックもハイで確定しているので、該第一のフリップ・
フロップ６のクロック信号にはハザードが生ずることは
ない。即ち、従来のクロック切替回路の如く、遅延回路
の遅延時間の設定によってハザードが生ずるということ
がなくなる。

【００２８】尚、図２に示す如く、クロックの切替えに
は瞬断がない。図３は、本発明の第二の実施の形態であ
る。図３において、１は０系と１系のクロックの一方を
選択して出力する第一のセレクタ（図３ではＳＥＬ１と
略記している。）、２は０系と１系のクロックの一方を
選択して系選択信号をリタイミングするクロックを生成
する第二のセレクタ（図３ではＳＥＬ２と略記してい
る。）、３は第一のインバータ、４は０系と１系のクロ
ックの論理積をとる論理積回路、５は第二のインバー
タ、６は系選択信号をリタイミングする第一のフリップ
・フロップ、７は該第一のフリップ・フロップ６の出力
を該論理積回路４の出力によってリタイミングする第二
のフリップ・フロップ、８は該第一のフリップ・フロッ
プ６と該第二のフリップ・フロップ７の出力の排他的論
理和をとる排他的論理和回路である。

【００２９】そして、該第一のフリップ・フロップ６の
出力を該第一のセレクタ１の選択端子に供給し、０系と
１系のクロックの一方を選択して出力し、該排他的論理
和回路８が片系のクロック断を検出して出力する。

【００３０】図４は、図３の構成の動作を説明する図で
ある。以降、図３と図４を参照して、図３の構成の動作
を説明する。０系と１系のクロックは図２のような位相
関係にある筈のものが、図４に示すように１系のクロッ
クが断になったと仮定し、系選択信号が時刻Ｔ₅ でハイ
からローに切り替わるものとして説明する。尚，系選択
信号がハイの時に１系のクロックを指定しており，ロー
の時に０系のクロックを指定しているものとする。

【００３１】該第一のフリップ・フロップ６の出力信号
（図４ではＦＦ１の出力信号と略記している。）は系選
択信号を該第一のフリップ・フロップ６のクロックの立
ち上がりでリタイミングしたものであるから、系選択信
号がハイを継続している間は該第一のフリップ・フロッ
プ６の出力信号もハイである。

【００３２】該第二のフリップ・フロップ７の出力信号
（図４では、ＦＦ２の出力信号と略記している。）は該
第一のフリップ・フロップ６の出力信号を該第二のフリ
ップ・フロップのクロックの立ち上がりでリタイミング
したものであるから、該第一のフリップ・フロップ６の
出力信号がハイを継続している間は該第二のフリップ・
フロップ７の出力信号もハイである。

【００３３】従って、この時には該第二のセレクタ２の
選択信号（図４ではＳＥＬ２の選択信号と略記してい
る。）はローである。従って、この時には該第二のセレ
クタ２は０系のクロックを選択しており（ＳＥＬ２の出
力信号）、該第一のフリップ・フロップ１のクロック入
力（図４ではＦＦ１のクロック入力と略記している。）
は該第二のセレクタ２の出力信号を論理反転したもので
あるから、図４の時刻Ｔ₆ の立ち上がりで該第一のフリ
ップ・フロップ６は系選択信号をリタイミングする。こ
れで、該第一のフリップ・フロップ６の出力信号は時刻
Ｔ₇ にローに転ずる。

【００３４】一方、０系と１系のクロックの論理積は、
図４におけるＡＮＤの出力信号に示す如く、１系のクロ
ックが断になっているのでローを継続する。従って、該
第一のフリップ・フロップ６の出力信号はＡＮＤの出力
信号ではリタイミングされないので、該第二のフリップ
・フロップ７の出力信号はハイを継続する。

【００３５】従って、時刻Ｔ₇ で排他的論理和回路の出
力はハイに転じ（図４のＥＸＯＲの出力）、片系のクロ
ックが断していることを検出する。一方、出力クロック
は時刻Ｔ₇ 以降０系のクロックを選択して出力する。そ
して、図４に示す如く、クロックの切替えには瞬断がな
い。

【００３６】

【発明の効果】以上説明した如く、本発明の第一の発明
により、無瞬断でしかもハザードがないクロック切替回
路が実現される。

【００３７】又、本発明の第二の発明により、片系のク
ロックが断している場合に簡単な回路でこれを検出する
ことが可能になる。

【図面の簡単な説明】

【図１】 本発明の第一の実施の形態。

【図２】 図１の構成の動作を説明する図。

【図３】 本発明の第二の実施の形態。

【図４】 図３の構成の動作を説明する図。

【図５】 従来のクロック切替回路。

【図６】 図５の構成の動作を説明する図。

【図７】 図５の構成の問題点を説明する図。

【符号の説明】

１ 第一のセレクタ ２ 第二のセレクタ ３ 第一のインバータ ４ 論理積回路 ５ 第二のインバータ ６ 第一のフリップ・フロップ ７ 第二のフリップ・フロップ ８ 排他的論理和回路 ９ フリップ・フロップ １０ 遅延回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ２系統のクロックの一方を選択して出力
   するクロック切替回路であって、 ２系統のクロックの一方を選択して出力する第一のセレ
   クタと、 ２系統のクロックの内予備系のクロックを選択する第二
   のセレクタと、 ２系統のクロックの一方を選択するための指示信号であ
   る系選択信号を、該第二のセレクタで選択された予備系
   のクロックの立ち下がりでリタイミングして、該リタイ
   ミングした出力を該第一のセレクタの選択信号として供
   給する第一のフリップ・フロップと、 該第一のフリップ・フロップの出力信号を０系及び１系
   のクロックの論理積の立ち上がりでリタイミングして、
   該リタイミングした出力を該第二のセレクタの選択信号
   として供給する第二のフリップ・フロップとを備えるこ
   とを特徴とするクロック切替回路。
2. 【請求項２】 請求項１記載のクロック切替回路におい
   て、 前記第一のフリップ・フロップの出力端子と前記第二の
   フリップ・フロップの出力端子とに接続される排他的論
   理和回路を備えることを特徴とするクロック切替回路。