JP2002351572A - クロック系切替回路 - Google Patents

Abstract

(57)【要約】 【課題】２系統のクロックを切替えて使用するクロック
系切替回路において、クロック切替時に誤動作の原因と
なるハザードを発生させず、かつ、両方のクロックの状
態の如何や、クロック位相の関係によらず、クロック系
統の切替えをおこなうことのできるようにする。 【解決手段】双方のクロックが正常に動作しているとき
に切替えるときには、双方のクロックとのＡＮＤ論理ま
たはＮＯＲ論理を取り、一方のクロックに、クロック断
がおこったときに切替えるときには、双方のクロックの
ＥＸＯＲ論理またはＥＸＮＯＲ論理を取って、２系統の
クロックを選択するためのセレクタのセレクタ信号とす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、クロック系切替回
路に係り、切替え元のクロック断の状態、切替え元のク
ロックと切替え先のクロックの位相の関係によらず、誤
動作の原因となるハザードを発生させることなく、安定
してクロック系統の一方を選択して出力するクロック系
切替回路に関する。

【０００２】

【従来の技術】通信装置等のディジタルシステムにおい
ては、クロックはシステムにおける基準信号であるた
め、クロックには高い信頼度が必要とされる。そのため
クロック系統を０系、１系の２系統にして、装置の運用
状況やクロック系故障等の状況に応じて、いずれかの系
のクロックを選択して装置内に供給することが一般的に
おこなわれている。

【０００３】以下、図６ないし図８を用いて従来技術に
係るクロック系切替回路を説明する。図６は、従来技術
に係るクロック系切替回路の回路図である。図７は、従
来技術に係るクロック系切替回路のクロック断検出時の
クロック切替え動作を説明するためのタイミングチャー
トである。図８は、従来技術に係るクロック系切替回路
のクロック切替え動作の問題点を説明するためのタイミ
ングチャートである。

【０００４】この図に示されるように、この従来技術に
係るクロック系切替回路は、２系統の入力クロックＣＬ
Ｋ０、ＣＬＫ１と、これらのクロックに対するクロック
系選択信号ＣＬＫＳＥＬを受信し、クロックを切り替え
るセレクタ１を有する。

【０００５】切替制御部４は、ＣＬＫ０、ＣＬＫ１それ
ぞれの断検出をおこなう断検出回路２、断検出回路３の
断検出結果や外部からのコマンド等により切替指示を受
けて、セレクタ１にクロックの系統を選択させるための
クロック系選択信号ＣＬＫＳＥＬを生成する。このクロ
ック系選択信号ＣＬＫＳＥＬはＣＬＫ０，ＣＬＫ１とは
独立に制御されるため、非同期信号である。

【０００６】先ず、一方のクロックに障害がおこりクロ
ック断が検出される場合について、図７を用いて説明す
る。

【０００７】２系統のクロックＣＬＫ０、ＣＬＫ１は、
図７に示すような位相関係にあり、時刻ｔ１で一方のク
ロックＣＬＫ０が断するものとする。時刻ｔ１以前では
クロック系選択信号ＣＬＫＳＥＬはＬレベルであるため
ＣＬＫ０選択状態にあり、セレクタ１の出力であるＣＬ
ＫにはＣＬＫ０のクロックが出力されている。そして、
時刻ｔ１でＣＬＫ０がクロック断が起こると、時刻ｔ２
で断検出回路２によりＣＬＫ０断が検出され、断検出回
路２出力がＨレベルになる。時刻ｔ１でＣＬＫ０断が起
こってから時刻ｔ２で断検出される間の時間は断検出回
路の検出保護時間であり、クロック断の誤検出を回避す
るために設けられるものである。ＣＬＫ０断の検出を受
けて切替制御部４ではクロック切替制御をおこない、時
刻ｔ３でクロック系選択信号ＣＬＫＳＥＬがＬレベルか
らＨレベル、すなわち、ＣＬＫ１選択状態に変化し、セ
レクタ１のセレクト信号に入力される。そして、セレク
タ１は、ＣＬＫ１選択に切替えられ、セレクタ１出力で
あるＣＬＫにはＣＬＫ１のクロックが出力される。

【０００８】次に、両方のクロックに障害はないが、切
替制御部４にコマンドを与えて、クロックの切替えをお
こなう場合について、図８を用いて説明する。

【０００９】２系統のクロックＣＬＫ０，ＣＬＫ１には
図８に示すような位相関係にあり、時刻ｔ１でコマンド
操作等によりクロック系選択信号ＣＬＫＳＥＬがＬレベ
ルからＨレベルに切り替わるものとし、また両系ともク
ロック断は検出されず、正常に動作しているものとす
る。このとき、時刻ｔ１以前では、クロック系選択信号
ＣＬＫＳＥＬはＬレベルであるためＣＬＫ０選択状態に
あり、セレクタ１の出力であるＣＬＫにはＣＬＫ０のク
ロックが出力されている。時刻ｔ１でＣＬＫＳＥＬがＬ
レベルからＨレベル即ちＣＬＫ１選択状態に変化し、セ
レクタ１のセレクト信号に入力される。そして、セレク
タ１はＣＬＫ１選択に切替えられ、セレクタ１出力であ
るＣＬＫにはＣＬＫ１のクロックが出力される。

【００１０】このように、両方のクロックに障害はない
場合に切替えをおこなうときに、２系統のクロックの位
相関係によっては、問題が生じることがある。すなわ
ち、ＣＬＫ０がＨレベルからＬレベルに変化した直後で
ある時刻ｔ１においてクロック系選択信号ＣＬＫＳＥＬ
がＬレベルからＨレベルに変化した場合、ＣＬＫ１は未
だＨレベルにあり、遅れて時刻ｔ２でＬレベルに変化す
るため、ＣＬＫ出力にはおよそｔ２−ｔ１のパルス幅を
もつハザードが発生する。このハザードによりクロック
の連続性が損なわれ、ＣＬＫにより動作している回路が
誤動作する恐れがある。クロック系選択信号はクロック
ＣＬＫ０、ＣＬＫ１に対しては非同期であるため、クロ
ック系選択信号の変化するタイミング次第ではハザード
が発生する場合がある。

【００１１】このように従来技術の単純なクロック系切
替回路では、２系統のクロックが異なるレベルをとって
いる状態でクロック系切替をおこなった場合、例えば、
図８で示すようなＣＬＫ０がＬレベル、ＣＬＫ１がＨレ
ベルのような場合にハザードが発生すると言う問題点が
ある。

【００１２】上記のような問題点は、２系統のクロック
が同一レベルをとっている状態でクロック系切替をおこ
なうことで解決できる。このような考え方に基づいてハ
ザードの発生を防止する手段については、特開平４−３
２４７３０号公報、特開平８−３１６７９７号公報によ
って開示されている。

【００１３】先ず、図９ないし図１１を用いて特開平４
−３２４７３０号公報のクロック系切替回路について説
明する。図９は、特開平４−３２４７３０に係るクロッ
ク系切替回路の回路図である。図１０は、特開平４−３
２４７３０に係るクロック系切替回路のクロック切替え
動作を説明するためのタイミングチャートである。

【００１４】図１１は、特開平４−３２４７３０に係る
クロック系切替回路のクロック切替え動作の問題点を説
明するためのタイミングチャートである。

【００１５】図９に示すようにクロック系選択信号ＣＬ
ＫＳＥＬをＡＮＤゲート６、Ｄフリップ・フロップ９に
より２系統のクロックＣＬＫ０、ＣＬＫ１双方がＨレベ
ルのタイミングでリタイミングし、そのリタイミング後
のクロック系選択信号によりセレクタ１を切替をおこな
うことによりハザードを防止するというものである。す
なわち、図１０に示されるように時刻ｔ１のタイミング
でクロック系選択信号ＣＬＫＳＥＬが、ＣＬＫ０選択の
Ｌレベルから、ＣＬＫ１選択のＨレベルに変換したと
き、一端Ｄフリップフロップに蓄えられたデータがＱか
ら出力して、セレクタ１の入力として、ＣＬＫを切替え
るのは、ＡＮＤゲート６の立上がりの時刻ｔ２である。

【００１６】ところが、このクロック系切替回路は、一
方のクロックに断が起こって切替える場合には、問題点
がある。図１１に示されるように時刻ｔ１の段階で、Ｃ
ＬＫ０にクロック断がおこって、時刻ｔ２で、ＣＬＫＳ
ＥＬがＣＬＫ１選択に変化したとしても、ＡＮＤゲート
６の出力が、Ｌレベル固定状態になるため、Ｄフリップ
・フロップ９から出力信号が出なくなり、クロックの切
替えがおこなわれない。

【００１７】次に、図１２ないし図１４を用いて特開平
８−３１６７９７号公報のクロック系切替回路について
説明する。図１２は、特開平８−３１６７９７に係るク
ロック系切替回路の回路図である。図１３は、特開平８
−３１６７９７に係るクロック系切替回路のクロック切
替え動作を説明するためのタイミングチャートである。
図１４は、特開平８−３１６７９７に係るクロック系切
替回路のクロック切替え動作の問題点を説明するための
タイミングチャートである。

【００１８】図１２に示すように、この図９の特開平８
−３１６７９７号公報のクロック系切替回路は、ＡＮＤ
ゲート６に代り、ＥＸ（エクスクルーシブ）ＮＯＲゲー
ト３０の出力をクロックとしてクロック系選択信号ＣＬ
ＫＳＥＬをリタイミングする回路構成となっている。

【００１９】２系統のクロックＣＬＫ０、ＣＬＫ１双方
が正常に動作しており、図１３のような位相関係にある
場合には、ＥＸＮＯＲゲート３０の出力はクロックが両
系Ｌレベル、両系ＨレベルのときにＨレベルを出力す
る。

【００２０】時刻ｔ１でクロック系選択信号ＣＬＫＳＥ
Ｌが変化した場合には、両系が同一レベルのタイミング
である時刻ｔ２であるＥＸＮＯＲゲート１８の出力信号
の立ち上がりエッジでリタイミングされ、クロックが切
り替わるためハザードが発生しない。

【００２１】また、時刻ｔ３で一方のクロックＣＬＫ１
が断してＬレベル固定となった場合には、ＥＸＮＯＲゲ
ート３０の出力にはＣＬＫ０を反転した信号が出力され
る。クロック断を受けて時刻ｔ４でクロック系選択信号
ＣＬＫＳＥＬが変化した場合とすると、ＥＸＮＯＲゲー
ト３０出力信号の立ち上がりエッジでＣＬＫＳＥＬがリ
タイミングされ、時刻ｔ５でクロック系切替は正常に行
なわれる。

【００２２】上記のように、このクロック系切替回路
は、一方のクロック系統が断した場合であっても、両方
のクロック系統が正常である場合であってもクロック系
の切替が正常におこなわれると言う特徴がある。

【００２３】しかしながら、図１４に示されるように２
系統のクロックＣＬＫ０、ＣＬＫ１の位相が同相である
場合には、ＥＸＮＯＲゲート３０の出力がＨレベル固定
となり、そのため、時刻ｔ１でクロック系選択信号ＣＬ
ＫＳＥＬが変化しても、Ｄフリップ・フロップ９のＱ出
力が出力されないため、クロック系切替がおこなわない
という問題点がある。

【００２４】

【発明が解決しようとする課題】上記図６で示した従来
技術のクロック系切替回路においては、単純に他方の系
統に切替える構成であるため、図８のように両方の系統
のクロックが動作状態にあって、パルスに位相差がある
場合にハザードが発生すると言う問題点があった。この
ハザードは、２系統のクロックが異なるレベルをとって
いる状態でクロック系切替をおこなった場合に発生する
ものであるから、２系統のクロックが同一レベルをとっ
ている状態でクロック系切替をおこななうことで解決で
きる。このような考えに基づいて、図９に示した特開平
４−３２４７３０号公報、図１２に示した特開平８−３
１６７９７号の回路構成のクロック系切替回路が提案さ
れたものである。

【００２５】しかしながら、上記の説明のように特開平
４−３２４７３０号公報の回路構成では、両方のクロッ
クの系統が動作している場合には、切替えは正常におこ
なわれるが、一方の系統のクロックの断が起こった場合
に、切替えがおこなえないと言う問題点があった。ま
た、特開平８−３１６７９７号の回路構成のクロック系
切替回路ているが、特開平８−３１６７９７号の回路構
成のクロック系切替回路では、一方のクロックの断が起
こった場合の切替えは、正常におこなえるが、両方のク
ロック位相が同相になっている場合には、クロック系統
の切替えがおこなえないと言う問題点があった。

【００２６】本発明は、上記問題点を解決するためにな
されたもので、その目的は、２系統のクロックを切替え
て使用するクロック系切替回路において、クロック切替
時に誤動作の原因となるハザードを発生させず、かつ、
両方のクロックの状態の如何や、クロック位相の関係に
よらず、クロック系統の切替えをおこなうことのできる
クロック系切替回路を提供することにある。

【００２７】

【課題を解決するための手段】前記第一の課題であるハ
ザード発生の防止は、２系統のクロックが同一レベルを
とっている状態でクロック系切替をおこなうことで解決
できる。具体的には、ＡＮＤゲートにより両系Ｈレベル
のタイミングでＨとなるクロックを生成し、このクロッ
クがクロック入力に接続された２段のＤフリップ・フロ
ップで非同期のクロック系選択信号を同期化し、その同
期化されたクロック系選択信号によりクロック系切替を
おこなう。または、ＡＮＤゲートの代わりにＮＯＲゲー
トにより両系Ｌレベルのタイミングで生成されるクロッ
クを用いてクロック系選択信号を同期化した場合も同様
の作用が得られる。

【００２８】前記第二の課題であるクロック断時にもク
ロック系切替がおこなえることに対しては、２系統のク
ロックの一方が断した場合にＡＮＤゲートまたはＮＯＲ
ゲートの出力が変化しなくなる場合あるため、ＥＸＯＲ
ゲートにより両系クロックの排他的論理和をとった信号
を生成する。一方のクロックが断してＬレベル固定にな
った場合には、ＥＸＯＲゲート出力には他の一方のクロ
ックが見えて、Ｌレベル固定にはならない。ＡＮＤゲー
トまたはＮＯＲゲート出力とＥＸＯＲゲート出力を選択
するセレクタを設け、クロック断未検出時にはＡＮＤゲ
ートまたはＮＯＲゲートにより生成されるクロックを選
択し、クロック断検出時にはＥＸＯＲゲートにより生成
されるクロックを選択する。このセレクタ出力をＤフリ
ップ・フロップのクロック入力に入力することでクロッ
ク断発生時にもスタックすることなくクロック系切替を
おこなうことが可能である。なお、このＥＸＯＲゲート
の代わりに、ＥＸＮＯＲゲートを用いても同様の作用が
得られる。

【００２９】前記第三の課題であるクロック位相が同相
となった場合にも、正常にクロック系切替がおこななえ
ることについては、第一の課題を解決する手段であるＡ
ＮＤゲートまたはＮＯＲゲートにより生成されたクロッ
クでクロック系選択信号を同期することであわせて解決
される。

【００３０】

【発明の実施の形態】以下、本発明に係る各実施形態
を、図１ないし図５を用いて説明する。

【００３１】〔実施形態１〕以下、本発明に係る第一の
実施形態を、図１ないし図３を用いて説明する。図１
は、本発明の第一の実施形態に係るクロック系切替回路
の回路図である。図２は、本発明の第一の実施形態に係
るクロック系切替回路において、２系統のクロックが正
常に動作しているときのクロック系の切替えの動作を示
すタイミングチャートである。

【００３２】図３は、本発明の第一の実施形態に係るク
ロック系切替回路において、２系統のクロックの一方に
クロック断がおこったときのクロック系の切替えの動作
を示すタイミングチャートである。

【００３３】図１に示されるように、ＣＬＫ０、ＣＬＫ
１は、２系統の入力クロックであり、クロック系切替回
路により選択されＣＬＫに出力される。

【００３４】本実施形態のクロック系切替回路は、ＣＬ
Ｋ０、ＣＬＫ１の一方をセレクタ１により選択する構成
になっている。セレクタ１にセレクト信号を入力するた
めに、クロック系選択信号ＣＬＫＳＥＬを発生するため
に、切替え制御部４が設けられている。そして、この切
替制御部４に、ＣＬＫ０入力クロックの断検出をおこな
う断検出回路２と、ＣＬＫ１入力クロックの断検出をお
こなう断検出回路３が接続されている。切替え制御部４
は、断検出回路２と断検出回路３の入力によりクロック
断がおこったとき、または、外部のコマンド等の指示に
より、クロック系選択信号ＣＬＫＳＥＬを変えて、クロ
ック切替えの制御をおこなう。

【００３５】切替制御部４からのＣＬＫＳＥＬは、クロ
ック系選択信号リタイミング部２０によって、リタイミ
ングされて、セレクタ１にセレクト信号に入力される。
クロック系選択信号リタイミング部２０は、切替制御部
４の非同期出力を同期化するためのＤフリップ・フロッ
プ９、１０で構成されている。

【００３６】クロック系選択信号リタイミング部２０に
タイミング入力をするために、セレクタ８が接続されて
いる。セレクタ８の入力は、２系統のクロックの論理積
をとるＡＮＤゲート６と、２系統のクロックの排他的論
理和をとるＥＸＯＲゲート７である。そして、断検出回
路２、３の出力の論理和をとるＯＲゲート５がセレクタ
８のセレクト端子に接続され、ＯＲゲート５の出力がセ
レクト８のセレクト信号になる。

【００３７】先ず、図１と図２を参照して、両方のクロ
ックが正常に動作しているときに、外部からのコマンド
等を切替制御部４に与えることにより、クロックの系統
を切替える場合について説明する。

【００３８】２系統のクロックＣＬＫ０、ＣＬＫ１は図
２に示すような位相関係にあり、時刻ｔ１でコマンド操
作等により切替制御部４からのクロック系選択信号ＣＬ
ＫＳＥＬがＬレベルからＨレベルに切り替わるものとす
る。また、両系ともクロック断が起こっていないものと
する。この状態において断検出回路２、３の出力は、ク
ロック断未検出のため図２に示すようにＬレベルであ
り、ＯＲゲート５の出力もＬレベルとなる。したがっ
て、セレクタ８は、ＣＬＫ０、ＣＬＫ１の論理積をとっ
たＡＮＤゲート６出力を選択し、各素子の伝搬遅延時間
分遅れてセレクタ８から図２に示す波形が出力される。

【００３９】ここで、時刻ｔ１以前の状態においては、
ＣＬＫ０選択状態にあり、セレクタ１の出力であるＣＬ
Ｋには、ＣＬＫ０のクロックが出力されている。次に時
刻ｔ１で切替制御部４からのクロック系選択信号ＣＬＫ
ＳＥＬがＬレベルからＨレベルに切り替わると、Ｄフリ
ップ・フロップ９は、ＣＬＫＳＥＬをセレクタ８出力の
立ち上がりエッジで取り込み、Ｄフリップ・フロップの
伝搬遅延時間分遅れて、図２のＤ−ＦＦ９Ｑ出力波形に
示されるように時刻ｔ２でＨレベルをＱ出力に出力す
る。

【００４０】次にＤフリップ・フロップ１０は、Ｄフリ
ップ・フロップ９のＱ出力をセレクタ８出力の立ち上が
りエッジで取り込み、Ｄフリップ・フロップ伝搬遅延時
間分遅れて図２のＤ−ＦＦ１０Ｑ出力波形に示されるよ
うに時刻ｔ３でＨレベルをＱ出力に出力する。このよう
にＤフリップ・フロップ９、１０により切替制御部４か
らの非同期のクロック系選択信号ＣＬＫＳＥＬが両系Ｈ
レベルのタイミングに同期化される。Ｄフリップ・フロ
ップ１０のＱ出力がＬレベルからＨレベルに変化するこ
とによりセレクタ１のセレクト入力はＬレベルからＨレ
ベルに変化し、セレクタ１の出力すなわちＣＬＫ出力は
ＣＬＫ０からＣＬＫ１に切り替わる。その際のＣＬＫ出
力波形は図２に示すものとなる。

【００４１】なお、ここでクロック系選択信号リタイミ
ング２０を、Ｄフリップ・フロップ９、 Ｄフリップ・
フロップ１０の二段階で構成して、２回のタイミングで
リタイミングがおこなわれるようにしたのは、一段階の
Ｄフリップ・フロップにしたときには、Ｄ入力とタイミ
ング入力されるときの時間の関係により生じ得る動作が
不安定になる、いわゆる、メタステープル状態でクロッ
ク系選択信号ＣＬＫＳＥＬが出力されるのを避けるため
である。

【００４２】以上の説明のように、２系統のクロックが
両系Ｈレベルのタイミングに同期化した系切替信号を使
用してセレクタ１を切り替えることによってハザードを
発生させることなくクロック系切替をおこなうことが可
能となる。

【００４３】また、このクロック系切替回路は、ＣＬＫ
０とＣＬＫ１とのクロック位相の関係によらず正常に切
替えをおこなうことができる。すなわち、図２に示すよ
うに両者のクロックに位相差がある場合であっても、同
相の場合であっても、ＡＮＤゲート６出力の両者のパル
ス波形に相違はあるが、セレクタ８がそれぞれの波形を
出力して、クロック系選択信号リタイミング２０のタイ
ミング入力に入力するので、問題なく切替えをおこなう
ことができる。

【００４４】次に、図１と図３を参照して図１のクロッ
ク系切替回路のクロック断時のクロック系切替動作を説
明する。

【００４５】先ず、図１と図３を参照して、片方のクロ
ックにクロック断が発生し、それを検知して他方のクロ
ック系統に切替える場合について説明する。

【００４６】２系統のクロックＣＬＫ０，ＣＬＫ１は、
図３に示すような位相関係にあり、時刻ｔ１で一方のク
ロックＣＬＫ０のクロック断が発生するものとする。時
刻ｔ１以前においては、クロック断検出回路２、３の出
力は、クロック断未検出のため図２に示すようにＬレベ
ルであり、ＯＲゲート５の出力もＬレベルとなる。した
がって、セレクタ８は、ＣＬＫ０、ＣＬＫ１の論理積を
とったＡＮＤゲート６出力を選択し、各素子の伝搬遅延
時間分遅れてセレクタ８から出力されており、セレクタ
８の出力波形は図２で示される波形となる。また、時刻
ｔ１以前の状態においてはＣＬＫ０選択状態にあり、セ
レクタ１の出力であるＣＬＫにはＣＬＫ０のクロックが
出力されている。

【００４７】ここで、時刻ｔ１でＣＬＫ０のクロック断
が発生し、時刻ｔ２で断検出回路２の出力がＨレベルに
なる。時刻ｔ１でＣＬＫ０のクロック断が発生してか
ら、時刻ｔ２でクロック断が検出される間の時間は、断
検出回路の検出保護時間であり、クロック断の誤検出を
回避するために設けられるものである。断検出回路２の
出力がＨレベルに変化したのを受けてＯＲゲート７出力
もＨレベルに変化し、セレクタ８はＣＬＫ０，ＣＬＫ１
の排他的論理和をとったＥＸＯＲゲート７出力を選択
し、各素子の伝搬遅延時間の遅延をもってセレクタ８か
ら出力される。ＥＸＯＲゲート７に入力されているＣＬ
Ｋ０は、クロック断によりＬレベル固定になるため、Ｅ
ＸＯＲゲート７の出力には、クロック断以降、図３に示
すように他の一方の入力であるＣＬＫ１の波形が見え
る。セレクタ８は、ＥＸＯＲゲート７出力を選択してい
るので、セレクタ８出力にもＣＬＫ１波形が見える。

【００４８】一方、ＣＬＫ０断検出を受けて切替制御部
４からのクロック系選択信号ＣＬＫＳＥＬがＬレベルか
らＨレベルに切り替わる。Ｄフリップ・フロップ９は、
ＣＬＫＳＥＬをセレクタ８出力の立ち上がりエッジで取
り込み、Ｄフリップ・フロップ伝搬遅延時間分遅れて図
３のＤ−ＦＦ９Ｑ出力波形に示されるように時刻ｔ３で
ＨレベルをＱ出力に出力する。次にＤフリップ・フロッ
プ１０はＤフリップ・フロップ９のＱ出力をセレクタ８
出力の立ち上がりエッジで取り込み、Ｄフリップ・フロ
ップ伝搬遅延時間分遅れて図３のＤ−ＦＦ１０Ｑ出力波
形に示されるように時刻ｔ４でＨレベルをＱ出力に出力
する。Ｄフリップ・フロップ１０のＱ出力がＬレベルか
らＨレベルに変化することにより、セレクタ１のセレク
ト入力はＬレベルからＨレベルに変化し、セレクタ１の
出力、すなわち、ＣＬＫ出力はＣＬＫ０からＣＬＫ１に
切り替わる。その際、ＣＬＫ出力波形は図３に示すもの
となり、１系統のクロックが断してもスタックすること
なく、正常にクロック系切替がおこなわれる。

【００４９】〔実施形態２〕以下、本発明に係る第二の
実施形態を、図４を用いて説明する。図４は、本発明の
第二の実施形態に係るクロック系切替回路の回路図であ
る。

【００５０】本実施形態は、第一の実施形態と同様のア
イデアに基づくものであるが、クロック系選択信号のリ
タイミングのための入力回路の一部を変更したものであ
る。

【００５１】すなわち、本実施形態のクロック系切替回
路では、第一の実施形態のＡＮＤゲート６の代わりに、
２系統のクロックの否定論理和をとるＮＯＲゲート１１
に、第一の実施形態のＥＸＯＲゲート７の代わりに、２
系統のクロックの否定排他的論理和をとるＥＸＮＯＲゲ
ート１２に置換えたものである。

【００５２】実施形態１では、ＡＮＤゲートで２系統の
クロックが両系ＨレベルのときにＨレベルとなるクロッ
クを生成し、そのクロックにより切替制御部４からの非
同期のクロック系選択信号ＣＬＫＳＥＬを両系Ｈレベル
のタイミングで同期化して、同期化されたクロック系選
択信号でセレクタ１を切り替えることによってクロック
系切替をおこなうものであった。

【００５３】それに対して、本実施形態では、ＮＯＲゲ
ートで２系統のクロックが両系ＬレベルのときにＨレベ
ルとなるクロックを生成する。そして、そのクロックに
より切替制御部４からの非同期のクロック系選択信号Ｃ
ＬＫＳＥＬを両系Ｌレベルのタイミングで同期化して、
同期化されたクロック系選択信号でセレクタ１を切り替
えることによってクロック系切替をおこなうものであ
る。

【００５４】これにより、実施形態１と同様に、従来例
で発生していたハザードを発生させることなくクロック
系切替をおこなうことができる。

【００５５】また、実施形態１では、クロックの断がお
こったときには、クロック系選択信号ＣＬＫＳＥＬを、
排他的論理和のＥＸＯＲゲートで同期化して、クロック
の同期化されたクロック系選択信号でセレクタ１を切り
替えていたが、これを否定排他的論理和のＥＸＮＯＲゲ
ート１２でおこなっても良い。この場合には、図３のＥ
ＸＯＲゲート７出力の波形が反転したものになるだけで
あり、切替えは正常におこなわれる。

【００５６】なお、実施形態１では、ＡＮＤゲート、Ｅ
ＸＯＲゲート、実施形態２では、ＮＯＲゲート、ＥＸＮ
ＯＲゲートの例を説明したが、その他のＡＮＤゲート、
ＥＸＮＯＲゲートとＮＯＲゲート、ＥＸＯＲゲートの組
み合わせでも、クロック系切替回路としてなんら支障な
く正常に切替えがおこなわれる。

【００５７】〔クロック系統が多系統になる場合の本発
明の適用〕以上の第一の実施形態と第二の実施形態で
は、クロックの系統が二つである場合について取り挙げ
てきた。

【００５８】しかしながら、本発明のクロック系切替回
路は、系統が二以上になる場合でも有効に適用できる。

【００５９】すなわち、現用のクロックと切替え先のク
ロックが共に、正常に動作している場合には、両者のＡ
ＮＤ論理またはＮＯＲ論理をとって、このゲートの出力
により、クロック系選択信号をリタイミングして、選択
するようにする。このようにすると、上述の実施形態で
見たようにハザードが発生することがなく、位相の状態
によらず、正常に切替えがおこなわれる。

【００６０】また、現用のクロックにクロック断がおこ
ったときには、現用のクロックと切替え先のクロックの
ＥＸＯＲ論理またはＥＸＮＯＲ論理をとって、このゲー
トの出力により、クロック系選択信号をリタイミングし
て、選択するようにする。このようにすると、上述の実
施形態で見たように、クロック断が発生しても、切替え
先のクロックがリタイミング信号を発生させ、正常に切
替えがおこなわれる。

【００６１】〔本発明のクロック系切替回路の適用例〕
次に、図５を用いて本発明に係るクロック系切替回路の
適用例について説明する。図５は、本発明に係るクロッ
ク系切替回路を適用した伝送装置のブロック図である。

【００６２】図５は、装置内のクロック分配を示してお
り、局内のＤＣＳ（ディジタルクロック供給装置）１９
から供給される低速のクロックを、伝送装置１３内の架
内クロック供給部０系１４−０、架内クロック供給部１
系１４−１に供給し、装置内基準クロックＣＬＫ０、Ｃ
ＬＫ１を生成する。生成された２系統のクロックＣＬＫ
０、ＣＬＫ１は主信号処理部１５へ入力され、上記第一
の実施形態または第二の実施形態で構成されるクロック
系切替回路１６で一方を選択する。選択されたクロック
ＣＬＫは主信号処理回路１７各部に分配され、内部はＣ
ＬＫをもとに動作する。架内クロック供給部０系１４−
０、架内クロック供給部１系１４−１の出力クロックＣ
ＬＫ０、ＣＬＫ１は部品特性ばらつきや環境等のため、
ある範囲前述の位相差を生ずるが、クロック系切替実行
時にハザードが発生せず、クロック断検出時の系切替も
実行でき、また２系統のクロックが同相の場合において
もクロック系切替がおこなえるため、信頼度の高い装置
が構成できる。

【００６３】

【発明の効果】本発明によれば、２系統のクロックを切
替えて使用するクロック系切替回路において、クロック
切替時に誤動作の原因となるハザードを発生させず、か
つ、両方のクロックの状態の如何や、クロック位相の関
係によらず、クロック系統の切替えをおこなうことので
きるクロック系切替回路を提供することができる。

【図面の簡単な説明】

【図１】本発明の第一の実施形態に係るクロック系切替
回路の回路図である。

【図２】本発明の第一の実施形態に係るクロック系切替
回路において、２系統のクロックが正常に動作している
ときのクロック系の切替えの動作を示すタイミングチャ
ートである。

【図３】本発明の第一の実施形態に係るクロック系切替
回路において、２系統のクロックの一方にクロック断が
おこったときのクロック系の切替えの動作を示すタイミ
ングチャートである。

【図４】本発明の第二の実施形態に係るクロック系切替
回路の回路図である。

【図５】本発明に係るクロック系切替回路を適用した伝
送装置のブロック図である。

【図６】従来技術に係るクロック系切替回路の回路図で
ある。

【図７】従来技術に係るクロック系切替回路のクロック
断検出時のクロック切替え動作を説明するためのタイミ
ングチャートである。

【図８】従来技術に係るクロック系切替回路のクロック
切替え動作の問題点を説明するためのタイミングチャー
トである。

【図９】特開平４−３２４７３０に係るクロック系切替
回路の回路図である。

【図１０】特開平４−３２４７３０に係るクロック系切
替回路のクロック切替え動作を説明するためのタイミン
グチャートである。

【図１１】特開平４−３２４７３０に係るクロック系切
替回路のクロック切替え動作の問題点を説明するための
タイミングチャートである。

【図１２】特開平８−３１６７９７に係るクロック系切
替回路の回路図である。

【図１３】特開平８−３１６７９７に係るクロック系切
替回路のクロック切替え動作を説明するためのタイミン
グチャートである。

【図１４】特開平８−３１６７９７に係るクロック系切
替回路のクロック切替え動作の問題点を説明するための
タイミングチャートである。

【符号の説明】

１，８…セレクタ ２，３…断検出回路 ４…切替制御部 ５…ＯＲゲート ６…ＡＮＤゲート ７…ＥＸＯＲゲート ９，１０…Ｄフリップフロップ １１…ＮＯＲゲート １２…ＥＸＮＯＲゲート ２０…クロック系選択信号リタイミング部 ３０…ＥＸＮＯＲゲート １３…伝送装置 １４−０…架内クロック供給部 ０系 １４−１…架内クロック供給部 １系 １５−０…主信号処理部 ０系 １５−１…主信号処理部 １系 １６…クロック切替回路 １７…主信号処理回路 １９…ＤＣＳ（ディジタルクロック供給装置）

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J055 AX21 AX59 AX66 BX02 CX05 CX24 EX03 EX25 EZ25 EZ26 EZ31 FX13 FX18 FX31 GX01 GX04 5K047 AA12 GG07 KK18 MM28 MM53

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ｎ（ｎは、２以上の整数）系統のクロッ
   クの一つを選択して出力するクロック系切替回路におい
   て、 前記ｎ系統のクロックを選択するためのセレクタと、 セレクタ信号発生部と、 セレクタ信号リタイミング部とを有し、 現在動作している現用系クロックが正常に動作している
   ときに切替えるときには、 前記現用系クロックと切替え先のクロックとのＡＮＤ論
   理またはＮＯＲ論理を取り、 現在動作している現用系クロックに、クロック断がおこ
   ったときに切替えるときには、 前記現用系クロックと切替え先のクロックとのＥＸＯＲ
   論理またはＥＸＮＯＲ論理を取って、前記セレクタ信号
   リタイミング部のタイミング入力信号とし、 前記セレクタ信号発生部により発生されたセレクト信号
   を、前記セレクタ信号リタイミング部に入力し、前記タ
   イミング入力信号によるタイミングによって、出力信号
   として出力し、 そのリタイミングされた出力信号を前記セレクタに入力
   するためのセレクト信号として、クロックを切替えるこ
   とを特徴とするクロック系切替回路。
2. 【請求項２】 ２系統のクロックの一方を選択して出力
   するクロック系切替回路において、 前記２系統のクロックを選択するためのセレクタと、 セレクタ信号発生部と、 セレクタ信号リタイミング部とを有し、 切替え元のクロックが正常に動作しているときに切替え
   るときには、 前記切替え元の切替え先のクロックとのＡＮＤ論理また
   はＮＯＲ論理を取り、 切替え元のクロックに、クロック断がおこったときに切
   替えるときには、 前記切替え元のクロックと切替え先のクロックとのＥＸ
   ＯＲ論理またはＥＸＮＯＲ論理を取って、前記セレクタ
   信号リタイミング部のタイミング入力信号とし、 前記セレクタ信号発生部により発生されたセレクト信号
   を、前記セレクタ信号リタイミング部に入力し、前記タ
   イミング入力信号によるタイミングによって、出力信号
   として出力し、 そのリタイミングされた出力信号を前記セレクタに入力
   するためのセレクト信号として、クロックを切替えるこ
   とを特徴とするクロック系切替回路。
3. 【請求項３】 ２系統のクロックの一方を選択して出力
   するクロック系切替回路において、 ２系統のクロックの一方を選択して出力する第一のセレ
   クタと、 ２系統のクロックの一方のクロック断検出をおこなう第
   一の断検出回路と、 他の一方のクロック断検出をおこなう第二の断検出回路
   と、 前記第一の断検出回路、第二の断検出回路の出力および
   外部からのコマンドにしたがって２系統のクロックのク
   ロックセレクト信号を発生する切替制御部と、 ＡＮＤゲートまたはＮＯＲゲートと、 ＥＸＯＲゲートまたはＥＸＮＯＲゲートと、 第一の断検出回路、第二の断検出回路の出力を入力とす
   るＯＲゲートと、 前記ＡＮＤゲートまたはＮＯＲゲートの出力と、前記Ｅ
   ＸＯＲゲートまたはＥＸＮＯＲゲートの出力の一方を選
   択して出力する第二のセレクタと、 第一のＤフリップ・フロップと第二のＤフリップ・フロ
   ップとを有し、 しかも、前記第一のＤフリップ・フロップのＱ出力が、
   前記第二のＤフリップ・フロップのＤ入力として接続さ
   れていて、 前記２系統のクロックの一方は、前記ＡＮＤゲートまた
   はＮＯＲゲートの入力であって、 前記２系統のクロックの他の一方は、前記ＥＸＯＲゲー
   トまたはＥＸＮＯＲゲートの入力であって、 前記第二のセレクタは、 前記ＯＲゲートの出力がセレクト信号であって、 前記２系統のクロックいずれもクロック断を検出してい
   ないときには、前記ＡＮＤゲートまたはＮＯＲゲートの
   出力を選択し、 ２系統のクロックいずれか一方でもクロック断が検出さ
   れたときには、 前記ＥＸＯＲゲートまたはＥＸＮＯＲゲート出力を選択
   して出力信号を発生し、 この第二のセレクタの出力信号を、前記第一のＤフリッ
   プ・フロップと前記第二のタイミング信号として入力
   し、 前記切替制御部が発生するクロックセレクト信号を、 前記第一のＤフリップ・フロップのＤ入力に入力し、 前記第二のＤフリップ・フロップのＱ出力からの出力信
   号を、前記第一のセレクタのセレクト信号として、クロ
   ックを切替えることを特徴とするクロック系切替回路。