JPH088891A - 切替制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 切替制御に要する時間を短縮する。 【構成】 クロック断検出回路１２ａ及び２２ａは、ク
ロック信号ＣＬＫが断絶するとクロック断検出信号を出
力する。クロック送出部１ａを運用系、クロック送出部
２ａを待機系とすると、ドライバ制御回路１３が制御信
号ＣＯＮによりドライバ１１を閉状態にしている。ま
た、ドライバ制御回路２３が制御信号ＣＯＮによりドラ
イバ２１を開状態にしている。制御回路１３は、クロッ
ク断検出信号が出力されるとドライバ１１を開状態にす
る。制御回路２３は、クロック断検出信号が出力される
と所定時間経過後にドライバ２１を閉状態に変更する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、装置の各部が一定周期
のクロック信号に同期して動作する装置に関し、特に複
数のクロック送出部を用いて冗長化した装置において、
クロック送出部の切替制御を行う切替制御装置に関する
ものである。

【０００２】

【従来の技術】従来から装置の信頼性を向上させる目的
で、装置の一部を冗長化することが行われている。この
ような装置では、動作状態にある運用系に故障が発生し
ても、待機系に切り替えることによって装置全体として
は正常動作を続けることができる。しかし、切替実行中
は正常な装置動作が期待できないため、切替時間を短縮
することが装置の信頼性向上のために必要である。特
に、装置の各部が一定周期のクロック信号に同期して動
作する装置の場合、クロック信号が断絶すると装置の動
作が止まってしまうため、クロック送出部を冗長化し、
かつその切替時間を可能な限り短縮しなければならな
い。

【０００３】図８は従来の切替制御装置のブロック図で
あり、特開昭６２−１２３８３６号公報で示された切替
制御方式をクロック送出部の切り替えに適用した例であ
る。１、２はクロック送出部、３は外部装置であるクロ
ック受信部、４は後述するドライバを制御してクロック
送出部１、２の切替制御を行う制御部、１０、２０はク
ロック信号ＣＬＫを生成するクロック信号生成回路、１
１、２１はクロック信号生成回路１０、２０とクロック
受信部３との開閉接続を行うドライバ、１２、２２はク
ロック信号ＣＬＫの断絶を検出するクロック断検出回路
である。

【０００４】次に、このような切替制御装置の動作を説
明する。まず、装置起動時には制御部４がドライバ１１
を閉状態とし、ドライバ２１を開状態とする。この状態
では、クロック送出部１がクロック信号ＣＬＫを出力
し、クロック受信部３がこれを受信する。

【０００５】クロック信号生成回路１０に異常が発生し
クロック信号ＣＬＫが断絶すると、クロック断検出回路
１２がこれを検出し、制御部４にクロック断を通知す
る。通知を受けた制御部４は、ドライバ１１を開状態と
し、ドライバ２１を閉状態とする。この制御によって、
クロック送出部２がクロック信号ＣＬＫを出力し、クロ
ック受信部３がこれを受信する。以上のようなクロック
断検出回路１２及び２２の検出結果に対する制御部４の
動作を表１に示す。

【０００６】

【表１】

【０００７】このような従来の切替制御装置では、制御
部４がクロック断検出回路１２、２２からクロック断の
通知を受けて切り替えの判定を行い、クロック送出部
１、２のドライバ１１、２１を制御するという手順を経
るため、切り替えには制御線での伝送時間と制御部４で
の処理時間が必要である。特に、制御部４は装置全体を
制御するため、ＣＰＵを用いて処理することが必須であ
り、切替え処理には例えば数ｍｓの時間を必要とする。
この時間に失われる情報量は、例えば数百Ｍｂｉｔ／ｓ
の信号を扱う装置では、数Ｍｂｉｔとなり、その影響は
甚大である。

【０００８】また、制御部４は装置全体を制御している
ため、複数の処理を並列に実行している。このため、ク
ロック断の通知が発生した時点で切替え以外の処理を行
っている場合には、この処理が終了してから切替え処理
を行う場合もあり、切替え完了時間は切替え処理のみで
期待できる時間を超えて長くなる場合もある。

【０００９】

【発明が解決しようとする課題】従来の切替制御装置は
以上のように装置全体の制御部で切替え処理を行ってい
るため、クロック断発生から切替完了までに時間がかか
り、この時間の間は装置全体の動作が停止するという問
題点があった。また、装置内で冗長化される部分が多く
なると、全ての切替え処理が単一の制御部に集中するこ
とになり、制御部の処理時間がさらに長くなるという問
題点があった。本発明は、上記課題を解決するためにな
されたもので、切替制御に要する時間を短縮し、装置の
信頼性を向上させることができる切替制御装置を提供す
ることを目的とする。

【００１０】

【課題を解決するための手段】本発明は、各クロック送
出部内に、クロック信号生成回路と外部装置の開閉接続
を行うドライバと、全クロック送出部内のドライバの出
力と接続され、入力されるクロック信号が断絶するとク
ロック断検出信号を出力するクロック断検出回路と、ド
ライバが閉状態のときにクロック断検出信号が出力され
ると、ドライバを開状態にさせてクロック信号生成回路
と外部装置を切り離し、ドライバが開状態のときにクロ
ック断検出信号が出力されると、所定時間経過後にドラ
イバを閉状態にさせてクロック信号生成回路と外部装置
を接続するドライバ制御回路とを有するものである。ま
た、クロック断検出回路は、入力されたクロック信号を
積分する積分回路と、この積分回路の出力がしきい値よ
り小さくなるとクロック断検出信号を出力するしきい値
判定回路とからなるものである。

【００１１】また、クロック断検出回路は、入力された
クロック信号をカウントするカウンタと、カウンタの出
力を遅延させる遅延回路と、カウンタと遅延回路の出力
が一致するとクロック断検出信号を出力する比較判定回
路とからなるものである。また、ドライバ制御回路は、
クロック断検出信号の変化点を検出すると検出信号を出
力する変化点検出回路と、この変化点検出回路からの検
出信号とクロック断検出信号の論理積をとる第１の論理
積回路と、この第１の論理積回路の出力を所定時間遅延
させる遅延回路と、この遅延回路の出力信号とクロック
断検出信号の論理積をとる第２の論理積回路と、ドライ
バを閉状態にさせるドライバ制御信号が出力されている
ときは第１の論理積回路の出力を選択し、ドライバを開
状態にさせるドライバ制御信号が出力されているときは
第２の論理積回路の出力を選択するセレクタと、このセ
レクタの出力をクロック入力としてドライバにドライバ
制御信号を出力し、セレクタからクロック入力があると
ドライバ制御信号の状態を反転させるフリップフロップ
回路とからなるものである。

【００１２】

【作用】本発明によれば、クロック信号が断絶するとク
ロック断検出回路がクロック断検出信号を出力し、ドラ
イバが閉状態で運用系となっているクロック送出部内の
ドライバ制御回路が、ドライバを開状態にさせて待機系
に切り替え、ドライバが開状態で待機系となっているク
ロック送出部内のドライバ制御回路が、所定時間経過後
にドライバを閉状態にさせて運用系に切り替える。ま
た、クロック断検出回路内の積分回路の出力がしきい値
より小さくなると、しきい値判定回路からクロック断検
出信号が出力される。また、クロック断検出回路内のカ
ウンタと遅延回路の出力が一致すると、比較判定回路か
らクロック断検出信号が出力される。

【００１３】また、待機系に切り替わるクロック送出部
内のドライバ制御回路では、変化点検出回路がクロック
断検出信号の変化により検出信号を出力し、この検出信
号とクロック断検出信号の論理積をとる第１の論理積回
路の出力によりセレクタが信号を出力する。そして、こ
の信号をクロック入力とするフリップフロップ回路がド
ライバ制御信号を開状態に反転させる。また、運用系に
切り替わるクロック送出部内のドライバ制御回路では、
第１の論理積回路の出力を所定時間遅延させた遅延回路
の出力信号とクロック断検出信号の論理積をとる第２の
論理積回路の出力によりセレクタが信号を出力する。そ
して、この信号をクロック入力とするフリップフロップ
回路がドライバ制御信号を閉状態に反転させる。

【００１４】

【実施例】図１は本発明の１実施例を示す切替制御装置
のブロック図であり、図８と同一の部分には同一の符号
を付してある。１ａ、２ａはクロック送出部、１２ａ、
２２ａは入力されるクロック信号ＣＬＫが断絶するとク
ロック断検出信号を出力するクロック断検出回路であ
る。１３、２３はドライバ制御信号ＣＯＮを出力するド
ライバ制御回路であり、ドライバ１１、２１が閉状態の
ときにクロック断検出信号が出力されると、ドライバ１
１、２１を開状態に切り替え、ドライバ１１、２１が開
状態のときにクロック断検出信号が出力されると、所定
時間経過後にドライバ１１、２１を閉状態に切り替え
る。

【００１５】次に、このような切替制御装置の動作を説
明する。クロック断検出回路１２ａ及び２２ａは、クロ
ック送出部１ａ、２ａ内のドライバ１１、２１から送出
されるクロック信号ＣＬＫを監視する。

【００１６】図２はこのクロック断検出回路のブロック
図、図３はこのクロック断検出回路の動作を説明するた
めのタイミングチャート図である。１００はクロック信
号ＣＬＫを積分する積分回路、１０１はこの積分回路１
００の出力信号Ｉがしきい値ＲＥＦより小さくなるとク
ロック断検出信号ＡＲＭを出力するしきい値判定回路で
ある。

【００１７】このようなクロック断検出回路１２ａ、２
２ａにおいて、図３（ａ）のようにクロック信号ＣＬＫ
が断絶すると、図３（ｂ）のように積分回路１００の出
力信号Ｉのレベルが次第に低下し、やがてしきい値ＲＥ
Ｆ以下となる。これにより、しきい値判定回路１０１か
ら図３（ｃ）に示すようなクロック断検出信号ＡＲＭが
出力される。

【００１８】次に、ドライバ制御回路１３、２３は、ド
ライバ１１、２１の現在の状態とクロック断検出回路１
２ａ、２２ａから出力されるクロック断検出信号ＡＲＭ
とに基づいてドライバ１１、２１を制御する。このドラ
イバ制御回路１３、２３によるドライバ１１、２１の制
御の状態遷移を表２に示す。

【００１９】

【表２】

【００２０】また、図４はドライバ制御回路のブロック
図、図５はドライバ制御回路の動作を説明するためのタ
イミングチャート図である。２００はクロック断検出信
号ＡＲＭの変化を検出すると検出信号ＤＥＴを出力する
変化点検出回路、２０１は検出信号ＤＥＴとクロック断
検出信号ＡＲＭの論理積をとる第１の論理積回路、２０
２はこの論理積回路２０１の出力を所定時間遅延させる
遅延回路、２０３はこの遅延回路２０２の出力信号とク
ロック断検出信号ＡＲＭの論理積をとる第２の論理積回
路である。

【００２１】また、２０４はセレクタであり、後述する
フリップフロップ回路からドライバを閉状態にさせる
「Ｌ」レベルのドライバ制御信号ＣＯＮが出力されてい
るときは、論理積回路２０１の出力信号Ａ１を選択し、
ドライバを開状態にさせる「Ｈ」レベルのドライバ制御
信号ＣＯＮが出力されているときは、論理積回路２０３
の出力信号Ａ２を選択する。２０５はフリップフロップ
回路であり、セレクタ２０４の出力をクロック入力とし
てドライバ制御信号ＣＯＮを出力し、セレクタ２０４か
らクロック入力があると、保持しているドライバ制御信
号ＣＯＮの状態を反転させる。

【００２２】次に、このようなドライバ制御回路１３、
２３の動作を説明する。今、クロック送出部１ａを運用
系、クロック送出部２ａを待機系とすると、クロック送
出部１ａ内のドライバ制御回路１３が「Ｌ」レベルのド
ライバ制御信号ＣＯＮを出力しており、ドライバ１１が
閉状態となっている。また、クロック送出部２ａ内のド
ライバ制御回路２３が「Ｈ」レベルのドライバ制御信号
ＣＯＮを出力しており、ドライバ２１が開状態となって
いる。

【００２３】クロック信号ＣＬＫが正常、すなわちクロ
ック断検出信号ＡＲＭが出力されない場合、ドライバ制
御回路１３の動作は表２の状態１のようにドライバ１１
の閉状態を維持する。つまり、図５の状態１において、
変化点検出回路２００は、信号ＡＲＭの変化がないため
に検出信号ＤＥＴを出力せず、論理積回路２０１の出力
信号Ａ１も図５（ｃ）のように「Ｌ」レベルのままであ
る。

【００２４】よって、「Ｌ」レベルのドライバ制御信号
ＣＯＮにより信号Ａ１を選択しているセレクタ２０４の
出力信号ＳＬも「Ｌ」レベルのままなので、フリップフ
ロップ回路２０５にとっては、端子Ｃにクロック入力が
ないことになり、図５（ｆ）のようにドライバ制御信号
ＣＯＮを「Ｌ」レベルのまま維持する。

【００２５】同様に、クロック断検出信号ＡＲＭが出力
されない場合、ドライバ制御回路２３の動作は表２の状
態３のようにドライバ２１の開状態を維持する。つま
り、図５の状態３において、変化点検出回路２００は検
出信号ＤＥＴを出力せず、論理積回路２０３の出力信号
Ａ２も図５（ｄ）のように「Ｌ」レベルのままである。
よって、「Ｈ」レベルのドライバ制御信号ＣＯＮにより
信号Ａ２を選択しているセレクタ２０４の出力信号ＳＬ
も「Ｌ」レベルのままなので、フリップフロップ回路２
０５は図５（ｆ）のようにドライバ制御信号ＣＯＮを
「Ｈ」レベルのまま維持する。

【００２６】次いで、クロック信号ＣＬＫが断絶する
と、前述のようにクロック断検出回路１２ａ、２２ａか
らクロック断検出信号ＡＲＭが出力される。このとき、
ドライバ制御回路１３の動作は表２の状態２のようにド
ライバ１１を開状態に切り替える。すなわち、図５の状
態２において、変化点検出回路２００はクロック断検出
信号ＡＲＭの変化を検出するため、図５（ｂ）に示すよ
うに検出信号ＤＥＴを出力する。これにより、論理積回
路２０１の出力信号Ａ１も「Ｈ」レベルとなる。

【００２７】そして、この信号Ａ１を選択しているセレ
クタ２０４の出力信号ＳＬも図５（ｅ）のように「Ｈ」
レベルとなる。ここで、フリップフロップ回路２０５の
出力端子バーＱがその入力端子Ｄに接続されているの
で、現在「Ｌ」レベルであるドライバ制御信号ＣＯＮと
逆の「Ｈ」レベルが端子Ｄに入力されている。したがっ
て、フリップフロップ回路２０５は、端子Ｃへのクロッ
ク入力（信号ＳＬ）に伴い、このクロック入力の立ち上
がりで出力端子Ｑの値を「Ｈ」レベルに変更する。

【００２８】こうして、ドライバ制御回路１３から図５
（ｆ）に示すように「Ｈ］レベルのドライバ制御信号Ｃ
ＯＮが出力され、ドライバ１１は開状態となり、クロッ
ク送出部１ａは待機系となる。一方、ドライバ制御回路
２３は、クロック断検出信号ＡＲＭが出力され所定時間
経過後もこの検出信号ＡＲＭの出力が継続されている場
合、表２の状態４のようにドライバ２１を閉状態に変更
する。

【００２９】つまり、図５の状態４において、変化点検
出回路２００は、クロック断検出信号ＡＲＭの変化を検
出して図５（ｂ）に示すように検出信号ＤＥＴを出力す
る。これにより、論理積回路２０１の出力信号Ａ１も
「Ｈ」レベルとなり、遅延回路２０２からは所定時間ｔ
の経過後に「Ｈ」レベルの信号が出力される。よって、
この遅延回路２０２の出力とクロック断検出信号ＡＲＭ
を入力とする論理積回路２０３の出力信号Ａ２も図５
（ｄ）のように「Ｈ」レベルとなる。

【００３０】そして、この信号Ａ２を選択しているセレ
クタ２０４の出力信号ＳＬも図５（ｅ）のように「Ｈ」
レベルとなる。したがって、フリップフロップ回路２０
５は、端子Ｃへのクロック入力に伴い、このクロック入
力の立ち上がりで出力端子Ｑの値を「Ｌ」レベルに変更
する。

【００３１】こうして、クロック断検出信号ＡＲＭが出
力されてから所定時間ｔの経過後に、ドライバ制御回路
２３から図５（ｆ）のような「Ｌ］レベルのドライバ制
御信号ＣＯＮが出力され、ドライバ２１は閉状態とな
り、クロック送出部２ａは運用系となる。以上のよう
に、クロック信号ＣＬＫに断絶が発生すると、運用系と
待機系の切り替えを行う。なお、上記所定時間ｔは、例
えば１ＭＨｚ以上の信号を扱う装置において１μｓ以下
で十分である。

【００３２】また、所定時間ｔ、すなわち遅延回路２０
２の遅延時間はドライバ制御回路ごとに異なるように設
定されており、これは複数のドライバが同時に閉状態に
なることを防ぐためである。ドライバ制御回路１３の所
定時間をドライバ制御回路２３の所定時間よりも短く設
定すると、クロック送出部１ａ、２ａがいずれも動作し
ていない初期状態から動作状態にさせる装置起動時に
は、所定時間の短いドライバ制御回路１３がドライバ制
御回路２３より先にドライバ１１を閉状態にしてクロッ
ク送出部１ａを運用系にする。

【００３３】つまり、装置起動時には、クロック信号Ｃ
ＬＫは出力されていないため、ドライバ制御回路１３の
動作は表２の状態４にあたり、上記と同様の動作でドラ
イバ制御回路１３が所定時間の経過後にドライバ１１を
閉状態にする。こうして、クロック送出部１ａが運用系
となりクロック信号ＣＬＫを出力する。

【００３４】一方、ドライバ制御回路２３も起動時には
表２の状態４にあるが、前述の通りドライバ制御回路１
３よりも所定時間が長く設定されているので、所定時間
が経過してドライバ２１を閉状態にする前に、クロック
送出部１ａからクロック信号ＣＬＫが出力される。よっ
て、ドライバ制御回路２３は表２の状態３となり、ドラ
イバ２１の開状態を維持して待機系となる。このように
して、装置起動時の運用系、待機系が決定される。

【００３５】図６は本発明の他の実施例を示すクロック
断検出回路のブロック図、図７はこのクロック断検出回
路の動作を説明するためのタイミングチャート図であ
る。３００はクロック信号ＣＬＫが入力される度にこれ
をカウントする４進カウンタ、３０１はこのカウンタ３
００の出力を遅延させる遅延回路、３０２はカウンタ３
００の出力値Ｃ１と遅延回路３０１の出力値Ｃ２が一致
するとクロック断検出信号ＡＲＭを出力する比較判定回
路である。

【００３６】４進カウンタ３００からは、クロック信号
ＣＬＫが入力される度に図７（ｂ）に示すような出力値
Ｃ１が出力される。比較判定回路３０２は、この出力値
Ｃ１と出力値Ｃ１を遅延させる遅延回路３０１の出力値
Ｃ２とを比較し、これらが図７（ｂ）、（ｃ）のように
一致すると、図７（ｄ）に示すようなクロック断検出信
号ＡＲＭを出力する。

【００３７】図２、６いずれの例においても、クロック
信号ＣＬＫの断絶を検出するために必要な時間はクロッ
ク信号ＣＬＫの数周期分の時間であり、例えば１ＭＨｚ
以上の信号を扱う装置では１μｓ以下である。また、図
６の例では４進カウンタの例で説明したが、一般にはｎ
進カウンタでクロック信号ＣＬＫの断絶を検出すること
ができる。なお、以上の例ではクロック送出部が２つの
例で説明したが、さらに信頼性を向上させるために３つ
以上のクロック送出部を用いる場合にも本発明を適用す
ることができる。

【００３８】

【発明の効果】本発明によれば、クロック送出部内にク
ロック断検出回路及びドライバ制御回路を設けることに
より、各クロック送出部内で分散制御することが可能に
なって外部の制御部から切替制御される必要がなくな
り、またクロック断検出回路、ドライバ制御回路共に簡
単な回路で実現できるため、ＣＰＵを用いた制御部によ
る切替制御と比べて、切替制御に要する時間を短縮する
ことができる。また、クロック断検出回路を積分回路、
及びしきい値判定回路から構成することにより、クロッ
ク信号の断絶を早期に検出するクロック断検出回路を簡
単な構成で実現することができる。

【００３９】また、クロック断検出回路をカウンタ、遅
延回路、比較判定回路から構成することにより、クロッ
ク信号の断絶を早期に検出するクロック断検出回路を簡
単な構成で実現することができる。また、ドライバ制御
回路を変化点検出回路、第１の論理積回路、遅延回路、
第２の論理積回路、セレクタ、及びフリップフロップ回
路から構成することにより、ＣＰＵを用いた制御部より
も処理時間を短縮できるドライバ制御回路を簡単な構成
で実現することができる。

【図面の簡単な説明】

【図１】 本発明の１実施例を示す切替制御装置のブロ
ック図である。

【図２】 切替制御装置内のクロック断検出回路のブロ
ック図である。

【図３】 クロック断検出回路の動作を説明するための
タイミングチャート図である。

【図４】 切替制御装置内のドライバ制御回路のブロッ
ク図である。

【図５】 ドライバ制御回路の動作を説明するためのタ
イミングチャート図である。

【図６】 本発明の他の実施例を示すクロック断検出回
路のブロック図である。

【図７】 クロック断検出回路の動作を説明するための
タイミングチャート図である。

【図８】 従来の切替制御装置のブロック図である。

【符号の説明】

１ａ、２ａ…クロック送出部、１１、２１…ドライバ、
１２ａ、２２ａ…クロック断検出回路、１３、２３…ド
ライバ制御回路、１００…積分回路、１０１…しきい値
判定回路、２００…変化点検出回路、２０１…第１の論
理積回路、２０２…遅延回路、２０３…第２の論理積回
路、２０４…セレクタ、２０５…フリップフロップ回
路、３００…４進カウンタ、３０１…遅延回路、３０２
…比較判定回路。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 クロック信号を生成するクロック信号生
   成回路を備えたクロック送出部を複数有し、これら複数
   のクロック送出部の切替制御を行う切替制御装置におい
   て、 各クロック送出部内に、クロック信号生成回路と外部装
   置の開閉接続を行うドライバと、 全クロック送出部内のドライバの出力と接続され、入力
   されるクロック信号が断絶するとクロック断検出信号を
   出力するクロック断検出回路と、 前記ドライバが閉状態のときにクロック断検出信号が出
   力されると、ドライバを開状態にさせて前記クロック信
   号生成回路と外部装置を切り離し、ドライバが開状態の
   ときにクロック断検出信号が出力されると、所定時間経
   過後にドライバを閉状態にさせて前記クロック信号生成
   回路と外部装置を接続するドライバ制御回路とを有する
   ことを特徴とする切替制御装置。
2. 【請求項２】 請求項１記載の切替制御装置において、 前記クロック断検出回路は、入力されたクロック信号を
   積分する積分回路と、 この積分回路の出力がしきい値より小さくなるとクロッ
   ク断検出信号を出力するしきい値判定回路とからなるこ
   とを特徴とする切替制御装置。
3. 【請求項３】 請求項１記載の切替制御装置において、 前記クロック断検出回路は、入力されたクロック信号を
   カウントするカウンタと、 このカウンタの出力を遅延させる遅延回路と、 前記カウンタと遅延回路の出力が一致するとクロック断
   検出信号を出力する比較判定回路とからなることを特徴
   とする切替制御装置。
4. 【請求項４】 請求項１記載の切替制御装置において、 前記ドライバ制御回路は、クロック断検出信号の変化点
   を検出すると検出信号を出力する変化点検出回路と、 この変化点検出回路からの検出信号とクロック断検出信
   号の論理積をとる第１の論理積回路と、 この第１の論理積回路の出力を所定時間遅延させる遅延
   回路と、 この遅延回路の出力信号とクロック断検出信号の論理積
   をとる第２の論理積回路と、 ドライバを閉状態にさせるドライバ制御信号が出力され
   ているときは前記第１の論理積回路の出力を選択し、ド
   ライバを開状態にさせるドライバ制御信号が出力されて
   いるときは前記第２の論理積回路の出力を選択するセレ
   クタと、 このセレクタの出力をクロック入力としてドライバに前
   記ドライバ制御信号を出力し、前記セレクタからクロッ
   ク入力があると前記ドライバ制御信号の状態を反転させ
   るフリップフロップ回路とからなることを特徴とする切
   替制御装置。