KR950010344B1 - 모터 서보 시스템의 신호 누락 보상 회로 - Google Patents

모터 서보 시스템의 신호 누락 보상 회로 Download PDF

Info

Publication number
KR950010344B1
KR950010344B1 KR1019920013822A KR920013822A KR950010344B1 KR 950010344 B1 KR950010344 B1 KR 950010344B1 KR 1019920013822 A KR1019920013822 A KR 1019920013822A KR 920013822 A KR920013822 A KR 920013822A KR 950010344 B1 KR950010344 B1 KR 950010344B1
Authority
KR
South Korea
Prior art keywords
data
signal
output
memory
count
Prior art date
Application number
KR1019920013822A
Other languages
English (en)
Other versions
KR940003158A (ko
Inventor
김경환
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019920013822A priority Critical patent/KR950010344B1/ko
Priority to US08/101,242 priority patent/US5383066A/en
Priority to JP19103893A priority patent/JP3387978B2/ja
Publication of KR940003158A publication Critical patent/KR940003158A/ko
Application granted granted Critical
Publication of KR950010344B1 publication Critical patent/KR950010344B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P5/00—Arrangements specially adapted for regulating or controlling the speed or torque of two or more electric motors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
    • G11B15/46—Controlling, regulating, or indicating speed
    • G11B15/467—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven
    • G11B15/473—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven by controlling the speed of the heads
    • G11B15/4731—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven by controlling the speed of the heads control of headwheel rotation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Electric Motors In General (AREA)
  • Feedback Control In General (AREA)
  • Control Of Position Or Direction (AREA)
  • Control Of Velocity Or Acceleration (AREA)

Abstract

내용 없음.

Description

모터 서보 시스템의 신호 누락 보상 회로
제 1 도는 종래의 모터 서보 시스템의 블럭 구성도.
제 2 도는 제 1 도 중 카운터의 동작 파형도.
제 3 도는 제 1 도 중 D/A 변환기의 동작 파형도.
제 4 도는 본 발명에 따른 모터 서보 시스템의 블럭 구성도.
제5a도-제5d도는 제 4 도중 판별부의 구체 회로도.
제 6 도는 모터 서보 시스템에서 신호 누락시 보상하는 흐름도.
제 7 도는 모터 서보 시스템에서보상 신호의 출력 파형도.
* 도면의 주요부분에 대한 부호의 설명
401 : 클릭발생부 402 : 제어부
403 : 카운터 404 : 출력부
405 : 래치 406 : 메모리
407 : 판별부 408 : 데이타검출부
409 : 롬 410 : D/A변환기
본 발명은 모터 서보 제어 회로에 관한 것으로, 특히 모터 서보 제어 회로에서 수신 펄스 누락시에도 모터를 안정되게 동작시킬 수 있는 회로에 관한 것이다.
일반적으로 모터를 사용하는 시스템에서는 상기 모터에 의해 발생되는 상태신호를 분석한 후, 이를 이용하여 상기 모터의 구동을 제어한다. 제 1 도는 드럼을 사용하는 모터 서보 제어 회로의 구성을 도시하고 있는데, 이러한 모터 서보 제어 회로으로는 테이프를 기록 매체로 사용하는 VTR시스템 또는 DAT시스템 등이 될 수 있다. 상기와 같은 모터 서보 제어 회로은 드럼 모터의 주파수 발생기(Drum Frequency Generator)에서 출력하는 신호(이하 "DFG신호"라 칭함)에 의해 상기 드럼 모터의 구동을 제어한다. 상기 DFG신호는 드럼 모티의 회전 상태에 따라 발생되는 펄스 신호로서, 제어부 (102)로 인가된다. 상기 DFG신호가 수신되면, 상기 제어부(102)는 제 2 도에 도시한 바와 같이 상기 DFG신호가 하강 에지(falling edge)로 천이되는 t1시점에서 타운터(103)를 리세트시키고 t2시점에서 상기 카운터(103)를 인에이블시키기 위한 프리세트신호 PS를 발생한다. 그러면 상기 카운터(103)는 상기와 같이 t1시점에서 이제까지 계수하여 저장하고 있던 카운트데이타를 초기화하고 t2시점에서 수신되는 클릭을 다시 계수하기 시작한다. 그러므로 상기 카운터(103)는 클럭발생부(101)로부터 수신되는 클럭을 t2시점에서부터 계수하기 시작하여 상기 DFG신호가 하강 에지가 되는 시점까지 상기 클럭을 계수한다. 이때 상기 클럭발생부(101)는 VTR시스템의 경우 색부반송파신호 fsc가 된다. 따라서 상기 카운터(103)는 상기 DFG신호의 1주기 동안에 발생되는 색부반송파신호 fsc의 수가 계수되어짐을 알 수 있다. 그리고 상기 카운터(103)를 출력하는 카운트데이타 CNT는 출력부(104)로 인가되며, 상기 카운트데이타 CNT를 수신하는 출력부(104)는 수신되는 카운트데이타 CNT를 D/A변환기(107)로 인가한다. 또한 상기 t1시점에서 상기 DFG신호가 하강 에지로 천이되는 순간 상기 제어부(102)는 샘플신호 SP를 출력한다. 그러면 메모리(105)가 상기 샘플신호 SP에 의해 인에이블되어 상기 카운터(103)에 상기 DFG신호의 1주기동안 계수한 값을 수신하여 저장한다. 그리고 상기 메모리(105)의 출력을 수신하는 데이타 출력 메모리인 롬(106)은 상기 메모리(105)의 출력을 수신하여 상기 D/A변환기(107)로 인가한다. 그러면 상기 D/A변환기(107)는 상기 롬(106)과 출력부(104)의 출력을 수신하여 제 3 도와 같이 수신된 데이타에 따라 드럼 모터의 구동전압을 발생한다. 이때 상기 D/A변환기(107)는 상기 카운트데이타 CNT에 의해 범위(renge)가 결정되는데, 상기와 같이 결정되는 전압 범위는 제 3 도에 도시된 바와 같이 상기 롬(106)을 출력하는 데이타에 의해 선형 영역 D2의 전압이 좌우되고, 출력부(104)의 출력에 의해 비선형영역 D1 또는 D3의 전압이 좌우된다. 즉, 상기 D/A변환기(107)는 상기 롬(106)의 출력에 의해 선형영역 D2의 전압을 설정하고, 상기 출력부(104)의 출력에 의해 속도가 상당히 빠를시 비선형영역 D3의 전압으로 설정하고 속도가 극도로 느릴시 비선형영역 D1의 전압으로 설정하며, 중심 속도보다 빠를시 1/2VDD보다 높은전압이 출력되고 늦을시 낮은 전압이 출력되며, 결국 부궤환(negative feedback)으로 중심속도 전압은 VDD/2로 구동전압이 출력될 수 있도록 한다. 그러나 상기와 같이 드럼 서보계를 운용하는 경우에는 상기 DFG신호에 의해 모터의 구동이 제어되는데, 상기 DFG신호가 누락되는 경우에는 상기 드럼모터의 구동에 이상 현상이 발생된다. 즉, 상기와 같은 드럼 서보계에서는 상기 DFG신호가 누락되면, 상기 D/A변환기(107)에서는 상기 카운트데이타 CNT의 이상에 따라 비선형영역 D1의 출력전압인 VDD(5V)가 출력되며, 이로인해 화면의 떨림 현상이 발생되는 문제점이 있었다.
따라서, 본 발명의 목적은 모터 서보 제어 회로에서 모터의 구동 상태 신호가 누락되는 경우에도 최종 출력되는 모터 구동 신호가 안정될 수 있도록 보상할 수 있는 회로를 제공함에 있다.
본 발명의 또다른 목적은 모터의 서보 제어 회로에서 모터의 상태 신호가 누락 유무를 판별하며, 신호가 누락되는 경우 전 상태의 모터구동신호를 출력하여 모터의 구동을 안정화시킬 수 있는 회로를 제공함에 있다.
상기 본 발명의 목적을 달성하기 위하여 본 발명은 모터구동신호를 수신하며, 상기 모터구동주기에 대응되는 카운트제어신호 및 메모리제어신호를 발생하는 제어수단과 ; 상기 카운트제어신호에 의해 인에이블되어 상기 모터구동주기 단위로 수신되는 클럭을 계수하여 카운트데이타를 발생하는 수단과 ; 상기 메모리제어신호에 의해 상기 카운트데이타를 수신하여 현 데이타로 저장하는 동시에 저장중인 데이타를 전 데이타로 저장하는 메모리수단과 ; 상기 메모리수단의 현 데이타를 수신하여 레인지를 검출하며, 비정상적인 속도 범위일시 제 2 논리신호를 출력하고, 정상적인 속도 범위일시 제 1 논리신호를 출력하는 판별수단과 ; 정상 상태에서의 제 1 출력데이타를 저장하고 있으며, 상기 카운트데이타를 수신하며 상기 판별수단의 출력을 수신하여 제 1 논리신호일시 상기 카운트데이타를 수신하며 상기 판별수단의 출력을 수신하여 제 1 논리신호일시 상기 카운트데이타를 제 1 출력데이타로 출력하고, 제 2 논리신호일시 저장중인 데이타를 제 1 출력데이타로 출력하는 제 1 출력데이타 출력수단과 ; 상기 메모리수단의 현 데이타 및 전 데이타를 수신하며, 상기 판별수단의 출력을 수신하여 제 1 논리신호일시 상기 현 데이타를 제 2 출력데이타로 출력하고 제 2 논리신호일시 상기 전 데이타를 제 2 출력데이타로 출력하는 제 2 출력데이타 출력수단과 ; 상기 제 1 출력데이타 및 제 2 출력데이타를 수신하며, 상기 제 1 출력데이타에 의해 선형영역의 유무를 결정하고 상기 제 2 출력데이타에 의해 전압값을 결정하여 아날로그의 모터구동전압으로 변환출력하는 D/A변환수단으로 구성됨을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제 4 도는 본 발명에 따를 서보 시스템의 블럭 구성도로서, DFG신호를 수신하며, 상기 DFG신호의 천이시점에서 순차적으로 제 1 샘플신호 SP1, 제 3 샘플신호 SP3, 제 2 샘플신호 SP2를 출력하며, 카운트 개시를 위한 프리세트신호를 발생하는 제어부(402)와 ; 색부반송파신호 fsc를 수신하여 카운트클럭CK을 발생하는 클럭발생부(401)와 ; 상기 클럭발생부(401)의 출력을 클럭신호로 수신하고 상기 제어부(402)의 출력을 인에이블신호로 수신하며, 상기 프리세트신호 수신시 인에이블되어 상기 DFG신호의 1주기 동안 상기 클럭을 계수하여 카운트데이타 CNT를 출력하고, 상기 프리세트신호 해제시 상기 카운트데이타 CNT를 초기화하는 카운터(403)와 ; 제 1 메모리(451)(451)-제 3 메모리(453)로 이루어지고 상기 제어부(402)의 제 1 샘플신호 SP1-제 3 샘플신호 SP3를 제어신호로 수신하며, 상기 제 1 메모리(451)는 상기 카운터(403)의 출력과 연결되어 상기 제 1 샘플신호 SP1 수신시 상기 카운트데이타 CNT를 현 데이타로 수신 저장하며, 상기 제 2 메모리(452)는 상기 제 1 메모리(451)와 연결되며 상기 제 2 샘플신호 SP2 수신시 상기 제 1 메모리(451)의 출력을 전 데이타로 수신하고, 상기 제 3 메모리(453)는 상기 제 2 메모리(452)와 연결되며 상기 제 3 샘플신호 수신시 상기 제 2 메모리(452)의 출력을 제 2 출력데이타로 수신 저장하는 메모리와 ; 상기 메모리의 제 1 메모리(451)와 연결되며, 상기 제 1 메모리(451)를 출력하는 현 데이타를 수신하여 레인지를 검출하는 동시에 상기 DFG신호의 누락 유무를 판별하여 정상적인 상태에서 제 1 논리신호를 발생하고 신호 누락 상태에서 제 2 논리신호를 출력하는 판별부(407)와 ; 상기 카운터(403)의 출력단과 연결되며, 카운트데이타 CNT를 수신하여 비선형영역에서의 변환 전압을 설정하기 위한 제 1 출력데이타를 발생하는 출력부(404)와, 상기 출력부(404)의 출력이 정상 상태에서의 상기 제 1 출력데이타를 저장하고 있는 래치(405)와, 제 1 단자가 상기 출력부(404)와 연결되고 제 2 단자가 상기 래치(405)와 연결되며 제어단이 상기 판별부(407)와 연결되어, 상기 제 1 논리신호가 수신될시 상기 제 1 단자로 스위칭되어 상기 출력부(404)의 출력을 제 1 출력데이타로 선택하며, 상기 제 2 논리신호가 수신될시 상기 래치(405)의 출력을 제 1 출력데이타로 선택출력하는 스위치 SW3으로 이루어지는 제 1 출력데이타 출력수단과 ; 상기 판별부(407)의 출력을 수신하며 상기 제 2 논리신호가 연속적으로 발생될시 데이타검출신호를 발생하는 데이타검출부(408)와, 제 1 단자가 상기 제어부의 제 3 샘플신호 SP3와 연결되고 제 2 단자가 접지 전원과 연결되며 제어단이 상기 데이타검출부(408)와 연결되어, 상기 데이타검출신호 수신시 상기 제 2 단자로 스위칭되어 상기 제 3 메모리(453)가 상기 제 2 메모리(452)의 출력을 전 데이타로 수신 저장하지 못하도록 제어하며, 상기 데이타검출신호가 발생되지 않을시 상기 제 1 단자로 스위칭되여 상기 제 2 메모리(452)의 출력을 상기 제 3 메모리(453)에 저장할 수 있도록 상기 제 3 샘플신호 SP3의 통로를 형성하는 스위치 SW1으로 이루어지는 연속에러검출수단과 ; 제 1 단자가 상기 메모리의 제 1 메모리(451)의 출력단과 연결되고 제 2 단자가 상기 메모리의 제 3 메모리(453)의 출력단과 연결되며 상기 판별부(407)의 출력을 제어신호로 수신하여, 상기 제 1 논리신호 수신시 상기 제 1 메모리(451)이 현 데이타를 제 2 출력데이타로 출력하고 상기 제 2 논리신호 수신시 상기 제 3 메모리(453)의 출력을 제 2 출력데이타로 출력하는 스위치 SW2와, 상기 스위치 SW2와 연결되어 상기 스위치 SW2를 출력하는 제 2 출력데이타를 발생하는 롬(409)로 이루어지는 제 2 출력데이타 출력수단과 ; 상기 제 1 출력데이타 출력수단의 출력과 상기 제 2 출력데이타 출력수단의 출력을 수신하여 상기 제 1 출력데이타에 의해 비선형영역의 전압을 설정하고 상기 제 2 출력데이타에 의해 선형영역의 전압을 설정하여 아날로그의 모터구동전압으로 출력하는 D/A변환기(410)로 구성된다.
제5a도는 제 4 도중 판별부(407)의 구성도로서, 수신되는 제 2 카운트데이타 CNT2를 분석하여 레인지를 검출하는 레인지검출기(510)와, 상기 레인지검출기(510)의 출력을 수신하며 상기 레인지검출신호의 상태를 분석하여 신호누락 유무에 따라 제 1 스위칭신호 및 제 2 스위칭신호를 발생하는 신호누락판별기(520)로 구성된다.
제5b도는 상기 제5a도중 레인지검출기(510)의 구성도로서, 제 1 기준데이타 REF1와 상기 제 2 카운트데이타 CNT2를 비교하는 제 1 비교기(511)와, 상기 제 2 기준데이타 REF2와 상기 제 2 카운트데이타 CNT2를 비교하는 제 2 비교기(512)와, 상기 제 1 비교기(511)와 제 2 비교기(512)의 출력을 논리조합하여 상기 제 2 카운트데이타 CNT2가 범위내의 데이타인가 유무를 나타내는 레인지검출신호EN을 출력을 게이트(513)로 구성된다. 상기에서 제 1 비교기(511)는 REF1＞CNT2일 때 정상상태의 신호를 출력하고, 제 2 비교기(512)는 REF2≤CNT2일 때 정상 상태의 신호를 출력한다. 따라서 상기 게이트(513)는 상기 카운트데이타 CNT가 REF1≥DATA≥REF2일 때 레인지 내에 있음을 나타내는 레인지검출신호 EN을 출력한다.
제5c도는 제5a도중 신호 누락판별기(520)의 구체 회로도로서, 상기 레인지검출신호 EN의 상태를 분석하여 신호누락 유무를 판별하며, 판별결과에 따라 제 1 스위칭신호 DDQ 및 제 2 스위칭신호 DHD를 발생한다.
제5d도는 제5c도의 상태 S1-S11에 천이 관계를 도시하고 있으며, 각 상태 S1-S11의 값을 하기와 같다.
[표 1]
제 6 도는 드럼 모터의 회전에 따라 DFG신호의 누락 유무를 판별하여 보상하는 동작 파형도로서, 제6a도는 DFG신호의 파형도이고, 제6b도는 신호 누락시 보상하지 않은 형태의 파형도이며, 제6c도는 신호 누락시 이를 보상한 형태의 파형도를 나타내고 있다.
제 7 도는 본 발명에 따라 신호를 수신하여 정상적인 상태로 판별되며 보상없이 그대로 데이타를 출력하여 모터구동전압을 발생하고, 신호 누락 상태로 판별되면 전상태의 데이타를 출력하여 이전 상태와 동일한 모터구동전압을 발생하는 과정을 도시하고 있다.
상술한 구성에 의거 본 발명을 제 2 도-제 7 도를 참조하여 상세히 설명한다.
DFG신호는 드럼 모터의 회전 상태에 따라 발생되는 펄스 신호로서, 제어부(402)로 인가된다. 상기 DFG신호가 수신되면, 상기 제어부(402)는 제 2 도에 도시한 바와 같이 상기 DFG신호가 하강 에지(falling edge)로 천이되는 t1시점에서 카운터(403)를 리세트시키고 t2시점에서 상기 카운터(403)를 인에이블시키기 위한 프리세트신호 PS를 발생한다. 그러면 상기 카운터(403)는 상기와 같이 t1시점에서 이제까지 계수하여 저장하고 있던 카운트데이타를 초기화하고 t2시점에서 수신되는 클럭을 다시 계수하기 시작한다. 그러므로 상기 카운터(403)는 클럭발생부(401)로부터 수신되는 클럭을 t2시점에서부터 계수하기 시작하여 상기 DFG신호가 하강 에지가 되는 시점까지 상기 클럭을 계수한다. 이때 상기 클럭발생부(401)는 VTR시스템의 경우 색부반송파신호 fsc가 된다. 따라서 상기 카운터(403)는 상기 DFG신호의 1주기 동안에 발생되는 색부반송파신호 fsc의 수를 계수한다. 상기 카운터(403)의 출력데이타는 다수 비트를 갖는 데이타가 되는데, 이중 MSB측의 비트데이타는 선형 또는 비선형영역의 데이타인가 아닌가를 나타내기 위한 제 1 카운트데이타 CNT1이 되고 나머지 LSB측의 비트들은 모터 구동을 위한 제 2 카운트데이타 CNT가 된다. 따라서 상기 카운터(403)를 출력하는 제 1 카운트데이타 CNT1는 출력부(404)로 인가되며, 상기 제 1 카운트데이타 CNT1를 수신하는 출력부(404)는 수신되는 카운트데이타 CNT1를 선형영역 또는 비선형영역임을 나타내기 위한 제 1 출력데이타로 출력한다.
또한 상기 제어부(402)는 상기 DFG신호를 분석하여 제 1 샘플신호 SP1-제 3 샘플신호 SP3신호를 발생한다. 상기 제 1 샘플신호 SP1-제 3 샘플신호 SP3은 메모리(406)의 제 1 메모리(451)-제 3 메모리(453)의 인에이블신호로 사용된다. 여기서 상기 제 1 샘플신호 SP1은 상기 카운터(403)의 출력을 상기 제 1 메모리(451)에 저장하기 위한 신호로서 상기 DFG신호가 하강에지로 천이될시 발생되며, 이때 상기 제 1 샘플신호 SP1은 상기 카운터(403)이 리세트되기 바로전에 발생된다. 그리고 상기 제 1 샘플신호 SP1가 발생된 후, 약간 지연되어 제 3 샘플신호 SP3 및 제 2 샘플신호 SP2가 순차적으로 발생된다. 그러므로 상기 제 3 샘플신호 SP3 및 제 2 샘플신호 SP2는 상기 제 1 샘플신호 SP1이 지연된 신호가 된다. 따라서 상기 제 1 메모리(451)는 상기 카운터(403)의 출력과 연결되어 상기 제 1 샘플신호 SP1 수신시 상기 제 2 카운트데이타 CNT2를 현 데이타로 수신 저장한다. 그리고 상기 제 3 메모리(453)는 상기 제 2 메모리(452)와 연결되어 상기 제 3 샘플신호 SP3 수신시 상기 제 2 메모리(452) 저장하고 있는 이전상태의 제 2 카운트데이타 CNT2를 제 2 출력데이타로 수신 및 저장하며, 상기 제 2 메모리(452)는 상기 제 1 메모리(451)와 연결되어 상기 제 2 샘플신호 SP2 수신시 상기 제 1 메모리에 저장한 현재의 제 2 카운트데이타 CNT2를 다음 상태에서 이전상태의 제 2 카운트데이타 CNT2로 사용할 수 있도록 수신 및 저장한다.
상기 제 1 메모리(451)를 출력하는 현 제 2 카운트데이타 CNT2는 판별부(407)로 인가되는데, 그러면 상기 판별부(407)는 제5a도와 같이 레인지검출기(510)와 신호누락판별기(520)로 이루어진다. 여기서 상기 제 1 논리는 "로우"상태의 논리를 의미하며, 제 2 논리는 "하이"상태의 논리를 의미한다. 그리고 DOQ신호는 제 1 스위칭신호에 대응되며, DHD신호는 제 2 스위칭신호에 대응된다. 레인지검출기(510) (range detector)는 상기 현 제 2 카운트데이타 CNT2로부터 범위를 검출하여 상기 드럼모터의 회전속도가 정상인지 아니면 회전속도가 느린지 검사하고, 상기 회전속도가 느리면 신호 누락 유무를 판별하기 위한 검출신호를 발생한다. 이는 상기 현 제 2 카운트데이타 CNT2를 수신한 후 제 3 도에 도시한 바와 같이 선형영역 D2에 존재하는 카운트값을 가지면 상기 드럼모터의 회전을 정상 속도로 간주한다. 또한 상기 레인지검출기의 정상속도 범위는 사용자에 의해 설정될 수 있다. 즉, 상기 레인지검출기(510)는 제5b도와 같이 제 1 비교기(511) 및 제 2 비교기(51)를 이용하여 구성된다. 그러므로 상기 제 1 기준데이타 REF1과 제 2 기준데이타 REF2를 어떻게 설정하느냐에 따라 레인지검출기신호 EN의 논리가 결정된다. 따라서 REF1＜선형여역 D2≤REF2로 설정하면 상기 레인지검출신호는 선형영역 D2 내에서 검출되며, 선형여역 이외의 기준데이타를 설정하면 설정된 기준데이타에 따라 상기 레인지검출신호가 검출된다. 여기서 상기 레인지검출기의 비교범위를 REF1＜선형영역 D2≤REF2로 가정한다. 이러한 경우 상기 레인지검출기(510)는 하이상태 논리를 갖는 레인지검출신호 EN 발생한다. 그러나 상기 제 1 메모리(451)로부터 수신한 현 카운트데이타 CNT2가 비선형영역 D1에 존재하는 경우, 이는 상기 드럼모터의 회전속도가 느린 상태가 된다. 그러면 상기 레인지검출기(510)는 상기 드럼모터가 정상 상태가 아님을 감지하고 제 5 도와 같은 신호누락판별기(520)를 인에이블시키기 위하여 로우 논리를 갖는 레인지검출신호 EN을 발생한다. 이때 상기 레인지검출기(510)에서 로우 신호를 출력하면 상기 신호누락판별기(520)는 인에이블되어 정상 속도 도달 여부를 검사한다. 이때 상기 신호누락판별기(520)는 상기 레인지검출기(510)의 출력 논리 상태에 따라 수신되는 클럭CK의 발생 횟수를 확인하여 제어신호를 발생한다. 그러므로 상기 신호누락판별기(520)는 정상 속도 도달 상태를 파악하기 위하여 하이 논리 상태에서 연속 8회 이상인가를 확인하며, 정상 속도가 8회 이상인 상태에서 로우 논리 신호가 발생되면 DOQ신호를 하이 신호로 출력하여 제 2 논리신호를 발생하고, 이후 정상 속도에서 4회 이상 후 다시 로우 논리 신호가 발생되면 상기 DOQ신호를 하이로하여 제 2 논리신호를 출력한다. 상기와 같은 레인지에서 로우 논리가 한번 또는 두번까지 발생되면 상기 DOQ신호는 하이 상태의 제 2 논리신호로 출력된다. 상기와 같은 상태 이외에는 상기 DOQ신호는 로우 상태의 제 1 논리신호로 출력된다. 또한 기와 같이 신호가 누락되어 상기 상기 DOQ신호가 연속하여 2회 이상 하이 상태의 제 2 논리신호로 출력되는 경우에는 DHD신호가 하이 상태로 출력된다. 상기와 같은 상태이외에는 상기 DHD신호는 항상 로우 상태 신호를 출력하며 이는 정상 상태의 신호가 된다. 상기 DHD신호는 수신 신호 누락에 의해 상기 제 2 메모리(452)에 전 데이타로 저장되어 있는 비정상데이타가 제 3 메모리(453)에 저장되지 않도록하기 위함이다.
상기 제5c도와 같은 신호 누락 판별기에서 각각의 D플립플롭 DF1-DF4의 입력인 DA-DD의 논리식 및 출력인 DOQ 및 DHD의 논리식은 하기와 같다.
그리고 상기와 같은 DA-DD 및 A-D의 상태와 현재 상기 레인지검출기로부터 출력되는 신호 EN의 논리 상태에 따라 상기 제 1 스위칭신호 DOQ는 하기 <표 1>와 같이 상태가 천이된다.
[표 1]
상태천이 테이블
그러므로 상기 <표 1>과 같은 테이블에 따라 입력되는 신호 EN에 따른 상태 천이 흐름도는 제5d도와 같이 표현된다. 따라서 상술한 바와 같이 신호누락 판별기는 상기 레인지검출기로부터 출력되는 신호 EN에 의해 하기 [표 2]와 같이 동작됨을 알 수 있다.
[표 2]
상기 제5c도에 도시된 신호 누락판별기(520)에서 EN은 레인지검출기(510)의 출력신호이며, CK는 상기 제 1 샘플신호 SP1보다 약간 지연되고 상기 제 3 샘플신호 SP3보다 빠른 신호이고, R은 파워 온시 발생되는 시스템 리세트 신호이다. 상기 판별부(407)의 DOQ신호가 하이 상태인 경우에는 전 상태의 데이타를 출력하기 위한 제 2 논리신호로 발생되는 동시에 로우 상태인 경우에는 현 상태의 데이타를 출력하기 위한 제 1 논리신호로 발생된다. 또한 상기 판별부(407)의 DHD신호가 하이 상태인 경우에는 상기 제 3 샘플신호 SP3의 인가를 차단하여 상기 제 3 메모리(453)가 이전 상태의 데이타를 그대로 유지할 수 있도록 하며, 로우 상태인 경우에는 상기 제 3 샘플신호 SP3이 인가되도록 제어하여 상기 제 2 메모리(452)의 저장데이타를 상기 제 3 메모리(453)에 전 데이타로 저장시킨다.
상기와 같은 동작은 상기 제 7 도와 같은 과정으로 수행되는데, 먼저 상기 제 1 메모리(451)로부터 현재의 제 2 카운트데이타 CNT2를 701단계에서 수신하면, 상기 판별부(407)는 702단계에서 레인지를 검출한다. 이는 상기 현 제 2 카운트데이타 CNT2를 수신한 후 제 3 도에 도시한 바와 같이 선형영역 D2에 존재하는 카운트값을 가지면 상기 드럼모터의 회전을 정상 속도로 간주하며, 이러한 경우 상기 신호누락판별기(520)는 상기 DOQ신호를 로우 상태의 제 1 논리신호로 출력한다. 그러면 상기 제 1 논리신호에 의해 스위치 SW1은 제 1 단자로 스위칭되어 상기 제 1 메모리(451)로부터 수신되는 현재의 카운트데이타를 제 2 출력데이타로 하여 롬으로 인가하며, 스위치 SW3은 역시 제 1 단자로 스위칭되어 상기 출력부(404)로부터 출력되는 제 1 카운트데이타 CNT1를 제 1 출력데이타로 선택 출력한다. 그러면 D/A변환기(410)는 상기 수신되는 현재의 제 1 출력데이타 및 제 2 출력데이타를 수신하여 정상적인 드럼모터의 회전속도에 발생되는 데이타를 아날로그의 전압으로 변환하여 출력한다. 그러나 상기 제 1 메모리(451)로부터 수신한 현 카운트데이타 CNT가 비선형영역 D1에 존재하는 경우, 이는 상기 드럼모터의 회전속도가 느린 상태가 된다. 그러면 상기 판별부(407)의 레인지검출기(510)는 703단계에서 상기 드럼모터의 비정상적인 속도로 구동됨을 인지하고 신호누락판별기(520)를 인에이블시키며, 상기 신호누락판별기(520)에서 신호의 누락 상태임을 판별하면 상기 DOQ신호를 하이논리를 갖는 제 2 논리신호로 출력한다. 그러면 상기 제 2 논리신호에 의해 스위치 SW1은 제 2 단자로 스위칭되어 상기 제 3 메모리(453)로부터 수신되는 전 상태의 카운트데이타를 제 2 출력데이타로 하여 롬으로 인가하며, 스위치 SW3은 역시 제 2 단자로 스위칭되어 상기 래치(405)로부터 출력되는 데이타를 제 1 출력데이타로 선택 출력한다.
상기 래치(405)에는 정상 상태에서의 제 1 출력데이타 값을 저장하고 있는 상태이므로, 상기 드럼모터가 비정상적인 속도로 구동되는 경우에 상기 카운터(403)의 출력과 무관하게 정상적인 제 2 출력데이타를 출력하게 된다. 그러면 상기 D/A변환기(410)는 상기 세팅된 제 1 출력데이타 및 이전 상태의 제 2 출력데이타를 수신하여 아날로그의 전압으로 변환하므로서 이전 상태의 속도로 상기 드럼모터를 제어하게 된다. 따라서 상기와 같이 DFG신호가 누락되어도 상기 드럼모터의 속도를 전상태의 속도로 유지시킬 수 있으므로서 상기 드럼모터의 안정되게 제어할 수 있다.
또한 상기 신호의 누락이 연속되어 발생되면 전 상태의 카운트데이타를 저장하고 있는 제 3 메모리(453)의 값도 정상적인 데이타로 유지할 수 없게 된다. 즉, 상기 DFG신호가 연속하여 2개 이상 누락되면 상기 제 2 메모리(452)에 저장되어 있는 전 데이타가 상기 제 3 메모리(453)에 저장된다고 하더라도 이는 이미 에러가 발생된 데이타이므로 이전 데이타로 이용할 수 없게 된다. 그러므로 상기 판별부(407)에서는 상기 신호 누락이 감지되면 연속적으로 신호 누락이 발생되는가 검사한 후, 연속적인 경우에는 상기 제 2 메모리(452)의 데이타가 상기 제 3 메모리(453)에 저장되지 못하도록 제어한다. 먼저 신호가 연속적으로 발생되지 않는 경우 상기 판별부(407)의 신호누락판별기(520)는 연속에러검출유무를 나타내는 DFD신호를 로우 논리로 출력한다. 그러면 데이타검출부(408)는 스위치 SW1을 제 1 단자 측으로 연결시키며, 이로인해 상기 스위치 SW1은 상기 제어부(402)로부터 출력되는 제 3 샘플신호 SP3을 상기 제 3 메모리(453)로 인가한다. 따라서 상기 제 3 메모리(453)는 상기 제 3 샘플신호 SP3이 수신되면 상기 제 2 메모리(452)에 저장되어 있는 데이타를 이전 상태의 데이타로 수신하여 저장한다. 이런 상태는 상기 신호의 누락이 1회 발생시까지 수행된다. 그러나 상기 신호 누락이 2회 발생되면 상기 제 2 메모리(452)에 저장되어 있는 데이타도 에러가 발생된 상태의 데이타가 된다. 그러므로 이러한 경우에는 상기 제 2 메모리(452)에 저장된 데이타를 상기 제 3 메모리(453)에 저장하면 안된다. 상기 판별부(407)의 신호누락판별기(520)가 상기 DHD신호를 하이 논리로 발생하면 상기 신호가 2회 이상 발생된 상태가 되며, 이때 상기 데이타검출부(408)는 상기 스위치 SW1을 접지전원단으로 연결한다. 그러므로 상기 제 3 메모리(453)로 인가되는 제 3 샘플신호 SP3의 통로가 차단되며, 이로인해 상기 제 3 메모리(453)는 디스에이블 상태가 되어 상기 제 2 메모리(452)의 출력을 수신할 수 없는 상태가 된다.
따라서 상기 제 3 메모리(453)는 상기 드럼모터가 비정상적인 속도로 동작하는 경우 상기 제 3 메모리(453)는 정상적인 상태에서 발생된 이전 상태의 카운트데이타를 저장하고 있게 된다. 그러므로 상기 드럼모터가 정상적인 속도로 구동되지 못하는 상태가 발생되더라도 상기 제 3 메모리(453)에 이전 상태의 데이타가 안정되게 유지되고 있으므로 상기 D/A변환기(410)는 항상 안정된 데이타로 상기 드럼모터의 구동 전압을 발생하게 된다.
또한 상기와 같은 모터서보 제어 회로을 구현할시, 상기 카운터(403)로부터 출력되는 제 2 카운트데이타 CNT2를 저장하는 카운트 메모리와 일정값으로 설정된 고정 데이타를 저장하고 있는 세트메모리로 상기 메모리(406)를 구성할 수 있다. 이런경우 상기 카운트 메모리는 상기 제 1 메모리에 대응되며, 상기 세트메모리는 상기 제 2 메모리 및 제 3 메모리의 기능을 수행한다. 따라서 상기 판별부(407)에서 정상상태임을 나타내는 제 1 스위칭신호 DOQ가 출력되면, 상기 제 2 스위칭(SW2)가 카운트 메모리측으로 스위칭되어 상기 D/A변환기(410)로 현재의 제 2 카운트데이타 CNT2를 인가한다. 그러나 상기 판별부(408)에서 비정상 상태임을 나타내는 제 2 스위칭신호 DOQ를 출력하면, 상기 제 2 스위치 SW2가 세트메모리측으로 스위칭되어 상기 D/A변환기(410)로 고정된 세트 데이타가 출력된다. 따라서 상기와 같은 구성을 갖는 경우에는 신호누락시 모터의 구동을 안정되게 갖는 경우에는 신호누락시 모터의 구동을 안정되게 제어할 수 있음을 알 수 있다.
따라서 상기와 같은 모터 서보 제어 회로을 VTR시스템에 이용하는 경우, 드럼모터의 DFG신호가 누락되더라도 전 상태의 드럼모터의 구동 상태를 유지시킴으로서, 드럼위상판별기(Drum Phase Detector) 출력에 순간적인 흔들림 현상이 일어나는 것을 방지할 수 있으며, 또한 비디오헤드스위치신호(Video Head Swich Signal)의 흔들림 현상으로 인한 화면의 떨림현상을 방지할 수 있다.
상술한 바와 같이, 본 발명은 모터 서보 제어 회로에서 상기 모터의 속도 제어시 신호를 디지탈 처리한 후 디지탈 변환된 신호를 아날로그 신호로 변환하여 상기 모터로 제어하는데, 이때 상기 신호의 누락 유무를 판별하여 신호가 누락된 상태에서는 전 상태의 모터 구동 상태를 유지시키므로서 상기 모터의 구동 상태를 항상 안정되게 유지할 수 있는 효과가 있다.

Claims (9)

  1. 모터 서보 제어 회로에 있어서, 모터의 회전에 따라 발생되는 주파수발생신호를 모터구동신호로 수신하며, 상기 기준제어신호에 의해 카운트제어신호 및 메모리제어신호를 발생하는 제어수단과, 상기 카운트제어신호에 의해 인에이블되어 상기 모터구동신호 주기동안 수신되는 클럭을 계수하여 카운트데이타를 발생하는 수단과, 상기 메모리제어신호에 의해 상기 카운트데이타를 수신하여 현 데이타로 저장하는 동시에 저장중인 데이타를 전 데이타로 저장하는 메모리수단과, 상기 메모리수단의 현 데이타를 수신하여 속도 범위를 검출하며, 비정상적인 속도 범위일시 제 2 논리신호를 출력하고, 정상적인 속도 범위일시 제 1 논리신호를 출력하는 판별수단과, 설정된 제 1 출력데이타를 저장하고 있으며, 상기 판별수단의 출력을 수신하여 제 1 논리신호일시 상기 카운트데이타를 제 1 출력데이타로 출력하고, 제 2 논리신호일시 상기 설정된 제 1 출력데이타를 선택 출력하는 제 1 출력데이타 출력수단과, 상기 메모리수단의 현 데이타 및 전 데이타를 수신하며, 상기 판별수단의 출력을 수신하여 제 1 논리신호일시 상기 현 데이타를 제 2 출력데이타로 출력하고 제 2 논리신호일시 상기 전 데이타를 제 2 출력데이타로 출력하는 제 2 출력데이타 출력수단과, 상기 제 1 출력데이타 및 제 2 출력데이타를 수신하며, 상기 제 1 출력데이타에 의해 선형영역의 유무를 결정하고 상기 제 2 출력데이타에 의해 전압 값을 결정하여 아날로그의 모터구동전압으로 변환출력하는 D/A변환기수단으로 구성된 것을 특징으로 하는 모터 서보 제어 회로.
  2. 제 1 항에 있어서, 판별수단이, 상기 현 카운트데이타를 수신하며, 상기 수신 데이타의 범위를 검출하여 정상 속도의 범위 이내의 데이타 수신시 제 1 논리신호를 발생하고 정상 속도의 범위 이외의 데이타 수신시 제 2 논리신호를 출력하는 레인지검출기와, 상기 레인지검출기에서 제 2 논리신호 발생시 동작되어 상기 모터구동신호의 누락 유무를 판별하여 신호 누락 감지시 상기 제 2 논리신호를 출력하는 신호누락판별기로 구성된 것을 특징으로 하는 모터 서보 제어 회로.
  3. 제 2 항에 있어서, 레인지검출기가, 상기 수신되는 현 데이타를 제 1 기준데이타와 비교하는 제 1 비교수단과, 상기 수신되는 현 데이타를 제 2 기준데이타와 비교하는 제 2 비교수단과, 상기 제 1 비교수단과 제 2 비교수단의 출력을 수신하여 상기 현 데이타가 상기 제 1 기준데이타 및 제 2 기준데이타의 사이에 있을시 상기 제 1 논리신호를 발생하는 수단으로 구성된 것을 특징으로 하는 모터 서보 제어 회로.
  4. 모터 서보 제어 회로에 있어서, 모터의 회전에 따라 발생되는 주파수발생신호를 모터구동신호로 수신하며, 상기 기준제어신호에 의해 카운트제어신호 및 메모리제어신호를 발생하는 제어수단과, 상기 카운트제어신호에 의해 인에이블되어 상기 모터구동신호 주기동안 수신되는 클럭을 계수하여 카운트데이타를 발생하는 수단과, 상기 메모리제어신호에 의해 상기 카운트데이타를 수신하여 현 데이타로 저장하는 동시에 저장중인 데이타를 전 데이타로 저장하는 메모리수단과, 상기 메모리수단의 현 데이타를 수신하여 속도 범위를 검출하며, 정상 속도 범위에서 제 1 논리를 갖는 제 1 스위칭신호를 발생하며, 비정상적인 속도 범위일시 상기 모터구동신호의 누락유무를 판별하여 누락시 제 2 논리를 갖는 제 1 스위칭신호를 발생하고, 상기 제 1 스위칭신호가 연속적으로 발생될시 제 2 스위칭신호를 발생하는 판별수단과, 상기 판별수단의 출력을 수신하며, 상기 제 2 스위칭신호 수신시 상기 메모리수단으로 인가되는 메모리제어신호를 차단하여 전 상태의 데이타를 계속 유지시키는 데이타검출수단과, 설정된 제 1 출력데이타를 저장하며, 상기 판별수단의 출력을 수신하여 상기 제 1 논리를 갖는 제 1 스위칭신호일시 상기 카운트데이타를 제 1 출력데이타로 선택출력하고, 상기 제 2 논리를 갖는 제 1 스위칭신호일시 저장중인 상기 제 1 출력데이타를 선택출력하는 제 1 출력데이타 출력수단과, 상기 메모리수단의 현 데이타 및 전 데이타를 수신하며, 상기 판별수단의 출력을 수신하여 제 1 논리를 갖는 제 1 스위칭신호일시 상기 현 데이타를 제 2 출력데이타로 출력하고 제 2 논리를 갖는 제 1 스위칭신호일시 상기 전 데이타를 제 2 출력데이타로 출력하는 제 2 출력데이타 출력수단과, 상기 제 1 출력데이타 및 제 2 출력데이타를 수신하며, 상기 제 1 출력데이타에 의해 선형영역의 유무를 결정하고 상기 제 2 출력데이타에 의해 전압값을 결정하여 아날로그의 모터구동전압으로 변환출력하는 D/A변환수단으로 구성된 것을 특징으로 하는 모터 서보 제어 회로.
  5. 제 4 항에 있어서, 판별수단이, 상기 현 카운트데이타를 수신하며, 상기 수신 데이타의 범위를 검출하여 정상 속도의 범위 이내의 데이타 수신시 제 1 논리신호를 발생하고 정상 속도의 범위 이외의 데이타 수신시 제 2 논리신호를 출력하는 레인지검출기와, 상기 레인지검출기에서 제 1 논리신호 수신시 디스에이블되여 상기 제 1 논리를 갖는 제 1 스위칭신호를 출력하고, 상기 제 2 논리신호 수신시 인에이블되어 상기 모터구동신호의 누락 유무를 판별하여 신호 누락 감지시 상기 제 2 논리를 갖는 제 1 스위칭신호를 출력하는 수단과, 상기 제 1 스위칭신호의 상태를 검사하며, 상기 제 2 논리를 갖는 제 1 스위칭신호가 2회 이상 연속하여 발생시 상기 제 2 스위칭신호를 발생하는 수단으로 구성된 것을 특징으로 하는 모터 서보 제어 회로.
  6. 제 4 항 또는 제 5 항에 있어서, 상기 제어수단이 상기 모터구동신호의 천이 시점에서 순차적으로 제 1 샘플신호, 제 3 샘플신호, 제 2 샘플신호의 순서로 상기 메모리제어신호를 출력하고, 상기 메모리수단이 제 1 메모리-제 3 메모리로 구성되어, 상기 제 1 메모리가 상기 제 1 샘플신호에 의해 상기 카운트데이타 발생수단에서 출력되는 카운트데이타를 현 데이타로 저장하며, 상기 제 3 메모리가 상기 제 3 샘플신호에 의해 상기 제 2 메모리의 카운트데이타를 전 데이타로 저장하고, 상기 제 2 메모리가 상기 제 2 샘플신호에 의해 상기 제 1 메모리의 카운트데이타를 전 데이타로 저장하는 것을 특징으로 하는 모터 서보 제어 회로.
  7. 모터 서보 제어 회로에 있어서, 모터의 회전에 따라 발생되는 주파수발생신호를 모터구동신호로 수신하며, 상기 기준제어신호에 의해 카운트제어신호 및 메모리제어신호를 발생하는 제어수단과, 상기 카운트제어신호에 의해 인에이블되어 상기 모터구동신호 주기동안 수신되는 클럭을 계수하여 카운트데이타를 발생하는 수단과, 상기 메모리제어신호에 의해 상기 카운트데이타를 수신하여 현 데이타로 저장하는 카운트메모리와, 일정 값으로 고정된 데이타를 저장하는 세트메모리로 구성되는 메모리수단과, 상기 카운트메모리의 현 데이타를 수신하여 속도 범위를 검출하며, 비정상적인 속도 범위일시 제 2 논리신호를 출력하고, 정상적인 속도 범위일시 제 1 논리신호를 출력하는 판별수단과, 설정된 제 1 출력데이타를 저장하고 있으며, 상기 판별수단의 출력을 수신하여 제 1 논리신호일시 상기 카운트메모리의 현 데이타를 제 1 출력데이타로 출력하고, 제 2 논리신호일시 상기 설정된 제 1 출력데이타를 선택출력하는 제 1 출력데이타 출력수단과, 상기 카운트메모리의 현 데이타 및 세트메모리의 고정데이타를 수신하며, 상기 판별수단의 출력을 수신하여 제 1 논리신호일시 상기 카운트메모리의 현 데이타를 제 2 출력데이타로 출력하고 제 2 논리신호일시 상기 세트메모리의 고정데이타를 제 2 출력데이타로 출력하는 제 2 출력데이타 출력수단과, 상기 제 1 출력데이타 및 제 2 출력데이타를 수신하며, 상기 제 1 출력데이타에 의해 선형영역의 유무를 결정하고 상기 제 2 출력데이타에 의해 전압값을 결정하여 아날로그의 모터구동전압을 변환출력하는 D/A변환수단으로 구성된 것을 특징으로 하는 모터 서보 제어 회로.
  8. 제 7 항에 있어서, 판별수단이, 상기 현 카운트데이타를 수신하며, 상기 수신데이타의 범위를 검출하여 정상 속도의 범위 이내의 데이타 수신시 제 1 논리신호를 발생하고 정상 속도의 범위 이외의 데이타 수신시 제 2 논리신호를 출력하는 레인지검출기와, 상기 레인지검출기에서 제 2 논리신호 발생시 동작되어 상기 모터구동신호의 누락 유무를 판별하여 신호 누락 감지시 상기 제 2 논리신호를 출력하는 신호누락판별기로 구성된 것을 특징으로 하는 모터 서보 제어 회로.
  9. 제 8 항에 있어서, 레인지검출기가, 상기 수신되는 현 데이타를 제 1 기준데이타와 비교하는 제 1 비교수단과, 상기 수신되는 현 데이타를 제 2 기준데이타와 비교하는 제 2 비교수단과, 상기 제 1 비교수단과 제 2 비교수단의 출력을 수신하여 상기 현 데이타가 상기 제 1 기준데이타 및 제 2 기준데이타의 사이에 있을시 상기 제 1 논리신호를 발생하는 수단으로 구성된 것을 특징으로 하는 모터 서보 제어 회로.
KR1019920013822A 1992-07-31 1992-07-31 모터 서보 시스템의 신호 누락 보상 회로 KR950010344B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920013822A KR950010344B1 (ko) 1992-07-31 1992-07-31 모터 서보 시스템의 신호 누락 보상 회로
US08/101,242 US5383066A (en) 1992-07-31 1993-08-02 Compensation for the dropout of a drum frequency generator signal in a drum servo system
JP19103893A JP3387978B2 (ja) 1992-07-31 1993-08-02 サーボシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920013822A KR950010344B1 (ko) 1992-07-31 1992-07-31 모터 서보 시스템의 신호 누락 보상 회로

Publications (2)

Publication Number Publication Date
KR940003158A KR940003158A (ko) 1994-02-21
KR950010344B1 true KR950010344B1 (ko) 1995-09-14

Family

ID=19337357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920013822A KR950010344B1 (ko) 1992-07-31 1992-07-31 모터 서보 시스템의 신호 누락 보상 회로

Country Status (3)

Country Link
US (1) US5383066A (ko)
JP (1) JP3387978B2 (ko)
KR (1) KR950010344B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07212414A (ja) * 1994-01-11 1995-08-11 Fujitsu Ltd 信号伝送装置
US5764431A (en) * 1994-05-16 1998-06-09 Storage Technology Corporation Media velocity detection for a capstanless tape transport
US7269783B2 (en) 2003-04-30 2007-09-11 Lucent Technologies Inc. Method and apparatus for dedicated hardware and software split implementation of rate matching and de-matching
JP2006351109A (ja) * 2005-06-16 2006-12-28 Matsushita Electric Ind Co Ltd 光ディスク信号処理装置及び光ディスク再生装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55109184A (en) * 1979-02-13 1980-08-22 Victor Co Of Japan Ltd Rotational speed control system
JPS6086985A (ja) * 1983-10-18 1985-05-16 Matsushita Electric Ind Co Ltd ドロツプアウト補償装置
JPH0646479B2 (ja) * 1987-05-18 1994-06-15 株式会社日立製作所 モ−タ回転制御装置

Also Published As

Publication number Publication date
JP3387978B2 (ja) 2003-03-17
KR940003158A (ko) 1994-02-21
US5383066A (en) 1995-01-17
JPH06189574A (ja) 1994-07-08

Similar Documents

Publication Publication Date Title
US4562549A (en) Digital player using a pulse width detector
EP0169479B1 (en) Auto-tracking method and apparatus of a magnetic recording/reproducing apparatus
US6597485B1 (en) Optical transmitter circuit
US5208595A (en) Digitally controlled adaptive slew rate delta modulator
EP0213549B1 (en) Automatic tracking system for magnetic recording and reproducing apparatus
KR950010344B1 (ko) 모터 서보 시스템의 신호 누락 보상 회로
KR940007625B1 (ko) 기록 재생 장치
JP2003512755A (ja) 集積デジタルアナログ変換器のための組込み式自己テスト
US5557274A (en) Ad converter and magnetic recording/regenerating apparatus using the same
US4506202A (en) Digital servo circuit
US4355284A (en) Phase correction system
US6704382B1 (en) Self-sweeping autolock PLL
US6078444A (en) Read channel auxiliary high precision data conversion
KR0141126B1 (ko) 디지탈 기록재생시스템에 있어서 코드변환제어장치 및 방법
JP2776884B2 (ja) サンプリングレート導出装置
US5303279A (en) Timer circuit
KR970005992B1 (ko) 듀티 검출 회로
US5495368A (en) Method of tracking thresholds on a read signal
US5089821A (en) Digital data reproducing circuit for a magnetic recording apparatus of reproducing digital data without being affected by capable external noise, drop-ins, and drop-outs
US5166841A (en) Tape transport apparatus
US6304207B1 (en) Cyclic analog to digital converter with mis-operational detector
US6259664B1 (en) Defect detection in an optical disk data reproduction system
KR0155858B1 (ko) 캡스턴 서보회로
JPS58100206A (ja) デジタル信号の再生装置
KR940007622B1 (ko) 고속 서어치시 드럼회전 방향절환 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090814

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee