JP2776884B2 - サンプリングレート導出装置 - Google Patents
サンプリングレート導出装置Info
- Publication number
- JP2776884B2 JP2776884B2 JP1126817A JP12681789A JP2776884B2 JP 2776884 B2 JP2776884 B2 JP 2776884B2 JP 1126817 A JP1126817 A JP 1126817A JP 12681789 A JP12681789 A JP 12681789A JP 2776884 B2 JP2776884 B2 JP 2776884B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sampling rate
- output
- input
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005070 sampling Methods 0.000 title claims description 42
- 238000009795 derivation Methods 0.000 title claims description 6
- 230000004044 response Effects 0.000 claims abstract description 4
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000008859 change Effects 0.000 abstract description 3
- 238000001514 detection method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000008602 contraction Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229940028444 muse Drugs 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- GMVPRGQOIOIIMI-DWKJAMRDSA-N prostaglandin E1 Chemical compound CCCCC[C@H](O)\C=C\[C@H]1[C@H](O)CC(=O)[C@@H]1CCCCCCC(O)=O GMVPRGQOIOIIMI-DWKJAMRDSA-N 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/95—Time-base error compensation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/95—Time-base error compensation
- H04N5/956—Time-base error compensation by using a digital memory with independent write-in and read-out clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Optical Head (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronizing For Television (AREA)
- Measurement Of Radiation (AREA)
- Developing Agents For Electrophotography (AREA)
- Other Investigation Or Analysis Of Materials By Electrical Means (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、電気信号、例えばビデオ信号をらせん走査
式ビデオレコーダにより磁気記録担体から読取った際に
適用する時間軸補正に関するものである。
式ビデオレコーダにより磁気記録担体から読取った際に
適用する時間軸補正に関するものである。
（従来の技術） 1976年４月に発行された雑誌“Monitor−Proc.IREE"
の第118〜122頁にこのような時間軸補正につき説明され
ている。この場合、時間軸誤差を以下のようにして補正
している。すなわち、読取った後に時間軸誤差を呈して
いるビデオ信号を可変のサンプリングレート（速度）で
デジタル化してこのサンプリングレートと同じ可変の周
波数でメモリ中に記憶（読込み）する。次にメモリ中に
記憶されたビデオ信号を固定の周波数で読出す。可変の
サンプリングレート、従って読込み周波数は瞬時の時間
軸誤差に基づいて発生される。従ってメモリを読出すこ
とにより得られたビデオ信号には時間軸誤差がなくな
り、引続いてこのビデオ信号をテレビジョンスクリーン
上に表示するためのアナログビデオ信号に変換すること
ができる。
の第118〜122頁にこのような時間軸補正につき説明され
ている。この場合、時間軸誤差を以下のようにして補正
している。すなわち、読取った後に時間軸誤差を呈して
いるビデオ信号を可変のサンプリングレート（速度）で
デジタル化してこのサンプリングレートと同じ可変の周
波数でメモリ中に記憶（読込み）する。次にメモリ中に
記憶されたビデオ信号を固定の周波数で読出す。可変の
サンプリングレート、従って読込み周波数は瞬時の時間
軸誤差に基づいて発生される。従ってメモリを読出すこ
とにより得られたビデオ信号には時間軸誤差がなくな
り、引続いてこのビデオ信号をテレビジョンスクリーン
上に表示するためのアナログビデオ信号に変換すること
ができる。
1985年８月29日に東京で開催された会合“テクニカル
・グループ・オン・ビデオ・レコーディング・オブ・ア
イ・ティ・イー・ジェー（Technical group on video r
ecording of ITEJ）”で配布された論文“アン・アナロ
グ・セグメント・レコーディング・システム・フォー・
ホーム・ユース・ミューズ・ブィ・ティー・アール（An
Analog Segment Recording System for Home Use MUSE
VTR）”（オーワシ氏等著）には、電気信号、例えばビ
デオ信号からサンプリングレートを導出する装置が開示
されており、この装置は電気信号を受ける入力端子を有
し、この入力端子は同期信号分離器の入力端に結合さ
れ、この同期信号分離器は、その入力端に供給された前
記の電気信号から同期信号を取出しこの同期信号を位相
ロックループの位相比較器の第１入力端に結合されたこ
の同期信号分離器の出力端に生ぜしめるように構成され
ており、サンプリングレート導出装置は更に前記の位相
比較器の出力端に結合された入力端を有する電圧制御発
振器を具えており、この電圧制御発振器の出力端は、可
変のサンプリングレートを生じるサンプリングレート導
出装置の出力端子と、カウンタを有する分周器の入力端
とに結合され、この分周器の出力端は前記の位相比較器
の第２入力端に結合されている。
・グループ・オン・ビデオ・レコーディング・オブ・ア
イ・ティ・イー・ジェー（Technical group on video r
ecording of ITEJ）”で配布された論文“アン・アナロ
グ・セグメント・レコーディング・システム・フォー・
ホーム・ユース・ミューズ・ブィ・ティー・アール（An
Analog Segment Recording System for Home Use MUSE
VTR）”（オーワシ氏等著）には、電気信号、例えばビ
デオ信号からサンプリングレートを導出する装置が開示
されており、この装置は電気信号を受ける入力端子を有
し、この入力端子は同期信号分離器の入力端に結合さ
れ、この同期信号分離器は、その入力端に供給された前
記の電気信号から同期信号を取出しこの同期信号を位相
ロックループの位相比較器の第１入力端に結合されたこ
の同期信号分離器の出力端に生ぜしめるように構成され
ており、サンプリングレート導出装置は更に前記の位相
比較器の出力端に結合された入力端を有する電圧制御発
振器を具えており、この電圧制御発振器の出力端は、可
変のサンプリングレートを生じるサンプリングレート導
出装置の出力端子と、カウンタを有する分周器の入力端
とに結合され、この分周器の出力端は前記の位相比較器
の第２入力端に結合されている。
（発明が解決しようとする課題） 上述した既知の装置によって発生されるサンプリング
レートは妨害に可成り感応しやすい。本発明の目的は、
時間軸誤差に応じて可変のサンプリングレート周波数及
び読込み周波数を発生するも妨害に感応しにくいサンプ
リングレート導出装置を提供せんとするにある。
レートは妨害に可成り感応しやすい。本発明の目的は、
時間軸誤差に応じて可変のサンプリングレート周波数及
び読込み周波数を発生するも妨害に感応しにくいサンプ
リングレート導出装置を提供せんとするにある。
（課題を解決するための手段） 本発明は、ビデオ信号のような電気信号を受ける入力
端子を有し、この電気信号からサンプリングレートを導
出するサンプリングレート導出装置であって、前記の入
力端子は同期信号分離器の入力端に結合され、この同期
信号分離器は、その入力端に供給された前記の電気信号
から同期信号を取出しこの同期信号を位相ロックループ
の位相比較器の第１入力端に結合されたこの同期信号分
離器の出力端に生ぜしめるように構成されており、サン
プリングレート導出装置は更に前記の位相比較器の出力
端に結合された入力端を有する電圧制御発振器を具えて
おり、この電圧制御発振器の出力端は、可変のサンプリ
ングレートを生じるサンプリング導出装置の出力端子
と、カウンタを有する分周器の入力端とに結合され、こ
の分周器の出力端は前記の位相比較器の第２入力端に結
合されている当該サンプリングレート導出装置におい
て、このサンプリングレート導出装置が更に、前記の同
期信号分離器の出力端に結合された第１入力端と、ヘッ
ド切換え信号を受ける第２入力端と、制御信号を生じる
出力端とを有するゲート回路を具えており、このゲート
回路の出力端が前記の分周器の制御信号入力端に結合さ
れ、このゲート回路は、ヘッド切換え後の第１の瞬時に
制御信号を発生し、この制御信号をヘッド切換え後のｎ
番目の同期信号を検出する第２の瞬時まで保持するよう
に構成され、前記の分周器は、前記の制御信号に応答し
て前記のカウンタの計数値を特定値にセットするととも
に前記のカウンタを前記の第２の瞬時に分周を行うエネ
ーブル状態にするように構成されていることを特徴とす
る。
端子を有し、この電気信号からサンプリングレートを導
出するサンプリングレート導出装置であって、前記の入
力端子は同期信号分離器の入力端に結合され、この同期
信号分離器は、その入力端に供給された前記の電気信号
から同期信号を取出しこの同期信号を位相ロックループ
の位相比較器の第１入力端に結合されたこの同期信号分
離器の出力端に生ぜしめるように構成されており、サン
プリングレート導出装置は更に前記の位相比較器の出力
端に結合された入力端を有する電圧制御発振器を具えて
おり、この電圧制御発振器の出力端は、可変のサンプリ
ングレートを生じるサンプリング導出装置の出力端子
と、カウンタを有する分周器の入力端とに結合され、こ
の分周器の出力端は前記の位相比較器の第２入力端に結
合されている当該サンプリングレート導出装置におい
て、このサンプリングレート導出装置が更に、前記の同
期信号分離器の出力端に結合された第１入力端と、ヘッ
ド切換え信号を受ける第２入力端と、制御信号を生じる
出力端とを有するゲート回路を具えており、このゲート
回路の出力端が前記の分周器の制御信号入力端に結合さ
れ、このゲート回路は、ヘッド切換え後の第１の瞬時に
制御信号を発生し、この制御信号をヘッド切換え後のｎ
番目の同期信号を検出する第２の瞬時まで保持するよう
に構成され、前記の分周器は、前記の制御信号に応答し
て前記のカウンタの計数値を特定値にセットするととも
に前記のカウンタを前記の第２の瞬時に分周を行うエネ
ーブル状態にするように構成されていることを特徴とす
る。
前記の分周器は制御信号による制御の下で出力信号を
抑止するようにするのが好ましい。
抑止するようにするのが好ましい。
本発明は、既知の装置の動作はビデオレコーダにおけ
る読取り処理中にヘッド切換えにより妨害を受けるとい
う事実の認識を基に成したものである。ヘッド切換え中
位相飛越し、従って（可成り大きな）時間誤差が記録担
体から読取られた信号中に生じ、これらの時間誤差が装
置中の位相ロックループの動作に妨害を及ぼす。本発明
の目的は、位相ロックループがヘッド切換えの結果とし
てビデオ信号中に生じる位相妨害に応答しないようにす
ることにある。この目的は、本発明の手段によって、す
なわち、ヘッド切換え中でこのヘッド切換え後のｎ番目
の同期信号、好ましくは第１同期信号を検出した後分周
器の出力信号を抑止し、前記の位相比較器がヘッド切換
え前とほぼ同じ位相誤差を再び測定するように前記の分
周器をプリセットすることにより達成される。この場合
位相ロックループは（ライン）同期信号に直接ロック
し、前記の信号中の時間軸誤差を再び正しく追従しうる
とともに対応するサンプリングレート及び読込み周波数
を生じうるようになり、且つこの位相ロックループはヘ
ッド切換えにより生じる妨害に応答しないようになる。
る読取り処理中にヘッド切換えにより妨害を受けるとい
う事実の認識を基に成したものである。ヘッド切換え中
位相飛越し、従って（可成り大きな）時間誤差が記録担
体から読取られた信号中に生じ、これらの時間誤差が装
置中の位相ロックループの動作に妨害を及ぼす。本発明
の目的は、位相ロックループがヘッド切換えの結果とし
てビデオ信号中に生じる位相妨害に応答しないようにす
ることにある。この目的は、本発明の手段によって、す
なわち、ヘッド切換え中でこのヘッド切換え後のｎ番目
の同期信号、好ましくは第１同期信号を検出した後分周
器の出力信号を抑止し、前記の位相比較器がヘッド切換
え前とほぼ同じ位相誤差を再び測定するように前記の分
周器をプリセットすることにより達成される。この場合
位相ロックループは（ライン）同期信号に直接ロック
し、前記の信号中の時間軸誤差を再び正しく追従しうる
とともに対応するサンプリングレート及び読込み周波数
を生じうるようになり、且つこの位相ロックループはヘ
ッド切換えにより生じる妨害に応答しないようになる。
前記の同期信号分離器と前記の位相比較器の入力端と
の間には遅延ユニットを配置しうる。このようにするこ
とにより、位相ロックループがヘッド切換え後、より一
層急速にロックインするようになる。この場合この遅延
ユニットにより生ぜしめる遅延をゲート回路及び分周器
により生ぜしめられる遅延にほぼ等しくする必要があ
る。遅延ユニットがないと、ゲート回路及び分周器によ
って生ぜしめられる遅延により、位相比較器が第１同期
信号を受けると直ちに正しい位相誤差を測定するように
分周器中のカウンタの計数値をセットすることを妨げ
る。このセットは遅延ユニットを加えることにより可能
となる。
の間には遅延ユニットを配置しうる。このようにするこ
とにより、位相ロックループがヘッド切換え後、より一
層急速にロックインするようになる。この場合この遅延
ユニットにより生ぜしめる遅延をゲート回路及び分周器
により生ぜしめられる遅延にほぼ等しくする必要があ
る。遅延ユニットがないと、ゲート回路及び分周器によ
って生ぜしめられる遅延により、位相比較器が第１同期
信号を受けると直ちに正しい位相誤差を測定するように
分周器中のカウンタの計数値をセットすることを妨げ
る。このセットは遅延ユニットを加えることにより可能
となる。
（実施例） 以下図面につき説明するに、第１図は本発明による装
置を用いた時間軸補正回路を線図的に示す。回転ヘッド
ドラム（図示せず）上に径方向で互いに対向して配置し
た２つのヘッドK1及びK2は磁気記録担体（図示せず）の
長手方向に対し傾斜したトラック（図示せず）からビデ
オ信号を読取る。この目的のために、記録担体を180゜
よりもわずかに大きな巻きつけ角でヘッドドラムに巻き
つける。ヘッドK1はトラックからビデオ信号を読取り、
このビデオ信号を上側位置にあるスイッチＳを経てアナ
ログ−デジタル（Ａ−Ｄ）変換器１に供給する。次に、
ヘッドK2によりビデオ信号が次のトラックから読取られ
る。この場合スイッチＳが下側位置となり、このビデオ
信号もＡ−Ｄ変換器１に供給される。記録担体から読取
られるビデオ信号は例えば記録担体の輸送中の取扱いの
不備や記録担体の伸縮によって時間誤差を呈するおそれ
がある。
置を用いた時間軸補正回路を線図的に示す。回転ヘッド
ドラム（図示せず）上に径方向で互いに対向して配置し
た２つのヘッドK1及びK2は磁気記録担体（図示せず）の
長手方向に対し傾斜したトラック（図示せず）からビデ
オ信号を読取る。この目的のために、記録担体を180゜
よりもわずかに大きな巻きつけ角でヘッドドラムに巻き
つける。ヘッドK1はトラックからビデオ信号を読取り、
このビデオ信号を上側位置にあるスイッチＳを経てアナ
ログ−デジタル（Ａ−Ｄ）変換器１に供給する。次に、
ヘッドK2によりビデオ信号が次のトラックから読取られ
る。この場合スイッチＳが下側位置となり、このビデオ
信号もＡ−Ｄ変換器１に供給される。記録担体から読取
られるビデオ信号は例えば記録担体の輸送中の取扱いの
不備や記録担体の伸縮によって時間誤差を呈するおそれ
がある。
第１図に示す回路はこれらの時間誤差を補正する作用
をする。この目的のために、ビデオ信号をＡ−Ｄ変換器
１においてサンプリングし、デジタル化する。サンプリ
ングレートは周波数fs′により決まる。サンプルはこの
サンプリングレートに等しい周波数でメモリ２内に読込
まれる。この目的のために前記のサンプリングレートが
Ａ−Ｄ変換器１の入力端３及びメモリ２の入力端４に与
えられる。周波数fs′は可変である。周波数fs′の変化
分はビデオ信号中の時間誤差により与えられる。実際、
周波数fs′はこれらの時間誤差を追従する。この目的の
ために、周波数fs′を、時間誤差を呈するビデオ信号か
ら取出す。この周波数fs′は後に説明する符号5,6及び
７を付した素子によって得る。
をする。この目的のために、ビデオ信号をＡ−Ｄ変換器
１においてサンプリングし、デジタル化する。サンプリ
ングレートは周波数fs′により決まる。サンプルはこの
サンプリングレートに等しい周波数でメモリ２内に読込
まれる。この目的のために前記のサンプリングレートが
Ａ−Ｄ変換器１の入力端３及びメモリ２の入力端４に与
えられる。周波数fs′は可変である。周波数fs′の変化
分はビデオ信号中の時間誤差により与えられる。実際、
周波数fs′はこれらの時間誤差を追従する。この目的の
ために、周波数fs′を、時間誤差を呈するビデオ信号か
ら取出す。この周波数fs′は後に説明する符号5,6及び
７を付した素子によって得る。
可変周波数fs′によりメモリ２内に読込まれたサンプ
ルは固定周波数fsで読出される。この目的のために、第
１図の回路は発振器８を有し、この発振器８が固定周波
数fsを発生しこの周波数をメモリ２の入力端９に供給す
る。メモリ２はFIFO（先入れ先出し）の形態のシフトレ
ジスタとして構成でき、この場合周波数fs′が読込みレ
ートを表わし、周波数fsが読出しレートを表わす。メモ
リ２から読出されたサンプルはデジタル−アナログ（Ｄ
−Ａ）変換器10に供給され、この変換器がデジタルサン
プルをアナログ信号に変換し、このアナログ信号が出力
端子11に供給される。この端子11における信号には時間
誤差がない。
ルは固定周波数fsで読出される。この目的のために、第
１図の回路は発振器８を有し、この発振器８が固定周波
数fsを発生しこの周波数をメモリ２の入力端９に供給す
る。メモリ２はFIFO（先入れ先出し）の形態のシフトレ
ジスタとして構成でき、この場合周波数fs′が読込みレ
ートを表わし、周波数fsが読出しレートを表わす。メモ
リ２から読出されたサンプルはデジタル−アナログ（Ｄ
−Ａ）変換器10に供給され、この変換器がデジタルサン
プルをアナログ信号に変換し、このアナログ信号が出力
端子11に供給される。この端子11における信号には時間
誤差がない。
可変周波数fs′は実際には符号５を付した本発明によ
るサンプリングレート導出装置内で発生される。
るサンプリングレート導出装置内で発生される。
第３図はこの装置の一実施例を示す。ビデオ信号は入
力端子15に供給される。このビデオ信号は順次のライン
Ｌ（第２図参照）を有し、各ラインは１つのライン同期
信号（すなわちラインパルス）16と、17で線図的に示す
バーストと、18で線図的に示す色度及び輝度情報とを有
する。
力端子15に供給される。このビデオ信号は順次のライン
Ｌ（第２図参照）を有し、各ラインは１つのライン同期
信号（すなわちラインパルス）16と、17で線図的に示す
バーストと、18で線図的に示す色度及び輝度情報とを有
する。
入力端子15は同期信号分離器20の入力端に結合され、
この同期信号分離器が、同期信号（ラインパルス）16を
ビデオ信号から分離させ、前記の同期信号をその出力端
21に生ぜしめる。この出力端21は単安定（ワンショッ
ト）マルチバイブレータ22を経て位相比較器25の一方の
入力端24に結合されており、この位相比較器はサンプル
−ホールド位相比較器として構成され、位相ロックルー
プ23の一部を構成する。このような位相比較器の一例は
第９図に示されており、後に詳細に説明する。
この同期信号分離器が、同期信号（ラインパルス）16を
ビデオ信号から分離させ、前記の同期信号をその出力端
21に生ぜしめる。この出力端21は単安定（ワンショッ
ト）マルチバイブレータ22を経て位相比較器25の一方の
入力端24に結合されており、この位相比較器はサンプル
−ホールド位相比較器として構成され、位相ロックルー
プ23の一部を構成する。このような位相比較器の一例は
第９図に示されており、後に詳細に説明する。
出力端21はゲート回路26の一方の入力端、すなわちＳ
−Ｒ（セット−リセット）フリップフロップのリセット
入力端にも結合されている。位相比較器25の出力端27は
電圧制御発振器28を経て出力端子29及び分周器31の入力
端30に結合されている。分周器31の出力端32は位相比較
器25の他方の入力端33に結合されている。
−Ｒ（セット−リセット）フリップフロップのリセット
入力端にも結合されている。位相比較器25の出力端27は
電圧制御発振器28を経て出力端子29及び分周器31の入力
端30に結合されている。分周器31の出力端32は位相比較
器25の他方の入力端33に結合されている。
第３図の装置の追加の入力端子35はゲート回路26の他
方の入力端、すなわちセット入力端に結合されている。
このゲート回路の出力端36は分周器31の制御信号入力端
37に結合されている。
方の入力端、すなわちセット入力端に結合されている。
このゲート回路の出力端36は分周器31の制御信号入力端
37に結合されている。
第３図に示す装置の動作を以下に、信号波形を示す第
2,5及び６図につき説明する。
2,5及び６図につき説明する。
同期信号分離器20はその入力端に供給されるビデオ信
号から同期信号（ラインパルス）16を抽出し、これら同
期信号をその出力端21に生ぜしめる。これらのラインパ
ルスは第５図（ｂ）に矢印として線図的に示してある。
単安定マルチバイブレータ22はこれらのラインパルスを
例えば50％のデューティーサイクルを有する方形波信号
（第５図（ｃ）参照）に変換する。ラインパルスの周波
数、従って方形波信号の周波数はfHとする。この周波数
fHはビデオ信号中の時間軸誤差を考慮してある程度変化
する。
号から同期信号（ラインパルス）16を抽出し、これら同
期信号をその出力端21に生ぜしめる。これらのラインパ
ルスは第５図（ｂ）に矢印として線図的に示してある。
単安定マルチバイブレータ22はこれらのラインパルスを
例えば50％のデューティーサイクルを有する方形波信号
（第５図（ｃ）参照）に変換する。ラインパルスの周波
数、従って方形波信号の周波数はfHとする。この周波数
fHはビデオ信号中の時間軸誤差を考慮してある程度変化
する。
位相ロックループ23は出力端29に周波数Ｎ・fHの方形
波信号を発生する。分周器31はこの周波数をＮで割る
為、周波数がfHでデューティーサイクルが例えば50％の
方形波（第５図（ｄ）参照）が出力端32に再び得られ
る。
波信号を発生する。分周器31はこの周波数をＮで割る
為、周波数がfHでデューティーサイクルが例えば50％の
方形波（第５図（ｄ）参照）が出力端32に再び得られ
る。
第５図（ｃ）及び（ｄ）に示す信号のデューティーサ
イクルは必ずしも互いに等しくする必要はない。しか
し、これら２つの信号のデューティーサイクルの和が10
0％となるようにするのが好ましい。例えば、第５図
（ｃ）の信号のデューティーサイクルが25％である場
合、第５図（ｄ）の信号のデューティーサイクルは75％
とするのが好ましい。
イクルは必ずしも互いに等しくする必要はない。しか
し、これら２つの信号のデューティーサイクルの和が10
0％となるようにするのが好ましい。例えば、第５図
（ｃ）の信号のデューティーサイクルが25％である場
合、第５図（ｄ）の信号のデューティーサイクルは75％
とするのが好ましい。
入力端子35にはヘッド切換えパルス（第５図（ａ）参
照）が供給される。これらのヘッド切換えパルスによる
制御の下でスイッチＳが他の位置に切換わる。
照）が供給される。これらのヘッド切換えパルスによる
制御の下でスイッチＳが他の位置に切換わる。
瞬時t1におけるヘッド切換えの結果、Ｔだけ遅延した
同期信号（第５図（ｂ）参照）が位相ロックループ23に
供給される。従ってこの瞬時t1で制御信号を発生させ、
フリップフロップ26をセットする。これによりこのフリ
ップフロップの出力が“高”レベルとなる（第５図
（ｅ）参照）。分周器31の制御信号入力端子37に供給さ
れるこの“高”レベルの制御信号による制御の下で、分
周器31の出力信号が抑止される。このことは、分周器の
出力信号が“高”レベルにある場合にこの出力信号を
“低”レベルにし（第６図（ｄ）参照）、この出力信号
が“低”レベルにある場合に、この出力信号を“低”レ
ベルに維持する（第５図（ｄ）参照）ことを意味する。
同期信号（第５図（ｂ）参照）が位相ロックループ23に
供給される。従ってこの瞬時t1で制御信号を発生させ、
フリップフロップ26をセットする。これによりこのフリ
ップフロップの出力が“高”レベルとなる（第５図
（ｅ）参照）。分周器31の制御信号入力端子37に供給さ
れるこの“高”レベルの制御信号による制御の下で、分
周器31の出力信号が抑止される。このことは、分周器の
出力信号が“高”レベルにある場合にこの出力信号を
“低”レベルにし（第６図（ｄ）参照）、この出力信号
が“低”レベルにある場合に、この出力信号を“低”レ
ベルに維持する（第５図（ｄ）参照）ことを意味する。
上記のヘッド切換え後の瞬時t2における次のラインパ
ルスによる制御の下でフリップフロップ26がリセットさ
れ、これによりこのフリップフロップの出力信号を低レ
ベルとする（第５図（ｅ）参照）。従って分周器31の出
力がエネーブルされる。
ルスによる制御の下でフリップフロップ26がリセットさ
れ、これによりこのフリップフロップの出力信号を低レ
ベルとする（第５図（ｅ）参照）。従って分周器31の出
力がエネーブルされる。
分周器31の上述した説明から明らかなように、この分
周器はカウンタを有する。制御信号の発生中のある所定
の瞬時で、例えば瞬時t1でこのカウンタを特定の計数値
に設定する必要がある。制御信号が消滅する瞬時t2後、
カウンタは自由に計数する。このことは、分周器31が上
述した特定構成となっている為に、ヘッド切換えが行わ
れた後の第２ラインパルスが現れる瞬時、すなわち瞬時
t3まで分周器31が方形波を再び発生しないということを
意味する。この瞬時から位相ロックループが第５図
（ｃ）の入力信号に再びロックする。
周器はカウンタを有する。制御信号の発生中のある所定
の瞬時で、例えば瞬時t1でこのカウンタを特定の計数値
に設定する必要がある。制御信号が消滅する瞬時t2後、
カウンタは自由に計数する。このことは、分周器31が上
述した特定構成となっている為に、ヘッド切換えが行わ
れた後の第２ラインパルスが現れる瞬時、すなわち瞬時
t3まで分周器31が方形波を再び発生しないということを
意味する。この瞬時から位相ロックループが第５図
（ｃ）の入力信号に再びロックする。
第４図は分周器31の一例を示す。この分周器はカウン
タ40を有し、このカウンタはその入力端41に供給される
パルスによる制御の下でカウント・アップ或いはカウン
ト・ダウンする。従って、ｎビットの連続数が出力端42
に現われ、アップ・カウントの場合にはこのカウンタは
000……00（10進数０）から111……11（10進数2n−１）
までカウントし、その後000……00でカウントを再開す
る。ここで、Ｎ＝2nであるものとする（しかし必ずしも
このようにする必要はない）。カウンタの出力端42にお
ける出力は２つの検出器43及び44の入力端に供給され
る。これら２つの検出器は２つの計数値、例えば計数値
000……00（10進値“0"）及び100……00（10進値“N/
2"）を通す。10進値で“0"が計数された場合、例えば検
出器43がセット−リセットフリップフロップ45をセット
せしめるパルスを生じる。この場合出力端32が“高”レ
ベルとなる。計数値が10進値で“N/2"である場合、検出
器44がフリップフロップ45をリセットするパルスを生じ
る。この場合出力端32が“低”レベルとなる。このよう
にして除数Ｎによる分周が達成される。
タ40を有し、このカウンタはその入力端41に供給される
パルスによる制御の下でカウント・アップ或いはカウン
ト・ダウンする。従って、ｎビットの連続数が出力端42
に現われ、アップ・カウントの場合にはこのカウンタは
000……00（10進数０）から111……11（10進数2n−１）
までカウントし、その後000……00でカウントを再開す
る。ここで、Ｎ＝2nであるものとする（しかし必ずしも
このようにする必要はない）。カウンタの出力端42にお
ける出力は２つの検出器43及び44の入力端に供給され
る。これら２つの検出器は２つの計数値、例えば計数値
000……00（10進値“0"）及び100……00（10進値“N/
2"）を通す。10進値で“0"が計数された場合、例えば検
出器43がセット−リセットフリップフロップ45をセット
せしめるパルスを生じる。この場合出力端32が“高”レ
ベルとなる。計数値が10進値で“N/2"である場合、検出
器44がフリップフロップ45をリセットするパルスを生じ
る。この場合出力端32が“低”レベルとなる。このよう
にして除数Ｎによる分周が達成される。
この場合、ゲート回路26から生じる制御信号が検出器
44とフリップフロップ45との間に配置されたORゲート46
の入力端に供給される。このことは、瞬時t1における制
御信号の立上り縁でフリップフロップがリセットされる
ということを意味する。この場合、出力端32が“高”レ
ベルにある場合この出力端32が“低”レベルとなり、こ
の出力端32が既に“低”レベルにある場合にはこの出力
端が“低”レベルを維持する。
44とフリップフロップ45との間に配置されたORゲート46
の入力端に供給される。このことは、瞬時t1における制
御信号の立上り縁でフリップフロップがリセットされる
ということを意味する。この場合、出力端32が“高”レ
ベルにある場合この出力端32が“低”レベルとなり、こ
の出力端32が既に“低”レベルにある場合にはこの出力
端が“低”レベルを維持する。
更に、第４図に示す分周器の特定構造の為に、入力端
30へのパルスNfhの供給は制御信号が現われる瞬時に抑
止する必要がある。この点は、一方の入力端に入力端30
が接続され他方の入力端にインバータ48で反転された制
御信号が供給されるANDゲート47によって達成される。
従って、カウンタ40は最早や瞬時t1から計数しない。制
御信号はカウンタのローディング入力端55にも供給され
る。制御信号の立下り縁で、すなわち瞬時t2で、カウン
タの入力端50に供給されている数a0……anがカウンタ40
内にローディングされ、その後にカウンタが計数を再開
しうる。回路中の種々の遅延の為に、この瞬時t2には計
数値を10進値０にセットできずに10進値１又は２又は他
の値にセットされる。このことは、出力信号がカウンタ
の第１サイクル中低レベルに維持され、カウンタはヘッ
ド切換え後第２ラインパルスが生じる瞬時、すなわちｔ
＝t3となる瞬時までの最初の間10進値０の計数値に達せ
ず、従ってこの瞬時までフリップフロップ45をセットし
て出力端32を“高”レベルにすることができないという
ことを意味する。カウンタ40はｔ＝t1及びｔ＝t2間の期
間中計数を停止する為、計数値a0……anをこの期間中の
他の瞬時にカウンタ40内にローディングすることもでき
る。
30へのパルスNfhの供給は制御信号が現われる瞬時に抑
止する必要がある。この点は、一方の入力端に入力端30
が接続され他方の入力端にインバータ48で反転された制
御信号が供給されるANDゲート47によって達成される。
従って、カウンタ40は最早や瞬時t1から計数しない。制
御信号はカウンタのローディング入力端55にも供給され
る。制御信号の立下り縁で、すなわち瞬時t2で、カウン
タの入力端50に供給されている数a0……anがカウンタ40
内にローディングされ、その後にカウンタが計数を再開
しうる。回路中の種々の遅延の為に、この瞬時t2には計
数値を10進値０にセットできずに10進値１又は２又は他
の値にセットされる。このことは、出力信号がカウンタ
の第１サイクル中低レベルに維持され、カウンタはヘッ
ド切換え後第２ラインパルスが生じる瞬時、すなわちｔ
＝t3となる瞬時までの最初の間10進値０の計数値に達せ
ず、従ってこの瞬時までフリップフロップ45をセットし
て出力端32を“高”レベルにすることができないという
ことを意味する。カウンタ40はｔ＝t1及びｔ＝t2間の期
間中計数を停止する為、計数値a0……anをこの期間中の
他の瞬時にカウンタ40内にローディングすることもでき
る。
第６図は他の波形例であり、上述した装置の動作の説
明を用いてこの第６図の信号を容易に取出しうる為、そ
の詳細な説明は省略する。この第６図の場合、第５図と
の唯一の相違は、位相ロックループ23に対する入力信号
が、ヘッド切換えが生じる瞬時に高レベルにあるという
ことである。
明を用いてこの第６図の信号を容易に取出しうる為、そ
の詳細な説明は省略する。この第６図の場合、第５図と
の唯一の相違は、位相ロックループ23に対する入力信号
が、ヘッド切換えが生じる瞬時に高レベルにあるという
ことである。
第７図は第３図の装置の一部を示す。この場合の第３
図との唯一の相違は単安定マルチバイブレータ22と位相
比較器25との間に追加の遅延ユニット55が配置され、
Ｔ′の追加の遅延を生ぜしめるようにした点である。
図との唯一の相違は単安定マルチバイブレータ22と位相
比較器25との間に追加の遅延ユニット55が配置され、
Ｔ′の追加の遅延を生ぜしめるようにした点である。
第８図は第７図に示す装置における種々の信号波形を
示す。この第８図から明らかなように、位相ロックルー
プ23の入力信号（第８図（ｃ）参照）はライン同期信号
に対して期間Ｔ′だけ遅延されている。ヘッド切換え後
の第１ラインパルスが現われる瞬時t2には、分周器31に
おけるカウンタ40が異なる値に、すなわち例えば10進数
3/4Nの付近の大きい値或いはこれよりも大きな例えばＮ
−３又はＮ−２の値にセットされる。これによりカウン
タが計数し始め、10進値０の計数値が最初に検出される
と、分周器の出力端32における出力信号を再び“高”レ
ベルにする。しかしこの場合、この点は、ヘッド切換え
後の第１方形波（第８図（ｃ）参照）が位相ロックルー
プに供給される瞬時に既に行われている。従って、ロッ
クインが一層急速に進行されること明らかである。ま
た、カウンタのセッティングは第８図（ｄ）に示す信号
中の第１方形波が第８図（ｅ）に示す信号に対しヘッド
切換え前と同じ関係にあるように選択されること明らか
である。従って、第３図又は第７図に示す装置により、
ビデオ信号の時間軸誤差を追従するもヘッド切換えによ
り生じる妨害に応答しない可変周波数NfHを得ることが
できる。
示す。この第８図から明らかなように、位相ロックルー
プ23の入力信号（第８図（ｃ）参照）はライン同期信号
に対して期間Ｔ′だけ遅延されている。ヘッド切換え後
の第１ラインパルスが現われる瞬時t2には、分周器31に
おけるカウンタ40が異なる値に、すなわち例えば10進数
3/4Nの付近の大きい値或いはこれよりも大きな例えばＮ
−３又はＮ−２の値にセットされる。これによりカウン
タが計数し始め、10進値０の計数値が最初に検出される
と、分周器の出力端32における出力信号を再び“高”レ
ベルにする。しかしこの場合、この点は、ヘッド切換え
後の第１方形波（第８図（ｃ）参照）が位相ロックルー
プに供給される瞬時に既に行われている。従って、ロッ
クインが一層急速に進行されること明らかである。ま
た、カウンタのセッティングは第８図（ｄ）に示す信号
中の第１方形波が第８図（ｅ）に示す信号に対しヘッド
切換え前と同じ関係にあるように選択されること明らか
である。従って、第３図又は第７図に示す装置により、
ビデオ信号の時間軸誤差を追従するもヘッド切換えによ
り生じる妨害に応答しない可変周波数NfHを得ることが
できる。
第１図における素子６及び７は装置５により供給され
る周波数NfHから周波数fs′を取出す追加の制御手段を
構成する。装置５の出力信号は可変遅延線６に供給され
る。この遅延線６は、制御信号発生器７からこの遅延線
６の制御信号入力端60に供給される制御信号による制御
の下で可変としうる遅延を行いうる。この追加の制御
は、ラインパルス16（第２図参照）の立上り或いは立下
り縁が生じる瞬時を、電気信号中の雑音の為に必ずしも
適切な精度で検出できない為に必要としうる。この場
合、遅延線６に対する制御信号はバースト17を測定する
ことにより取出すことができる。バーストは例えば、記
録に際し、Ｄ−Ａ変換器で用いられるサンプリングレー
トと一定関係にある周波数の10周期分を有する。このバ
ーストの多数のサンプルを取ることにより、実際のサン
プリング瞬時と所望のサンプリング瞬時との間の位相差
の目安となる制御信号を取出すことができる。遅延時間
を補正するようにこの遅延線６を設定することにより、
この位相差を補償することができ、サンプリング瞬時が
実際に所望瞬時に生じるようになる。この制御システム
は本発明の範囲外である為、その更に詳細な説明は省略
する。更に、この制御システム自体は既知であることを
銘記すべきである。
る周波数NfHから周波数fs′を取出す追加の制御手段を
構成する。装置５の出力信号は可変遅延線６に供給され
る。この遅延線６は、制御信号発生器７からこの遅延線
６の制御信号入力端60に供給される制御信号による制御
の下で可変としうる遅延を行いうる。この追加の制御
は、ラインパルス16（第２図参照）の立上り或いは立下
り縁が生じる瞬時を、電気信号中の雑音の為に必ずしも
適切な精度で検出できない為に必要としうる。この場
合、遅延線６に対する制御信号はバースト17を測定する
ことにより取出すことができる。バーストは例えば、記
録に際し、Ｄ−Ａ変換器で用いられるサンプリングレー
トと一定関係にある周波数の10周期分を有する。このバ
ーストの多数のサンプルを取ることにより、実際のサン
プリング瞬時と所望のサンプリング瞬時との間の位相差
の目安となる制御信号を取出すことができる。遅延時間
を補正するようにこの遅延線６を設定することにより、
この位相差を補償することができ、サンプリング瞬時が
実際に所望瞬時に生じるようになる。この制御システム
は本発明の範囲外である為、その更に詳細な説明は省略
する。更に、この制御システム自体は既知であることを
銘記すべきである。
第９図は、第３図の位相比較器25の一例を示す。この
位相比較器は４個のスイッチ60〜63と、サンプリング用
キャパシタ64と、ホールド用キャパシタ65と、増幅段66
とを有している。信号（ｃ）及び（ｄ）は第１入力端24
及び第２入力端33にそれぞれ供給される（第３図参
照）。これら信号（ｃ）及び（ｄ）は実際にはスイッチ
60〜63を制御する制御信号である。スイッチ60は、信号
（ｃ）が“高”レベルすなわち論理値“1"であり信号
（ｄ）が“低”レベルすなわち論理値“0"である場合に
閉成する。他のすべての場合このスイッチ60は開放す
る。スイッチ61は信号（ｃ）が“低”レベルすなわち論
理値“0"であり信号（ｄ）が論理値“0"である場合に閉
成する。他のすべての場合にはこのスイッチ61は開放す
る。スイッチ62は信号（ｃ）及び（ｄ）の双方が論理値
“1"である場合に閉成し、他のすべての場合に開放す
る。スイッチ63は、信号（ｃ）が論理値“0"で信号
（ｄ）が論理値“1"の場合に閉成し、他のすべての場合
に開放する。
位相比較器は４個のスイッチ60〜63と、サンプリング用
キャパシタ64と、ホールド用キャパシタ65と、増幅段66
とを有している。信号（ｃ）及び（ｄ）は第１入力端24
及び第２入力端33にそれぞれ供給される（第３図参
照）。これら信号（ｃ）及び（ｄ）は実際にはスイッチ
60〜63を制御する制御信号である。スイッチ60は、信号
（ｃ）が“高”レベルすなわち論理値“1"であり信号
（ｄ）が“低”レベルすなわち論理値“0"である場合に
閉成する。他のすべての場合このスイッチ60は開放す
る。スイッチ61は信号（ｃ）が“低”レベルすなわち論
理値“0"であり信号（ｄ）が論理値“0"である場合に閉
成する。他のすべての場合にはこのスイッチ61は開放す
る。スイッチ62は信号（ｃ）及び（ｄ）の双方が論理値
“1"である場合に閉成し、他のすべての場合に開放す
る。スイッチ63は、信号（ｃ）が論理値“0"で信号
（ｄ）が論理値“1"の場合に閉成し、他のすべての場合
に開放する。
スイッチ60が閉成されると、点67が点68に現われる正
電圧（＋）に充電される。スイッチ63が閉成されると、
この点67は点69に現われる負電圧（−）に充電される。
スイッチ61が閉成される場合には、この点67は点70に現
われる電圧Vrefに充電される。この電圧Vrefは例えば零
ボルトとすることができる。スイッチ62が閉成される場
合には、ホールド用キャパシタ65が点67における電圧に
充電されスイッチ62が再び開放された後でもこの電圧を
保持（ホールド）する。
電圧（＋）に充電される。スイッチ63が閉成されると、
この点67は点69に現われる負電圧（−）に充電される。
スイッチ61が閉成される場合には、この点67は点70に現
われる電圧Vrefに充電される。この電圧Vrefは例えば零
ボルトとすることができる。スイッチ62が閉成される場
合には、ホールド用キャパシタ65が点67における電圧に
充電されスイッチ62が再び開放された後でもこの電圧を
保持（ホールド）する。
本発明は上述した例のみに限定されず、幾多の変更を
加えうること明らかである。すなわち本発明は、本発明
に関連しない点で上述した例とは相違させた例にも適用
しうる。例えば、入力端子15に供給される入力信号は必
ずしもビデオ信号とする必要はなく、関連の同期信号を
有するオーディオ信号とすることもできる。
加えうること明らかである。すなわち本発明は、本発明
に関連しない点で上述した例とは相違させた例にも適用
しうる。例えば、入力端子15に供給される入力信号は必
ずしもビデオ信号とする必要はなく、関連の同期信号を
有するオーディオ信号とすることもできる。
第１図は、本発明によるサンプリングレート導出装置を
用いた時間軸補正回路を示すブロック線図、 第２図は、ビデオ信号を示す線図、 第３図は、本発明によるサンプリングレート導出装置の
一例を示すブロック線図、 第４図は、第３図に示す装置に用いる分周器の一例を示
す回路図、 第５図（ａ）〜（ｅ）及び第６図（ａ）〜（ｅ）は、２
つの異なるヘッド切換え状態に対して第３図の装置にお
ける種々の点に生じうる信号波形を示す線図、 第７図は、同期信号分離器と位相比較器との間に追加の
遅延ユニットを設けた第３図の装置の変形例を示すブロ
ック線図、 第８図は、第７図の装置の種々の点に生じうる信号波形
を示す線図、 第９図は、本発明による装置に用いる位相比較器の一例
を示す回路図である。 １……アナログ−デジタル（Ａ−Ｄ）変換器 ２……メモリ ５……サンプリングレート導出装置 ６……可変遅延線、７……制御信号発生器 ８……発振器 10……デジタル−アナログ（Ｄ−Ａ）変換器 20……同期信号分離器 22……単安定マルチバイブレータ 22……位相ロックループ、25……位相比較器 26……ゲート回路（フリップフロップ） 28……電圧制御発振器、31……分周器 40……カウンタ、43,44……検出器 45……フリップフロップ、55……遅延ユニット
用いた時間軸補正回路を示すブロック線図、 第２図は、ビデオ信号を示す線図、 第３図は、本発明によるサンプリングレート導出装置の
一例を示すブロック線図、 第４図は、第３図に示す装置に用いる分周器の一例を示
す回路図、 第５図（ａ）〜（ｅ）及び第６図（ａ）〜（ｅ）は、２
つの異なるヘッド切換え状態に対して第３図の装置にお
ける種々の点に生じうる信号波形を示す線図、 第７図は、同期信号分離器と位相比較器との間に追加の
遅延ユニットを設けた第３図の装置の変形例を示すブロ
ック線図、 第８図は、第７図の装置の種々の点に生じうる信号波形
を示す線図、 第９図は、本発明による装置に用いる位相比較器の一例
を示す回路図である。 １……アナログ−デジタル（Ａ−Ｄ）変換器 ２……メモリ ５……サンプリングレート導出装置 ６……可変遅延線、７……制御信号発生器 ８……発振器 10……デジタル−アナログ（Ｄ−Ａ）変換器 20……同期信号分離器 22……単安定マルチバイブレータ 22……位相ロックループ、25……位相比較器 26……ゲート回路（フリップフロップ） 28……電圧制御発振器、31……分周器 40……カウンタ、43,44……検出器 45……フリップフロップ、55……遅延ユニット
Claims (4)
- 【請求項１】ビデオ信号のような電気信号を受ける入力
端子を有し、この電気信号からサンプリングレートを導
出するサンプリングレート導出装置であって、前記の入
力端子は同期信号分離器の入力端に結合され、この同期
信号分離器は、その入力端に供給された前記の電気信号
から同期信号を取出しこの同期信号を位相ロックループ
の位相比較器の第１入力端に結合されたこの同期信号分
離器の出力端に生ぜしめるように構成されており、サン
プリングレート導出装置は更に前記の位相比較器の出力
端に結合された入力端を有する電圧制御発振器を具えて
おり、この電圧制御発振器の出力端は、可変のサンプリ
ングレートを生じるサンプリングレート導出装置の出力
端子と、カウンタを有する分周器の入力端とに結合さ
れ、この分周器の出力端は前記の位相比較器の第２入力
端に結合されている当該サンプリングレート導出装置に
おいて、このサンプリングレート導出装置が更に、前記
の同期信号分離器の出力端に結合された第１入力端と、
ヘッド切換え信号を受ける第２入力端と、制御信号を生
じる出力端とを有するゲート回路を具えており、このゲ
ート回路の出力端が前記の分周器の制御信号入力端に結
合され、このゲート回路は、ヘッド切換え後の第１の瞬
時に制御信号を発生し、この制御信号をヘッド切換え後
のｎ番目の同期信号を検出する第２の瞬時まで保持する
ように構成され、前記の分周器は、前記の制御信号に応
答して前記のカウンタの計数値を特定値にセットすると
ともに前記のカウンタを前記の第２の瞬時に分周を行う
エネーブル状態にするように構成されていることを特徴
とするサンプリングレート導出装置。 - 【請求項２】請求項１に記載のサンプリングレート導出
装置において、前記の分周器は前記の制御信号に応答し
て出力信号を抑止するようになっていることを特徴とす
るサンプリングレート導出装置。 - 【請求項３】請求項１又は２に記載のサンプリングレー
ト導出装置において、前記のゲート回路はヘッド切換え
後の第１同期信号を検出するまで前記の制御信号を保持
するようになっていることを特徴とするサンプリングレ
ート導出装置。 - 【請求項４】請求項１〜３のいずれか一項に記載のサン
プリングレート導出装置において、前記の同期信号分離
器の出力端と前記の位相比較器の入力端との間に遅延ユ
ニットが配置されていることを特徴とするサンプリング
レート導出装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8801340 | 1988-05-25 | ||
| NL8801340A NL8801340A (nl) | 1988-05-25 | 1988-05-25 | Inrichting voor het afleiden van een variabele bemonsteringsfrekwentie. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0225183A JPH0225183A (ja) | 1990-01-26 |
| JP2776884B2 true JP2776884B2 (ja) | 1998-07-16 |
Family
ID=19852349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1126817A Expired - Lifetime JP2776884B2 (ja) | 1988-05-25 | 1989-05-22 | サンプリングレート導出装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5043966A (ja) |
| EP (1) | EP0343724B1 (ja) |
| JP (1) | JP2776884B2 (ja) |
| KR (1) | KR970011512B1 (ja) |
| AT (1) | ATE89110T1 (ja) |
| DE (1) | DE68906305T2 (ja) |
| NL (1) | NL8801340A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69216578D1 (de) * | 1992-02-11 | 1997-02-20 | Ibm | Vorrichtung für Signalverarbeitung |
| CN1045356C (zh) * | 1993-01-11 | 1999-09-29 | 国际商业机器公司 | 信号处理装置 |
| DE4303437C1 (de) * | 1993-02-05 | 1994-04-28 | Siemens Ag | Vorrichtung und Verfahren zur Taktgewinnung und Zeitbasiskorrektur bei einem System zur bildspeichergestützten Wiedergabe von Videosignalen |
| US5517230A (en) * | 1994-09-19 | 1996-05-14 | Xerox Corporation | Control system for a variable-resolution raster output scanner |
| WO1996026604A2 (en) * | 1995-02-20 | 1996-08-29 | Philips Electronics N.V. | Device for deriving a clock signal from a synchronizing signal and a video recorder provided with the device |
| US6041028A (en) * | 1997-04-11 | 2000-03-21 | Oak Technology, Inc. | Dynamic adjustment of disk-drive pickup signals |
| US6956799B1 (en) * | 2000-07-13 | 2005-10-18 | Hewlett-Packard Development Company, L.P. | Phase discontinuity compensation in a bit-accurate optical drive |
| DE10349476A1 (de) * | 2003-10-21 | 2005-05-25 | Siemens Ag | Zeitgenaue Durchführung einer Mess- oder Steueraktion sowie Synchronisation mehrerer solcher Aktionen |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3718755A (en) * | 1970-06-26 | 1973-02-27 | Cartridge Television Inc | Interlacing system for skip-filed magnetic recording and reproducing |
| US3702382A (en) * | 1970-08-11 | 1972-11-07 | Honeywell Inc | Frequency divider |
| US3887941A (en) * | 1972-09-01 | 1975-06-03 | Int Video Corp | Synchronizing pulse processor for a video tape recorder |
| US3900885A (en) * | 1974-05-23 | 1975-08-19 | Cons Video Systems | Television signal time base corrector |
| US4175267A (en) * | 1976-07-30 | 1979-11-20 | Sony Corporation | Method and apparatus of inserting an address signal in a video signal |
| JPS5930333B2 (ja) * | 1976-09-03 | 1984-07-26 | ソニー株式会社 | 周波数制御回路 |
| JPS605095B2 (ja) * | 1977-04-14 | 1985-02-08 | 三洋電機株式会社 | Ｐｌｌ回路の安定化時間の短縮方法 |
| US4373168A (en) * | 1979-03-30 | 1983-02-08 | Nippon Electric Co., Ltd. | Digital time-base corrector having a wide correction range |
| EP0138164B1 (en) * | 1983-10-14 | 1991-09-04 | Hitachi, Ltd. | Method and apparatus for sampling and processing a video signal |
| US4692814A (en) * | 1983-10-31 | 1987-09-08 | Victor Company Of Japan, Ltd. | Jitter-immune time expansion for time-compressed line-sequential video signals |
| KR900001769B1 (ko) * | 1984-06-26 | 1990-03-19 | 가부시끼가이샤 히다찌세이사꾸쇼 | 영상신호 재생장치의 스큐왜곡 보정회로 |
| US4688081A (en) * | 1985-01-25 | 1987-08-18 | Hitachi, Ltd. | Apparatus for correcting time base error of video signal |
| JPS61239453A (ja) * | 1985-04-16 | 1986-10-24 | Matsushita Electric Ind Co Ltd | ヘツド切換装置 |
| EP0221437A3 (en) * | 1985-11-06 | 1989-02-22 | Sanyo Electric Co., Ltd. | Jitter correction circuit |
| DE3601858C1 (de) * | 1986-01-23 | 1986-11-27 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zur Frequenzteilung |
-
1988
- 1988-05-25 NL NL8801340A patent/NL8801340A/nl not_active Application Discontinuation
-
1989
- 1989-04-14 US US07/338,926 patent/US5043966A/en not_active Expired - Fee Related
- 1989-05-19 EP EP89201270A patent/EP0343724B1/en not_active Expired - Lifetime
- 1989-05-19 AT AT89201270T patent/ATE89110T1/de not_active IP Right Cessation
- 1989-05-19 DE DE89201270T patent/DE68906305T2/de not_active Expired - Fee Related
- 1989-05-22 JP JP1126817A patent/JP2776884B2/ja not_active Expired - Lifetime
- 1989-05-22 KR KR1019890006812A patent/KR970011512B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0343724B1 (en) | 1993-05-05 |
| KR970011512B1 (ko) | 1997-07-11 |
| KR890017885A (ko) | 1989-12-18 |
| DE68906305T2 (de) | 1993-11-25 |
| ATE89110T1 (de) | 1993-05-15 |
| EP0343724A1 (en) | 1989-11-29 |
| JPH0225183A (ja) | 1990-01-26 |
| US5043966A (en) | 1991-08-27 |
| DE68906305D1 (de) | 1993-06-09 |
| NL8801340A (nl) | 1989-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4065787A (en) | Time base corrector | |
| US4063284A (en) | Time base corrector | |
| US4203076A (en) | Clock pulse signal generator having an automatic frequency control circuit | |
| US4069499A (en) | Write clock pulse signal generator for digital time base corrector | |
| JPS6258196B2 (ja) | ||
| JP2776884B2 (ja) | サンプリングレート導出装置 | |
| US4860089A (en) | Apparatus and method for tracking the subcarrier to horizontal sync of a color television signal | |
| US5206726A (en) | Time base corrector for eliminating time base fluctuations in a composite video signal | |
| JPH01321887A (ja) | 回転制御装置 | |
| US4325090A (en) | Device for synchronizing a clock pulse generator with a serial data signal | |
| JP2656288B2 (ja) | 位相検波回路 | |
| JPH0345591B2 (ja) | ||
| US4866394A (en) | Phase synchronizing circuit for a time axis shift correcting circuit | |
| JP2643247B2 (ja) | デジタル同期検出装置 | |
| CA1040298A (en) | Oscillator circuit for generating reference signals | |
| JPS63131787A (ja) | クロツク信号発生回路 | |
| JP2520886B2 (ja) | 位相差検出装置 | |
| JPH0319632B2 (ja) | ||
| JPS6155824B2 (ja) | ||
| JPS6136435B2 (ja) | ||
| JPH0119657B2 (ja) | ||
| JPH01220995A (ja) | 時間軸補正装置 | |
| JPH09247606A (ja) | 映像信号再生装置、及びその再生方法 | |
| JPH0440777A (ja) | 画像信号記録再生システム | |
| JPS5880979A (ja) | トラツキング装置 |