JPS6136435B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は記録情報再生装置における再生信号時
間軸補正装置に関し、特にビデオデイスク等の回
転記録媒体から再生されたカラーテレビ信号の時
間軸誤差を補正するいわゆるタイムベースコレク
タに関するものである。

ビデオデイスク等の回転記録媒体を回転させつ
つこれに記録されたビデオ信号を検出再生する場
合、回転記録媒体の偏心あいは回転機構の回転む
ら等によつて再生ビデオ信号の時間軸に誤差が生
じ、再生画像に悪影響を及ぼす。特にビデオ信号
がカラー情報を含む場合には、サブキヤリヤ周波
数及び位相の誤差の許容されうる範囲は極めて小
さく、そのために時間軸誤差は極力抑制されるべ
きである。

そのためにタイムベースコレクタが付加される
が、現在提案されているその原理図を第１図及び
第２図に示す。第１図においては、再生複合ビデ
オ信号成分からカラーバースト信号を抜き取るべ
きカラーバースト分離回路１が設けられ、この再
生カラーバースト信号と、3.58MH_Zの基準周波数
信号との位相を位相比較器２において比較し、そ
の誤差信号を積分して直流出力とする積分回路３
を設け、この直流誤差出力をもつてCCD（チヤ
ージ・カツプルド・デバイス）等のいわゆる可変
遅延回路４を制御して再生信号の遅延量を制御し
ている。以上はバーストの位相制御ループである
が、先の積分回路３をＶ（垂直同期）信号のタイ
ミングでリセツトするいわゆるＶリセツトをなす
ことによつてバーストの周波数制御ループの代用
としている。

かゝる方式においては、バースト信号のみに着
目した単一ループ構成であるのでループ利得を十
分高く設定することが可能となり、バースト信号
に着目した残留位相誤差を効果的に抑制すること
ができる。しかしながら、Ｖリセツトを周波数ル
ープの代用としているために、特有の不安定性が
あり、かつＶ同期毎に時間軸の不連続部分が生じ
るために良好な時間軸補正回路とすることは不可
能となつている。

第２図においては、カラーバースト信号の位相
誤差検出ループに加えて、再生水平同期信号の位
相誤差検出ループを付加しており、そのために水
平同期分離回路５、水平同期信号位相比較器６を
用い、この水平同期信号の位相誤差信号と先のカ
ラーバースト信号の位相誤差信号とを加算回路７
にて加算合成し、この加算出力を用いて遅延量の
制御を行つている。

かゝる方式においては、第１図の方式に比し２
重ループのために安定な時間軸補正が可能とな
る。しかしながら、他方では２重ループサーボ系
の故に１方のサーボループの動作が他方のサーボ
ループの動作のいわゆる外乱として作用するとい
う欠点が生ずる。即ち、水平同期信号ループとカ
ラーバースト信号ループでは着目する時間周期が
異なつており、よつて水平同期信号ループにおけ
る微少変化が後者のループにおいては過大な変化
として検出され、その結果得られたバースト誤差
信号は水平同期信号ループに対して大きな外乱と
なる。従つて、水平同期信号ループの利得に対し
てカラーバースト信号ループの利得を小さく抑え
る必要があり、結果的にバースト信号に着目した
残留位相誤差を効果的に圧縮することが困難とな
る。

従つて、本発明の目的は両サーボループが互い
に悪影響を及ぼすことなく効果的にかつ高精度で
安定度の高い動作が可能な記録情報再生装置にお
けるタイムベースコレクタを提供せんとすること
である。

本発明のタイムベースコレクタは再生カラーバ
ースト位相誤差信号と再生水平同期信号位相誤差
信号とを所定周期（水平同期の周期）毎にこの１
周期の期間を２分割した各期間内にそれぞれ選択
して出力するようにし、この２分割の比を選択出
力のレベルに応じて制御するように構成したこと
を特徴としている。

以下に本発明を図面を用いて説明する。

第３図は本発明の実施例を示すブロツク図であ
り、第１図と同等部分は同一符号によつて示され
ている。分離回路１及び５によりそれぞれ抜き取
られた再生カラーバースト信号及び再生水平同期
信号は、基準信号発生器８からの基準周波数信号
である3.58MH_Z及び15.75KH_Zの信号とそれぞれ
位相比較器２及び６にて位相比較され、それぞれ
の位相差に応じたエラー信号が発生される。これ
らエラー信号はそれぞれバツフアアンプ９及び１
０を介して１点鎖線で示したエラー信号合成回路
２０へ入力される。

この合成回路２０は上記エラー信号をそれぞれ
ゲート入力とするサンプリングゲート２１及び２
２を有し、これらゲート２１及び２２のゲート制
御信号ａ及びｂがそれぞれサンプリングパルス発
生器２３及び単安定マルチ２４から発生される。
ゲート２１及び２２によりゲートされたサンプリ
ングエラー信号はサンプルホールド用のコンデン
サＣ_Hに印加され、このサンプルホールド出力ｃ
はサーボ系における位相誤差を補正する位相補正
回路２５（この詳細は後述する）に供給され、位
相補正された出力は例えばCCDより成る可変遅
延素子４の遅延量を制御する制御駆動信号を発生
する駆動回路１１へ印加される。従つてこの駆動
回路１１としては電圧制御型の発振器（VCO）
とそのVCO出力をCCD素子のクロツク信号に変
換するクロツクレベル変換器とより成るのが良
い。

上記したサンプリングのためのゲート制御信号
ａを発生するサンプリングパルス発生器２３は後
述するように再生カラーバースト信号及び再生水
平同期信号を入力とし、カラーバースト存在期間
のみ当該サンプリングパルスａを出力するよう構
成される。他方のサンプリング用ゲート制御信号
ｂを発生する単安定マルチ２４は、レベル比較器
２６の出力によりトリガされる。このレベル比較
器２６の１入力としては、先のサンプリングパル
ス信号ａに同期して傾斜状波形信号すなわち台形
波信号ｄを発生する傾斜状波形発生器２７の出力
が用いられている。他方、位相補正回路２５の出
力レベルの絶対値を検出するレベル検出器２８が
設けられ、当該絶対値レベルに対応して直流レベ
ルを発生する直流変換器２９の出力が先の比較器
２６の他入力となる。

かゝる構成の動作を第４図及び第５図の動作波
形図を用いて説明する。尚、両図において第３図
に示した各部の符号と同一符号によつて各波形が
示されている。第４図は直流変換器２９の出力レ
ベルｅが大なる場合即ちループが整定するまでの
過渡的状態を示すものである。ａはカラーバース
ト信号エラーのためのサンプリング制御パルスで
あり、これは水平同期の周期と等しい繰返し周期
を有することになる。ループ動作が過渡状態にお
いては、バースト及び水平同期の各エラーの絶対
値レベルは大であるから、直流変換器２９の出力
レベルｅも大となり、よつて比較器２６の出力は
サンプリングパルスａのタイミングからτ_１だけ
遅れて反転するがこのτ_１は小なる値となる。こ
の遅れ期間τ_１後に単安定マルチ２４の出力ｂが
発生されて水平同期信号の位相エラーがゲート２
２によりサンプリングされホールドされる。従つ
て、第４図ｃに示す如く、水平同期の周期に等し
い周期毎に期間τ_１はバースト位相エラーがホー
ルドされ、残余の期間は水平同期位相エラーがホ
ールドされ、よつてそれぞれ両エラーか時分割的
に分離選択されて位相補正回路の入力となり、合
成出力となる。この補正回路２５においてはある
程度信号が積分されるので、合成出力としては水
平同期エラー成分が支配的となつて、水平同期位
相エラーは徐々に小となる。

他方第５図ｃに示すように、水平同期位相エラ
ーがバースト位相エラーより小となつてループが
ロツク状態に近づいた場合には、直流変換器２９
の出力レベルは小となる。尚、同図ｃにおいて
は、より明瞭とするために、第４図ｃの「Ａ」で
示すレンジを拡大して示している。よつて単安定
マルチ２４の出力ｂはバーストエラーサンプリン
グパルスａからτ_２（τ_２＞τ_１）だけ遅れて発
生されることになり、その結果、バースト位相エ
ラーが合成出力においては支配的となる。最終的
なロツク状態においては、エラー合成出力はほと
んどバースト位相エラー成分となるがバースト周
波数誤差成分としての水平同期位相エラー成分も
含まれているのでいわゆるＶリセツト等の対策も
不要となり安定な動作となりうる。

また、何等かの要因により、サーボ系に外乱が
生じ水平同期位相成分が大となるが、ループは第
４図の動作に復帰してループを速やかに整定させ
る方向に動作し、ロツク後はバースト位相精度で
動作するために極めて即応性のある高精度の時間
軸補正が可能となる。

第６図は第５図におけるバースト位相エラーの
ためのサンプリングパルス発生器２３の具体例を
示すもので、再生バースト信号ａは積分回路３１
を介して基準電圧Ｅ_Tとのレベル比較をなすレベ
ル比較器３２へ印加される。一方再生水平同期信
号ｄは遅延回路３３を介してアンドゲート３４の
１入力ｅとなつており、他方の入力ｃには比較器
３２の出力が用いられ、このアンドゲート３４の
出力ｆがサンプリングパルスとなる。

第７図は第６図の各部動作波形図であり、両図
において同等符号は同等部分の波形を示してい
る。図の如く、比較器３２の比較レベルＥ_Tを適
当に設定することにより、再生バースト信号ａが
存在するときのみサンプリングパルスが得られる
から確実な動作が期待できる。尚、第７図ｇはバ
ツフア９（第３図参照）の出力波形を示すもの
で、ノイズ成分による誤動作が防止されることが
判る。

また、ビデオデイスク等の回転記録媒体から再
生される信号のサイムベースエラーの周波数成分
は一般に30Hzを最大として12dB/OCTの傾斜をも
つてロールオフしている。そしてその最大振巾は
悪条件下で30μsec〜50μsecであつて、１水平同
期間隔63μsec以内に収つており、よつて本発明
の如く、水平同期位相エラーを用いたループで補
正可能となる。DC成分を含む数Hz以下の周波数
成分についてはデイスクの回転を制御するいわゆ
るスピンドルサーボ系にて補正されるものであ
る。従つて、本発明の対象としているタイムベー
スコレクタにて補正しうるサーボ系の周波数は30
Hz〜3KH_Z程度であつて、特に30Hz近傍の低域周
波数においては大きなループ利得が必要であり、
3KH_Z近傍では小としうるから、第３図における
位相補正回路２５においては、かゝる特性に合せ
た積分回路に近似した回路構成が用いられる。

このように、本発明においては、両位相エラー
信号を水平同期の周期毎にこの周期の期間を２分
して各分割期内に各エラー信号をそれぞれ選択的
に出力するようにし、この選択された出力レベル
に応じて選択する時分割比を制御するようにする
ことによつて、上記の如く、応答速度が速くかつ
高精度のサーボ制御が可能となり、高品質の再生
画像が得られる。

尚、上記においては可変遅延素子を用いたが、
これに限らずビデオデイスクのトラツク接線方向
の光ビームスポツトの位置を制御するいわゆるタ
ンゼンシヤルミラーを用いこのミラーの回動角を
制御してもよいことは勿論である。

【図面の簡単な説明】

第１図及び第２図は既に提案されているタイム
ベースコレクタの原理図、第３図は本発明の実施
例ブロツク図、第４図及び第５図は第３図の各部
動作波形図、第６図は第３図のブロツクにおける
サンプリングパルス発生器の一例を示す回路図、
第７図は第６図の各部動作波形図である。 主要部分の符号の説明、２……カラーバースト
信号位相エラー信号発生器、３……水平同期信号
位相エラー信号発生器、２０……合成回路、２
１，２２……ゲート回路。

Claims (1)

1. 【特許請求の範囲】 １ 再生カラーバースト信号と第１の基準信号と
   の位相差に応じた第１位相誤差信号を発生する手
   段と、再生水平同期信号と第２の基準信号との位
   相差に応じた第２位相誤差信号を発生する手段、
   前記第１及び第２位相誤差信号とを合成する合成
   手段とを有し、この合成出力を再生信号の時間軸
   補正用信号とする記録情報再生装置における再生
   信号時間軸補正装置であつて、前記合成手段は所
   定周期毎にこの１周期の期間を２分割した各期間
   内に前記第１及び第２位相誤差信号をそれぞれ選
   択して出力する選択回路と、この選択出力のレベ
   ルに応じて前記周期毎の分割比を制御すべく前記
   選択回路の切換制御信号を発生する制御信号発生
   回路とを有する再生信号時間軸補正装置。 ２ 前記制御信号発生回路は前記選択出力のレベ
   ルに応じた直流出力を発生する手段と、前記周期
   と等しい周期を有する傾斜状波形信号を発生する
   手段と、前記直流出力と前記傾斜状波形信号との
   レベルを比較する比較手段とを含み、この比較手
   段の出力を用いて前記切換制御信号を発生するよ
   うにした特許請求の範囲第１項記載の装置。 ３ 前記第１の基準信号はサブキヤリヤ信号と同
   一周波数を有する信号であり、前記第２の基準信
   号は水平同期信号と同一周波数を有する信号であ
   り、更に前記所定周期は前記水平同期信号の周期
   に等しく選定されていることを特徴とする特許請
   求の範囲第１項又は第２項記載の装置。