JP2656288B2 - 位相検波回路 - Google Patents
位相検波回路Info
- Publication number
- JP2656288B2 JP2656288B2 JP63044263A JP4426388A JP2656288B2 JP 2656288 B2 JP2656288 B2 JP 2656288B2 JP 63044263 A JP63044263 A JP 63044263A JP 4426388 A JP4426388 A JP 4426388A JP 2656288 B2 JP2656288 B2 JP 2656288B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- output
- data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 title claims description 10
- 238000005070 sampling Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 4
- 230000010363 phase shift Effects 0.000 description 13
- 238000012937 correction Methods 0.000 description 10
- 230000010355 oscillation Effects 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B21/00—Head arrangements not specific to the method of recording or reproducing
- G11B21/02—Driving or moving of heads
- G11B21/03—Driving or moving of heads for correcting time base error during transducing operation, by driving or moving the head in a direction more or less parallel to the direction of travel of the recording medium, e.g. tangential direction on a rotating disc
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/95—Time-base error compensation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/89—Time-base error compensation
- H04N9/896—Time-base error compensation using a digital memory with independent write-in and read-out clock generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Television Signal Processing For Recording (AREA)
- Analogue/Digital Conversion (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えばディスクやテープなどの記録媒体
に記録されたビデオ信号を再生する装置に使用して有効
な位相検波回路に関する。
に記録されたビデオ信号を再生する装置に使用して有効
な位相検波回路に関する。
（従来の技術） ビデオテープレコーダやレーザーディスクに記録され
たビデオ信号を再生する場合、時間軸補正装置は不可欠
である。時間軸補正装置は、テープとヘッドとの相対速
度むら、レーザーディスクの記録ピットとピックアップ
との相対速度むらを補正するもので、タイムベースコレ
クターとも称される。この時間軸補正装置には、再生信
号の中の基準となる信号の周波数及び位相を検出して、
その検出誤差に応じて機械的にヘッド回転速度，テープ
速度、あるいはディスク回転速度などを制御して補償す
るタイプと、電気的に再生信号自体の遅延量を制御する
ことにより補償を行なうタイプとがある。
たビデオ信号を再生する場合、時間軸補正装置は不可欠
である。時間軸補正装置は、テープとヘッドとの相対速
度むら、レーザーディスクの記録ピットとピックアップ
との相対速度むらを補正するもので、タイムベースコレ
クターとも称される。この時間軸補正装置には、再生信
号の中の基準となる信号の周波数及び位相を検出して、
その検出誤差に応じて機械的にヘッド回転速度，テープ
速度、あるいはディスク回転速度などを制御して補償す
るタイプと、電気的に再生信号自体の遅延量を制御する
ことにより補償を行なうタイプとがある。
NTSC,PAL,SECAMなどのビデオ信号には、基準信号とし
て利用できるものに水平同期信号，垂直同期信号，バー
スト信号等がある。
て利用できるものに水平同期信号，垂直同期信号，バー
スト信号等がある。
第４図は、従来の時間軸補正装置の例を示しており、
電気的に補償処理を行なう装置である。
電気的に補償処理を行なう装置である。
入力部11には例えばNTSCのアナログビデオ信号が供給
され、ある程度水平同期信号を利用した位相制御ループ
により時間軸変動の補正がなされている。位相制御ルー
プは、水平同期信号に電圧制御発振器を位相ロックさせ
て、該電圧制御発振器の出力により、電荷転送素子（CC
D）を用いた遅延回路を駆動することで時間軸補正を行
なっている。
され、ある程度水平同期信号を利用した位相制御ループ
により時間軸変動の補正がなされている。位相制御ルー
プは、水平同期信号に電圧制御発振器を位相ロックさせ
て、該電圧制御発振器の出力により、電荷転送素子（CC
D）を用いた遅延回路を駆動することで時間軸補正を行
なっている。
同期分離回路12では、水平同期信号HDを分離しこれを
遅延してバーストゲートパルスを作りバーストゲート回
路13に供給している。バーストゲート回路13で抽出され
たバースト信号は、移相制御部14を構成した位相比較器
15の一方の入力端に供給される。位相比較器15の他方の
入力部には、基準発振器18からの発振出力（3.58MHz）
が供給されている。
遅延してバーストゲートパルスを作りバーストゲート回
路13に供給している。バーストゲート回路13で抽出され
たバースト信号は、移相制御部14を構成した位相比較器
15の一方の入力端に供給される。位相比較器15の他方の
入力部には、基準発振器18からの発振出力（3.58MHz）
が供給されている。
位相比較器15は、例えば一方の入力が他方の入力より
レベルが大きくなった時点でサンプリングパルスを発生
し、これをサンプルホールド回路16に供給する。一方、
基準信号は三角波発生回路17にも供給され、この回路は
基準信号の一周期に対応した三角波を発生する。この三
角波のレベルは、先の位相比較器15からのサンプリング
パルスにより、サンプルホールドされる。これにより、
サンプルホールド回路16からは、バースト信号と基準信
号との位相誤差に見合う誤差電圧が得られる。
レベルが大きくなった時点でサンプリングパルスを発生
し、これをサンプルホールド回路16に供給する。一方、
基準信号は三角波発生回路17にも供給され、この回路は
基準信号の一周期に対応した三角波を発生する。この三
角波のレベルは、先の位相比較器15からのサンプリング
パルスにより、サンプルホールドされる。これにより、
サンプルホールド回路16からは、バースト信号と基準信
号との位相誤差に見合う誤差電圧が得られる。
誤差電圧は、入力端子11のビデオ信号の移相量を制御
するもので、移相回路20の制御端子に供給される。移相
回路20は、誤差電圧に応じてたとえばその移相部を形成
したバリキャップダイオードの容量が可変される仕組み
になっている。
するもので、移相回路20の制御端子に供給される。移相
回路20は、誤差電圧に応じてたとえばその移相部を形成
したバリキャップダイオードの容量が可変される仕組み
になっている。
これにより、出力部19には更に細かい時間軸変動補正
を受けたビデオ信号が得られる。
を受けたビデオ信号が得られる。
（発明が解決しようとする課題） 上記従来の時間軸変動補正装置によると、バースト信
号の位相誤差情報を得る場合、三角波発生回路17を用い
ている。しかし、3.58MHzの様に高い周波数の三角波を
精度良く得ることは非常に困難であり、またその様な三
角波をサンプルホールド回路16で精度良くサンプルする
ことも高度な技術が要求される。また、従来の装置は、
温度変動に対しても不安定であり、安定したものを得る
には高価となる。
号の位相誤差情報を得る場合、三角波発生回路17を用い
ている。しかし、3.58MHzの様に高い周波数の三角波を
精度良く得ることは非常に困難であり、またその様な三
角波をサンプルホールド回路16で精度良くサンプルする
ことも高度な技術が要求される。また、従来の装置は、
温度変動に対しても不安定であり、安定したものを得る
には高価となる。
そこでこの発明は、安定した動作を得ることができ、
高い周波数の信号であってもその位相情報を高精度で検
出できる位相検波回路を提供することを目的とする。
高い周波数の信号であってもその位相情報を高精度で検
出できる位相検波回路を提供することを目的とする。
［発明の構成］ （課題を解決するための手段） この発明は、所定周波数の入力信号（例えばバースト
信号）の一周期を等間隔でサンプリングし、該入力信号
の量子化信号を得、量子化信号を、連続したサンプル点
のデータ毎それぞれ第1,第2,第３のデータとして分離す
る。そして第１の減算手段により、第３のデータから前
記第２のデータを減算し、第２の減算手段により、第２
のデータから前記第１のデータを減算する。
信号）の一周期を等間隔でサンプリングし、該入力信号
の量子化信号を得、量子化信号を、連続したサンプル点
のデータ毎それぞれ第1,第2,第３のデータとして分離す
る。そして第１の減算手段により、第３のデータから前
記第２のデータを減算し、第２の減算手段により、第２
のデータから前記第１のデータを減算する。
このように得られた第１の減算手段の出力と第２の減
算出力との減算処理を行なうことにより前記入力信号の
ゼロクロス点とサンプル点との時間ずれ情報を得、第１
の減算手段の出力と第２の減算出力との加算処理を行な
うことにより前記入力信号の振幅情報を得るものであ
る。そして、時間ずれ情報および振幅情報によりメモリ
のアドレス指定を行い，前記入力信号の位相情報を出力
するように構成するものである。
算出力との減算処理を行なうことにより前記入力信号の
ゼロクロス点とサンプル点との時間ずれ情報を得、第１
の減算手段の出力と第２の減算出力との加算処理を行な
うことにより前記入力信号の振幅情報を得るものであ
る。そして、時間ずれ情報および振幅情報によりメモリ
のアドレス指定を行い，前記入力信号の位相情報を出力
するように構成するものである。
（作用） 上記の手段により、以下のような計算を行い、高精度
の位相情報を得ることができる。
の位相情報を得ることができる。
バースト信号は正弦波であるから、振幅ａとし、位相
がφずれているとすると次の用に表わすことができる。
がφずれているとすると次の用に表わすことができる。
ｙ＝a sin（ωｔ＋φ） ここで、位相ずれφを時間ずれとして表わすと ｙ＝a sin（ωｔ＋２π（τ/T）） Ｔ＝1/3.58MHz＝279nsec 第1,第2,第３のサンプル点はπ/2づつずれているの
で、それぞれの値をyA、yB、yCとすると、 yA＝a sin 2π（τ/T） yB＝a sin｛（ωT/4）＋２π（τ/T）｝ ＝a sin｛（1/4）＋（τ/T）｝ yC＝a sin｛（ωT/2）＋２π（τ/T）｝ ＝a sin｛（1/2）＋（τ＋Ｔ）｝ そこで、加算結果ＤADDは、yA、yB、yCの絶対値によ
って求めるので、それぞれの極性に注意して、以下のよ
うに求めることができる。
で、それぞれの値をyA、yB、yCとすると、 yA＝a sin 2π（τ/T） yB＝a sin｛（ωT/4）＋２π（τ/T）｝ ＝a sin｛（1/4）＋（τ/T）｝ yC＝a sin｛（ωT/2）＋２π（τ/T）｝ ＝a sin｛（1/2）＋（τ＋Ｔ）｝ そこで、加算結果ＤADDは、yA、yB、yCの絶対値によ
って求めるので、それぞれの極性に注意して、以下のよ
うに求めることができる。
ＤADD＝−yA＋yB＋yB−yC ＝a sin 2π（τ/T）＋2a sin 2π｛（1/4）＋（τ/
T）｝−a sin 2π｛（1/2）＋（τ/T）｝ ＝2a sin 2π｛（1/4）＋（τ/T）｝−［a sin 2π
｛（1/2）＋（τ/T）｝＋a sin 2π（τ/T）］ ＝2a sin 2π｛（1/4）＋（τ/T）｝−2a sin｛（1/2）
＋（２τ/T）｝cos（π/T） ＝2a｛sin（π/2）cos（２πτ/T）＋cos（π/2）sin
（２πτ/T） ＝2a cos（２πτ/T） 同様に減算結果D subは ＤSUB＝−yA＋yC ＝ａ［sin｛（1/2）＋（τ/T）｝−sin 2π（τ/T）］ ＝2a cos（1/2）｛π＋（４πτ/T）｝sin（π/2） ＝2a cos｛（π/2）＋（２πτ/T）｝ ＝2a｛cos（π/2）cos（２πτ/T）−sin（π/2）sin
（２πτ/T）｝ ＝−2a sin（２πτ/T） となる。
T）｝−a sin 2π｛（1/2）＋（τ/T）｝ ＝2a sin 2π｛（1/4）＋（τ/T）｝−［a sin 2π
｛（1/2）＋（τ/T）｝＋a sin 2π（τ/T）］ ＝2a sin 2π｛（1/4）＋（τ/T）｝−2a sin｛（1/2）
＋（２τ/T）｝cos（π/T） ＝2a｛sin（π/2）cos（２πτ/T）＋cos（π/2）sin
（２πτ/T） ＝2a cos（２πτ/T） 同様に減算結果D subは ＤSUB＝−yA＋yC ＝ａ［sin｛（1/2）＋（τ/T）｝−sin 2π（τ/T）］ ＝2a cos（1/2）｛π＋（４πτ/T）｝sin（π/2） ＝2a cos｛（π/2）＋（２πτ/T）｝ ＝2a｛cos（π/2）cos（２πτ/T）−sin（π/2）sin
（２πτ/T）｝ ＝−2a sin（２πτ/T） となる。
そこで、加算結果ＤADDと減算結果ＤSUBが得られたと
きのずれ時間τは、 ＤADD＝2a cos（２πτ/T） ＤSUB＝−2a sin（２πτ/T） より、 ａ＝ＤADD／｛2a cos（２πτ/T）｝ ＝ＤSUB／｛−2a sin（２πτ/T）｝ これから、 −ＤADD sin（２πτ/T）＝ＤSUB cos（２πτ/T） となり、 −（ＤADD/DSUB）＝｛sin（２πτ/T）｝／｛cos （２
πτ/T）｝ ＝tan（２πτ/T） を得ることができる。故に τ＝−（T/2π）tan-1（ＤADD/DSUB） で表わすことができる。
きのずれ時間τは、 ＤADD＝2a cos（２πτ/T） ＤSUB＝−2a sin（２πτ/T） より、 ａ＝ＤADD／｛2a cos（２πτ/T）｝ ＝ＤSUB／｛−2a sin（２πτ/T）｝ これから、 −ＤADD sin（２πτ/T）＝ＤSUB cos（２πτ/T） となり、 −（ＤADD/DSUB）＝｛sin（２πτ/T）｝／｛cos （２
πτ/T）｝ ＝tan（２πτ/T） を得ることができる。故に τ＝−（T/2π）tan-1（ＤADD/DSUB） で表わすことができる。
従って上記τを予めメモリに格納しておけば、減算結
果と加算結果を用いて、位相誤差情報として取出すこと
ができる。
果と加算結果を用いて、位相誤差情報として取出すこと
ができる。
（実施例） 以下、この発明の実施例を図面を参照して説明する。
第１図はこの発明の一実施例であり、入力部30には例
えばNTSCのアナログビデオ信号が入力されアナログデジ
タル変換部31に導かれる。アナログデジタル変換器31で
は、その駆動クロックパルスとして電圧制御発振器39か
らの発振出力を位相シフト回路41に通して用いている。
アナログデジタル変換されたビデオ信号は、入力の時間
軸変動に追従してデジタル化されており、メモリ32に記
憶される。メモリ32は、入力ビデオ信号の時間軸変動に
追従して書込みアドレスを発生する書込みアドレス発生
回路33により書込みアドレスが制御される。メモリ32の
読出しアドレスは、水晶発振器からの安定した発振出力
により駆動されて読出しアドレスを発生する読出しアド
レス発生回路34により制御される。読み出されたデジタ
ルビデオ信号は、やはり水晶発振器からの安定したクロ
ックパルスで駆動されるデジタルアナログ変換器（図示
せず）においてアナログビデオ信号に変換され出力部に
導出される。これにより出力部には時間軸補正された安
定したビデオ信号を得ることができる。
えばNTSCのアナログビデオ信号が入力されアナログデジ
タル変換部31に導かれる。アナログデジタル変換器31で
は、その駆動クロックパルスとして電圧制御発振器39か
らの発振出力を位相シフト回路41に通して用いている。
アナログデジタル変換されたビデオ信号は、入力の時間
軸変動に追従してデジタル化されており、メモリ32に記
憶される。メモリ32は、入力ビデオ信号の時間軸変動に
追従して書込みアドレスを発生する書込みアドレス発生
回路33により書込みアドレスが制御される。メモリ32の
読出しアドレスは、水晶発振器からの安定した発振出力
により駆動されて読出しアドレスを発生する読出しアド
レス発生回路34により制御される。読み出されたデジタ
ルビデオ信号は、やはり水晶発振器からの安定したクロ
ックパルスで駆動されるデジタルアナログ変換器（図示
せず）においてアナログビデオ信号に変換され出力部に
導出される。これにより出力部には時間軸補正された安
定したビデオ信号を得ることができる。
ところで、本システムでは、アナログデジタル変換器
31において、アナログビデオ信号の時間軸変動があれ
ば、これに追従してクロックパルスの位相が制御され
る。これにより、デジタル化する場合のサンプル点は、
相対的には時間軸変動の無いものと同じである。
31において、アナログビデオ信号の時間軸変動があれ
ば、これに追従してクロックパルスの位相が制御され
る。これにより、デジタル化する場合のサンプル点は、
相対的には時間軸変動の無いものと同じである。
そのために駆動クロックパルスを制御する手段が設け
られている。
られている。
即ち、入力ビデオ信号は、同期分離回路35に供給され
る。同期分離回路35は、水平同期信号HDを分離してこれ
を位相比較器36に供給する。
る。同期分離回路35は、水平同期信号HDを分離してこれ
を位相比較器36に供給する。
位相比較器36,低域フィルタ37、加算器38、電圧制御
発振器39,分周器40による閉ループは、位相ロックルー
プを形成している。すなわち、位相比較器36は、水平同
期信号HDと分周器40からの出力（水平周波数）を位相比
較し、その位相誤差を低域フィルタ37で平滑し、加算器
38を介して電圧制御発振器39の周波数制御端子に供給す
る。これにより、電圧制御発振器39の発振周波数は、入
力ビデオ信号を水平同期振に位相同期することになる。
つまり入力ビデオ信号が時間軸変動のためにその水平同
期信号にジッタが生じると、それに応じて、電圧制御発
振器39の発振出力も追従することになる。
発振器39,分周器40による閉ループは、位相ロックルー
プを形成している。すなわち、位相比較器36は、水平同
期信号HDと分周器40からの出力（水平周波数）を位相比
較し、その位相誤差を低域フィルタ37で平滑し、加算器
38を介して電圧制御発振器39の周波数制御端子に供給す
る。これにより、電圧制御発振器39の発振周波数は、入
力ビデオ信号を水平同期振に位相同期することになる。
つまり入力ビデオ信号が時間軸変動のためにその水平同
期信号にジッタが生じると、それに応じて、電圧制御発
振器39の発振出力も追従することになる。
次に、上記電圧制御発振器39の発振出力は、位相シフ
ト回路44を介してアナログデジタル変換器31のクロック
パルスとして利用されるのであるが、さらに細かい精度
の時間軸変動補正が行われる。
ト回路44を介してアナログデジタル変換器31のクロック
パルスとして利用されるのであるが、さらに細かい精度
の時間軸変動補正が行われる。
即ち、アナログデジタル変換器31の出力のうち、デジ
タルバースト信号は、バーストゲート回路43にて抽出さ
れる。バーストゲート回路43のゲートタイミングは、同
期分離回路42からのバーストフラッグにより制御され
る。バーストフラッグは、先の同期分離回路35から得て
も良い。
タルバースト信号は、バーストゲート回路43にて抽出さ
れる。バーストゲート回路43のゲートタイミングは、同
期分離回路42からのバーストフラッグにより制御され
る。バーストフラッグは、先の同期分離回路35から得て
も良い。
抽出されたバースト信号は、本発明の特徴部である位
相検波部50に入力される。
相検波部50に入力される。
位相検波部50は、抽出されたバースト信号を順次シフ
トするシフトレジスタ51,52を有する。今、時間的に早
いサンプル点のデータをれぞれＤA、ＤB、ＤCとする
と、シフトレジスタ52の出力はデータＤA、シフトレジ
スタ51の出力はデータＤB、またシフトレジスタ51の入
力はデータＤCである。
トするシフトレジスタ51,52を有する。今、時間的に早
いサンプル点のデータをれぞれＤA、ＤB、ＤCとする
と、シフトレジスタ52の出力はデータＤA、シフトレジ
スタ51の出力はデータＤB、またシフトレジスタ51の入
力はデータＤCである。
データＤCとデータＤBは、第１の減算器53に入力され ＤC−ＤBの演算が行われる。
またデータＤBとＤAとは減算器54に入力され ＤB−ＤAの演算が行われる。
さらに、第１の減算結果（ＤC−ＤB）と第２の減算結
果（ＤB−ＤA）とは減算器55と加算器56に入力される。
果（ＤB−ＤA）とは減算器55と加算器56に入力される。
加算器56は、先の作用の項で示したような演算を行
い、位相ずれ情報を出力することになる。また、減算器
55は、振幅情報を得ることになる。
い、位相ずれ情報を出力することになる。また、減算器
55は、振幅情報を得ることになる。
このことを更に第２図、第３図を参照して説明する。
第２図はビデオ信号のバースト信号が理想的な位相で
サンプリングされる場合を示しており、零クロス点とピ
ーク点とのＸ印部分がサンプリングされれば理想的であ
る。つまり第３図の白丸の位置がサンプリングされれば
理想的である。これは、クロックパルスと入力ビデオ信
号との相対的な時間軸変動が無いことを意味する。
サンプリングされる場合を示しており、零クロス点とピ
ーク点とのＸ印部分がサンプリングされれば理想的であ
る。つまり第３図の白丸の位置がサンプリングされれば
理想的である。これは、クロックパルスと入力ビデオ信
号との相対的な時間軸変動が無いことを意味する。
しかし、入力ビデオ信号に時間軸変動があり、クロッ
クパルスを調整しないとすると、第３図の黒丸の位置が
サンプルリングされることになる。
クパルスを調整しないとすると、第３図の黒丸の位置が
サンプルリングされることになる。
ここで各サンプル点A,B,CのデータをＤA,DB,DC，とし
て、先のＤADDを求めると、このＤADDは振幅情報を表わ
すことになる。仮にＤAとＤCが零、つまり零クロス点で
サンプルされたものであれば、2DBとなる。しかしＤAと
ＤCがずれた位置でサンプルされたものであるとＤADDは
2DBより小さな値となる。
て、先のＤADDを求めると、このＤADDは振幅情報を表わ
すことになる。仮にＤAとＤCが零、つまり零クロス点で
サンプルされたものであれば、2DBとなる。しかしＤAと
ＤCがずれた位置でサンプルされたものであるとＤADDは
2DBより小さな値となる。
一方、ＤSUBは、位相ずれ情報を表わすことになる。
ＤAとＤCが零クロス点でサンプルされたものであれば、
ＤSUBは零となるが、位相がずれていればＤA−ＤCの値
があらわれ、ずれ量を表わすことになる。
ＤAとＤCが零クロス点でサンプルされたものであれば、
ＤSUBは零となるが、位相がずれていればＤA−ＤCの値
があらわれ、ずれ量を表わすことになる。
上記のＤSUBとＤADDは、予め計算されて補正量が格納
されているメモリ57の下位アドレスおよび上位アドレス
として利用される。これにより、メモリ57からは、、位
相検波出力が得られ、クロックパルスの位相は、理想的
なサンプリング点に追従するように補正さる。つまり、
メモリ57からの位相検波出力は、その低域成分がデジタ
ルアナログ変換器61を介してアナログ電圧となり、低域
フィルタ62を介して加算器38に供給される。したがっ
て、電圧制御発振器39を含む位相ロックループは、水平
同期信号に位相同期するとともに、バースト信号にもバ
ースト低域においては位相同期することになる。更に、
位相検波出力の高域成分は、電圧制御発振器39の出力を
位相シフトする位相シフト回路41にも供給される。この
位相シフト回路41は、例えば位相の異なる複数のクロッ
クパルスを予め作成する回路であり、位相検波出力によ
りその中の１つが選択されて、アナログデジタル変換器
31に供給される。そして、最終的には、アナログデジタ
ル変換の為のサンプリングクロックパルスは、入力信号
に高精度で追従し、相対的には時間軸変動の無い状態で
入力ビデオ信号を量子化することになる。
されているメモリ57の下位アドレスおよび上位アドレス
として利用される。これにより、メモリ57からは、、位
相検波出力が得られ、クロックパルスの位相は、理想的
なサンプリング点に追従するように補正さる。つまり、
メモリ57からの位相検波出力は、その低域成分がデジタ
ルアナログ変換器61を介してアナログ電圧となり、低域
フィルタ62を介して加算器38に供給される。したがっ
て、電圧制御発振器39を含む位相ロックループは、水平
同期信号に位相同期するとともに、バースト信号にもバ
ースト低域においては位相同期することになる。更に、
位相検波出力の高域成分は、電圧制御発振器39の出力を
位相シフトする位相シフト回路41にも供給される。この
位相シフト回路41は、例えば位相の異なる複数のクロッ
クパルスを予め作成する回路であり、位相検波出力によ
りその中の１つが選択されて、アナログデジタル変換器
31に供給される。そして、最終的には、アナログデジタ
ル変換の為のサンプリングクロックパルスは、入力信号
に高精度で追従し、相対的には時間軸変動の無い状態で
入力ビデオ信号を量子化することになる。
アナログデジタル変換されたデジタルビデオ信号は、
位相シフト回路41の出力により駆動される書込みアドレ
ス発生回路33が発生するアドレスに基づきメモリ332に
格納される。サンプル点の間隔は、時間軸変動に追従し
て変化するので、必ずしも等間隔ではないが、メモリ33
からよみだすときに、正確な間隔で読み出すことによ
り、時間軸変動の無い出力ビデオ信号を得ることができ
る。
位相シフト回路41の出力により駆動される書込みアドレ
ス発生回路33が発生するアドレスに基づきメモリ332に
格納される。サンプル点の間隔は、時間軸変動に追従し
て変化するので、必ずしも等間隔ではないが、メモリ33
からよみだすときに、正確な間隔で読み出すことによ
り、時間軸変動の無い出力ビデオ信号を得ることができ
る。
上記の実施例では、本発明を、ビデオ信号処理回路の
時間軸変動補正装置に使用される回路として説明したが
これに限らず、所定周波数の信号の位相状態を検出する
回路として広く適用することが可能である。また、位相
検波出力の使用目的に応じて、メモリ57の格納データを
変更することにより適用範囲は大きい。
時間軸変動補正装置に使用される回路として説明したが
これに限らず、所定周波数の信号の位相状態を検出する
回路として広く適用することが可能である。また、位相
検波出力の使用目的に応じて、メモリ57の格納データを
変更することにより適用範囲は大きい。
［発明の効果］ 以上説明したようにこの発明は、デジタル処理であ
り、温度にも影響を受けず安定した動作を得ることがで
き、高い周波数の信号であってもその位相情報を高精度
で検出できる。
り、温度にも影響を受けず安定した動作を得ることがで
き、高い周波数の信号であってもその位相情報を高精度
で検出できる。
第１図はこの発明の一実施例を示す回路図、第２図及び
第３図はこの発明の回路動作を説明するために示した信
号波形図、第４図は従来の時間軸変動補正回路を示す回
路図、第５図は第４図の回路の動作を説明するために示
した信号波形図である。 31……アナログデジタル変換器、32……メモリ、33……
書込みアドレス発生回路、34……読出しアドレス発生回
路、35……同期分離回路、36……位相比較器、37……低
域フィルタ、38……加算器、39……電圧制御発振器、40
……分周器、41……位相シフト回路、43……バーストゲ
ート回路、50……位相検波部、51,52……シフトレジス
タ、53,54,55……減算器、56……加算器、57……メモ
リ、61……デジタルアナログ変換器、62……低域フィル
タ。
第３図はこの発明の回路動作を説明するために示した信
号波形図、第４図は従来の時間軸変動補正回路を示す回
路図、第５図は第４図の回路の動作を説明するために示
した信号波形図である。 31……アナログデジタル変換器、32……メモリ、33……
書込みアドレス発生回路、34……読出しアドレス発生回
路、35……同期分離回路、36……位相比較器、37……低
域フィルタ、38……加算器、39……電圧制御発振器、40
……分周器、41……位相シフト回路、43……バーストゲ
ート回路、50……位相検波部、51,52……シフトレジス
タ、53,54,55……減算器、56……加算器、57……メモ
リ、61……デジタルアナログ変換器、62……低域フィル
タ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 米田 稔 神奈川県横浜市磯子区新杉田町８番地 株式会社東芝横浜事業所家電技術研究所 内 (72)発明者 小畠 宏 神奈川県横浜市磯子区新磯子町33番地 東芝オーディオ・ビデオエンジニアリン グ株式会社磯子事業所内 (56)参考文献 特開 昭62−5794（ＪＰ，Ａ) 特開 昭62−77792（ＪＰ，Ａ) 特開 昭64−48581（ＪＰ，Ａ)
Claims (1)
- 【請求項１】所定周波数の入力信号の一周期を等間隔で
サンプリングし、該入力信号の量子化信号を得る手段
と、 前記量子化信号を、連続したサンプル点のデータ毎それ
ぞれ第1,第2,第３のデータとして分離する手段と 前記第３のデータから前記第２のデータを減算する第１
の減算手段と、 前記第２のデータから前記第１のデータを減算する第２
の減算手段と、 前記第１の減算手段の出力と前記第２の減算出力との減
算処理を行なうことにより前記入力信号のゼロクロス点
とサンプル点との時間ずれ情報を得る手段と、 前記第１の減算手段の出力と前記第２の減算出力との加
算処理を行なうことにより前記入力信号の振幅情報を得
る手段と、 上記時間ずれ情報および振幅情報によりアドレス指定さ
れ，前記入力信号の位相情報を出力するメモリとを具備
したことを特徴とする位相検波回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63044263A JP2656288B2 (ja) | 1988-02-29 | 1988-02-29 | 位相検波回路 |
| EP89103194A EP0331016B1 (en) | 1988-02-29 | 1989-02-23 | Phase detector circuit for periodic signal using three sampling data |
| DE68928679T DE68928679T2 (de) | 1988-02-29 | 1989-02-23 | Phasendetektor-Schaltung für ein periodisches Signal, welche drei Abtastwerte verwendet |
| US07/314,118 US4952883A (en) | 1988-02-29 | 1989-02-23 | Phase detector circuit for periodic signal using three sampling data |
| CA000592208A CA1305519C (en) | 1988-02-29 | 1989-02-27 | Phase detector circuit for periodic signal using three sampling data |
| KR1019890002538A KR920000142B1 (ko) | 1988-02-29 | 1989-02-28 | 위상검파 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63044263A JP2656288B2 (ja) | 1988-02-29 | 1988-02-29 | 位相検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01220988A JPH01220988A (ja) | 1989-09-04 |
| JP2656288B2 true JP2656288B2 (ja) | 1997-09-24 |
Family
ID=12686626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63044263A Expired - Lifetime JP2656288B2 (ja) | 1988-02-29 | 1988-02-29 | 位相検波回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4952883A (ja) |
| EP (1) | EP0331016B1 (ja) |
| JP (1) | JP2656288B2 (ja) |
| KR (1) | KR920000142B1 (ja) |
| CA (1) | CA1305519C (ja) |
| DE (1) | DE68928679T2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69114411T2 (de) * | 1990-08-09 | 1996-05-02 | Victor Company Of Japan | Schaltung zur Erzeugung eines Taktsignals, das auf einer spezifischen Phase eines in einem Videosignal enthaltenen Farbsynchronsignals synchronisiert ist. |
| US5504790A (en) * | 1994-12-09 | 1996-04-02 | Conner Peripherals, Inc. | Digital data phase detector |
| CN1149734C (zh) * | 1998-10-22 | 2004-05-12 | 因芬尼昂技术股份公司 | 稳频的发射/接收电路装置 |
| JP4448966B2 (ja) * | 2004-11-26 | 2010-04-14 | テクトロニクス・インターナショナル・セールス・ゲーエムベーハー | テレビジョン基準信号生成装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3431405A (en) * | 1965-02-16 | 1969-03-04 | Us Air Force | Spectrum analyzer |
| US3735273A (en) * | 1972-04-06 | 1973-05-22 | D Wright | Offset signal correction system |
| JPS538445B2 (ja) * | 1973-03-28 | 1978-03-29 | ||
| US4291332A (en) * | 1980-04-10 | 1981-09-22 | Tokyo Shibaura Denki Kabushiki Kaisha | Phase-locked circuit |
| JPS5715586A (en) * | 1980-07-02 | 1982-01-26 | Sony Corp | Code modulator for video signal |
| JPS6015190A (ja) * | 1983-07-07 | 1985-01-25 | Ricoh Co Ltd | 感熱記録材料 |
| US4617679A (en) * | 1983-09-20 | 1986-10-14 | Nec Electronics U.S.A., Inc. | Digital phase lock loop circuit |
| EP0202015B1 (en) * | 1985-04-12 | 1992-08-19 | Tektronix, Inc. | Digital phase-locked loops |
| US4675724A (en) * | 1985-09-27 | 1987-06-23 | Ampex Corporation | Video signal phase and frequency correction using a digital off-tape clock generator |
| IT1184024B (it) * | 1985-12-17 | 1987-10-22 | Cselt Centro Studi Lab Telecom | Perfezionamenti ai circuiti ad aggancio di fase numerici |
-
1988
- 1988-02-29 JP JP63044263A patent/JP2656288B2/ja not_active Expired - Lifetime
-
1989
- 1989-02-23 EP EP89103194A patent/EP0331016B1/en not_active Expired - Lifetime
- 1989-02-23 US US07/314,118 patent/US4952883A/en not_active Expired - Fee Related
- 1989-02-23 DE DE68928679T patent/DE68928679T2/de not_active Expired - Fee Related
- 1989-02-27 CA CA000592208A patent/CA1305519C/en not_active Expired - Lifetime
- 1989-02-28 KR KR1019890002538A patent/KR920000142B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0331016B1 (en) | 1998-05-27 |
| KR890013638A (ko) | 1989-09-25 |
| EP0331016A2 (en) | 1989-09-06 |
| EP0331016A3 (en) | 1990-05-23 |
| CA1305519C (en) | 1992-07-21 |
| DE68928679T2 (de) | 1999-02-25 |
| US4952883A (en) | 1990-08-28 |
| JPH01220988A (ja) | 1989-09-04 |
| KR920000142B1 (ko) | 1992-01-09 |
| DE68928679D1 (de) | 1998-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4858030A (en) | Reproducing apparatus of a video disc player | |
| US5206726A (en) | Time base corrector for eliminating time base fluctuations in a composite video signal | |
| JP2656288B2 (ja) | 位相検波回路 | |
| JP2776884B2 (ja) | サンプリングレート導出装置 | |
| JPH01321887A (ja) | 回転制御装置 | |
| US4415935A (en) | Tangential servo control signal generating device for recorded data reproducing device | |
| US5212562A (en) | Image signal reproducing apparatus having memory function | |
| US5298999A (en) | Jitter detection circuit | |
| JP2643247B2 (ja) | デジタル同期検出装置 | |
| JPH0744680B2 (ja) | 時間軸誤差補正装置 | |
| JPH01220995A (ja) | 時間軸補正装置 | |
| JPS6136435B2 (ja) | ||
| JPS6350977A (ja) | 高速再生機能を有する情報再生装置 | |
| JP2662254B2 (ja) | ディスクプレーヤの時間軸制御方法 | |
| GB2181013A (en) | Method for locking a clock signal to a video signal | |
| JPS63288472A (ja) | 時間軸補正装置 | |
| JPH0710113B2 (ja) | 位相同期クロツク信号発生装置 | |
| JPH0746464B2 (ja) | ディスクの回転速度及び位相の制御装置 | |
| JP3049717B2 (ja) | 映像信号再生装置 | |
| JPS63220472A (ja) | ディスク記録情報再生装置における位相同期回路 | |
| JPH0396183A (ja) | 時間軸補正装置 | |
| JPH01220996A (ja) | 高速位相合せ回路 | |
| JPH05268574A (ja) | 時間軸補正装置 | |
| JPH0778956B2 (ja) | 時間軸制御方式 | |
| JPH0344869A (ja) | 時間軸制御装置 |