KR920000142B1

KR920000142B1 - 위상검파 회로

Info

Publication number: KR920000142B1
Application number: KR1019890002538A
Authority: KR
Inventors: 아키히코 에노모토; 타카시 코가; 미노루 요네다; 히로시 코바라
Original assignee: 가부시기가이샤 도시바; 아오이 죠이치; 도시바 오디오 비디오 엔지니어링 가부시기가이샤; 오오시마 고타로오
Priority date: 1988-02-29
Filing date: 1989-02-28
Publication date: 1992-01-09
Also published as: JP2656288B2; EP0331016A2; EP0331016B1; DE68928679D1; CA1305519C; KR890013638A; DE68928679T2; EP0331016A3; JPH01220988A; US4952883A

Abstract

내용 없음.

Description

위상검파 회로

제1도는 본 발명의 1실시예를 보이는 회로도,

제2도 및 제3도는 본 발명의 회로동작을 설명하기 위하여 도시한 신호 파형도,

제4도는 종래의 시간축 변동 보정회로를 도시한 회로도,

제5도는 제4도의 회로의 동작을 설명하기 위하여 도시한 신호파형도,

제6a,b도 제1도의 ROM 57의 대체예를 나타내는 회로도이다.

* 도면의 주요부분에 대한 부호의 설명

31 : 아나로그 디지탈 변환기 32 : 기억장치

33 : 기록어드레스 발생회로 34 : 독출어드레스 발생회로

35 : 동기분리 회로 36 : 위상비교기

37 : 저역필터 38 : 가산기

39 : 전압제어 발진기 40 : 분주기

41 : 위상시프트 회로 43 : 버스트 게이트 회로

50 : 위상검파부 51,52 : 시프트 레지스터

53,54,55 : 감산기 56 : 가산기

57 : ROM 61 : 디지탈 아나로그 변환기

62 : 저역필터

본 발명은, 예컨대, 디스크나 테이프 등의 기록매체에 기록된 비디오 신호의 시간축 변동을 보정하는데 유효한 위상검파회로에 관한 것이다.

비디오 테이프 레코더나 레이저 디스크에 기록된 비디오 신호를 재생할 경우 시간축 보정장치는 불가결한 것이다. 시간축 보정장치는 테이프와 헤드와의 상대적 속도가 고르지 못한 것과 아울러 레이저 디스크의 기록 피트와 픽업과의 상대적 속도가 고르지 못한 보정하는 것으로서 타임베이스 콜렉터라고도 불리고 있다. 이 시간축 보정장치에는 재생 신호 중의 기준이 되는 신호의 주파수 및 위상을 검출하여 그 검출 오차에 의거하여 기계적헤드회전속도, 테이프속도, 혹은 디스크회전속도 등을 제어하는 방식과 재생신호에 포함되는 동기신호등의 주파수나 위상을 검출하여 전기적으로 재생신호 자체의 지연량을 제어하는 방식이 있다.

NTSC방식, PAL방식, SECAM 방식 등의 비디오 신호에는, 기준신호로서 이용이 가능한 수평동기신호, 수직동기신호, 버스트신호등이 포함되어 있다.

제4도는 종래의 전기적 시간축 보정장치의 회로예를 나타내고 제5a-e도는 제4도의 회로의 동작을 설명하기 위한 신호파형도 장치이다.

입력부(11)에는 예컨대 아나로그의 NTSC방식 비디오 신호가 공급되고, 이 비디오신호는 이상회로(20)에 입력된다. 이 비디오 신호는 제5a도에 도시한 바와 같이 수평동기신호 HD 및 버스트신호 BS를 포함하고 있다. 위상 제어 루프는, 수평동기신호에 전압제어 발진기를 위상로크 시켜서, 이 전압제어 발진기의 출력에 의하여, 전하전송소자(CCD)를 사용한 지연회로를 구동하므로써 시간축 보정을 행하고 있다.

또, 상기 비디오신호는 동기분리회로(12) 및 버스트 게이트 회로(13)에도 입력된다. 동기분리회로(12)에서는 수평동기신호 HD가 분리되고, 이 신호 HD를 소정시간 지연하여 제5b도에 보이는 버스트 게이트 펄스가 만들어진다.

이 게이트펄스가 버스트 게이트 회로(13)에 공급되고 비디오 신호 중의 버스트 신호 BS를 추출한다. 버스트 게이트 회로(13)에서 추출된 버스트 신호 BS는 이상 제어부(14)에 주어지고, 이 제어부(14)를 구성하는 위상비교기(15)의 한 쪽의 입력단에 공급된다. 위상비교기(15)의 다른 쪽 입력부에는 기준발진기(18)로부터의 발진출력(3.58㎒ 기준클럭신호)가 공급되어 있다.

이 위상제어부(14)는, 3.58㎒의 주파수를 가지는 제5c도에 보이는 바와 같은 기준클럭신호를 받아서 그 1주기 마다 제5d도에 보이는 바와 같은 삼각파신호를 발생하는 삼각파발생회로(17)와, 샘플홀드회로(16)및 상기 기준클럭신호와 위상 보정해야 할 입력비디오 신호에 포함되는 버스트신호(BS)를 비교하는 상기 위상비교기(15)를 포함한다.

위상비교기(15)는 그 한 쪽의 입력이 다른 쪽의 입력보다 레벨이 커진 시점에 샘플링 펄스를 발생하고, 이것을 샘플홀드회로(16)에 공급한다. 상기 발진기(18)로부터의 기준신호는 삼각파발생회로(17)에도 공급된다. 이 회로(17)는 기준신호의 1주기에 대응한 삼각파를 발생한다. 샘플홀드회로(16)는 비교의 결과에 따라서 상기 위상비교기(15)의 출력되는 샘플링 펄스에 의거하여 상기 삼각파발생회로(17)에 얻어지는 삼각파를 샘플하는 동시에 그 때의 신호레벨을 홀드한다. 이것에 의하여 샘플홀드회로(16)으로부터는, 버스트신호 BS와 기준신호와의 위상오차에 상응한 오차전압이 얻어진다.

오차전압은, 이상회로(20)의 제어단자에 공급되는 비디오신호의 이상량을 제어한다. 이상회로(20)는 예컨대 그 이상부에 바리캡 다이오드를 가지고 그 용량이 오차전압에 따라 가변되는 구조로 되어 있다.

이것에 의하여, 출력부(19)에는 시간축 변동이 보정된 비디오 신호를 얻을 수 있다.

상기 종래의 시간축 변동 보정장치에 의하면, 버스트신호의 위상오차정보를 얻는데, 삼각파발생회로(17)를 사용하고 있다. 그러나, 3.58㎒의 높은 주파수의 삼각파를 정밀도가 좋게 얻을 수 있는 것은 매우 곤란하다. 또, 그와 같은 삼각파를 정밀도 좋게 샘플하기 위해서는 샘플홀드회로(16)에 고도의 회로구성이 요구된다. 또, 종래의 장치는 아나로그 구성이기 때문에 온도 변동이나 전원전압 변동에 대하여 불안정하므로 안정한 것을 얻으려면 값이 비싸게 된다.

그래서, 본 발명은 안정한 동작을 얻을 수 있고, 높은 주파수의 신호를 사용할 경우에도 그 위상의 어긋남을 고정밀도로 검출할 수 있는 위상검파회로를 제공하는 것을 목적으로 한다.

본 발명은, 시간축 변동을 수반하는 재생신호에서 소정주파수의 동기신호(예컨대 버스트신호)의 1주기를 등간격으로 샘플링하여 그 동기신호의 양자화 신호를 얻는다. 이 양자화신호를 샘플하여 시간적으로 연속하는, 제1,제2,제3의 3개의 데이타로서 분리한다. 제1의 감산수단에 의하여, 제3의 데이타에서 상기 제2의 데이타에서 상기 제1의 데이타를 감산한다.

이렇게 얻어진 제1의 감산수단의 출력과 제2의 감산수단의 출력을 감산처리하므로써 상기 입력신호의 영크로스점과 샘플점과의 시간이 어긋나는 정보를 얻는다. 또 제1의 감산수단의 출력과 제2의 감산수단의 출력을 가산하므로써 상기 동기신호의 진폭정보를 얻는다. 그리고, 이들 시간이 어긋나는 정보 및 진폭정보에 의하여 메모리의 어드레스지정을 행하고 상기 동기신호의 위상이 어긋남을 검출하는 것이다.

이하, 본 발명의 실시예를 도면을 참조하여 설명한다. 제1도는 본 발명의 1실시예가 적용되는 재생비디오신호의 시간축 변동 보정장치를 표시한다. 입력부(30)에는 비디오 테이프 레코더로 재생된 예컨대 NTSC방식의 아나로그 비디오 신호가 입력되고, 아나로그 디지탈 변환기(31)에 인도된다. 아나로그 디지탈 변환기(31)에는, 그 샘플링 클럭펄스로서 전압제어 발진기(39)로부터의 발진출력이 위상시프트 회로(41)를 개재하여 주어지고 있다. 아나로그 디지탈 변환된 비디오신호는, 시간축 변동을 수반한 채 디지탈화되어 있고 기억장치(32)에 기억된다. 기억장치(32)는, 입력비디오신호의 시간축 변동에 추종하여 기록어드레스를 발생하는 기록어드레스 발생회로(33)에 의하여 기록어드레스가 제어된다. 기억장치(32)의 독출어드레스는, 수정발진기(44)로부터의 안정된 기준클럭펄스에 의하여 구동되어 독출어드레스를 발생하는 독출어드레스 발생회로(34)에 의하여 제어된다. 독출된 디지탈 비디오신호는 상기 수정발진기(44)로부터의 안정된 기준클럭 펄스로 구성되는 디지탈 아나로그 변환기(45)에 있어서 아나로그 비디오신호로 변환된 출력단(46)에 도출된다. 이것에 의하여 출력단(46)에는 시간축 변동을 보정된 아나로그 비디오신호를 얻을 수 있다.

그런데, 상기 장치에서는 아나로그 디지탈 변환기(31)에 있어서, 아나로그 비디오신호에 시간축 변동이 있으면 이것에 추종하여 전압제어 발진기(39)에서의 구동 클럭펄스의 위상을 제어한다. 이것에 의하여 비디오신호를 디지탈화 할 경우의 샘플동작 및 기억장치(32)의 기록어드레스가 제어되고, 총체적으로는 시간축 변동을 보정하게 된다.

샘플링 클럭펄스를 제어하는 수단을 다음에 설명한다.

입력부(30)로부터의 비디오신호는, 동기분리회로(35)에도 공급된다. 동기분리회로(35)는, 수평동기신호 HD를 분리하여 이것을 위상비교기(36)에 공급한다.

위상비교기(36), 저역필터(37), 가산기(38), 전압제어 발진기(39), 및 분주기(40)는 위상 로크루프를 형성하고 있다. 위상비교기(36)는 수평동기신호 HD와 분주기(40)로부터의 출력을 위상비교한다. 그 때의 위상오차는 저감필터(37)로 평활되고, 가산기(38)를 개재하여 전압제어 발진기(39)의 주파수 제어단자에 공급된다. 이것에 의하여 전압제어 발진기(39)의 발진주파수는 입력 비디오 신호의 수평동기신호 HD에 위상동기하게 된다. 즉, 입력비디오신호의 시간축이 변동하고 그 때문에 수평동기신호(HD)에 지터가 생기면, 그 지터, 즉 상기 시간축 변동에 전압제어 발진기(39)에서 얻어지는 샘플링클럭펄스의 위상이 추종하게 된다.

상기 전압제어 발진기(39)에서의 샘플링 클럭펄스는 위상시프트 회로(44)를 개재하여 아나로그 디지탈 변환기(31)에 주어진다.

다음에 상기 샘플링 클럭펄스의 위상을 다시 제어하고, 보다 고정밀도의 시간축 변동 보정을 행할 수 있는 본 발명의 위상검파회로에 대하여 설명한다.

아나로그 디지탈 변환기(31)의 출력 중, 디지탈버스트신호는 버스트 게이트 회로(43)에서 추출된다. 버스트 게이트 회로(43)의 게이트 타이밍은 동기분리회로(42)로부터의 버스트 플랙에 의하여 제어된다. 버스트 플랙은 앞서의 동기분리회로(35)에서 얻을 수도 있다.

추출된 버스트신호는 본 발명의 특징부인 위상검파부(50)에 입력된다.

위상검파부(50)는 추출된 버스트신호를 차례로 시프트하는 시프트 레지스터(51),(52)를 갖는다. 지금 시간적으로 전후하는 세 개의 샘플점의 데이타를 각각 DA, DB, DC라 하고, 시프트 레지스터(52)에서 데이타 DA가 시프트 레지스터(51)에서 데이타 DB가 출력되고, 또 시프트 레지스터(51)에 데이타 DC가 입력되는 것으로 한다.

데이타 DC와 데이타 DB는, 제1의 감산기(53)에 입력되어, [DC-DB]의 연산이 행해진다. 또, 데이타 DB와 DA는 감산기(54)에 입력되어, [DB-DA]의 연산이 행해진다. 또, 제1의 가산결과 (DC-DB)와 제2의 감산결과(DB-DA)는 감산기(55)와 가산기(56)에 입력된다.

상기 한 수단에 의한 연산을 제3도를 참조하여 설명한다.

버스트신호는 정현파이므로, 그 진폭 a로 하고 그 위상이 이 정규의 위상 ø에 어긋나 있다고 하면 다음과 같이 표시할 수 있다.

여기서, 위상의 어긋남(ø)을 시간의 어긋남으로 표시하면

제1,제2,제3의 샘플점 A,B,C은 π/2씩 어긋나 있으므로, 각각의 샘플점 A,B,C에 있어서의 샘플 데이타를 DA,DB,DC로 하면,

그래서, 가산기(56)에서의 가산결과 D ADD는, DA,DB,DC의 절대치에 의하여 구해지므로, 각각의 극성을 고려하여, 이하와 같이 구할 수 있다.

동일하게 감산기(55)에서의 감산결과 D sub는

가 된다.

다음에, 가산결과 D ADD와 감산결과 D SUB으로부터 어긋나는 시간 τ을 구한다.

여기에서,

여기에서

가 되고,

을 얻을 수 있다. 그러므로,

로 표시할 수 있다.

따라서, 상기 τ를 미리 리드.온리.메모리(이하 ROM라 한다)(57)에 격납해 두면, 상기 감산결과 D SUB와 가산결과 D ADD를 사용하여, 위상이 어긋나는 량을 검출할 수 있다.

또한, 제2도, 제3도를 참조하여 본 발명을 보다 구체적으로 설명한다.

제2도는 비디오신호에 시간축 변동이 없고, 따라서 그 버스트신호가 이상적인 위상으로 샘플링되는 경우를 보이고 있다. 이 경우 버스트신호의 영코로스점 및 피이크점(도면중 X표 부분)이 샘플링되므로 샘플링 클럭펄스와 버스트신호와의 사이에는 시간의 어긋남이 없다. 즉, 제3도에 있어서 흰 동그라미의 위치가 샘플링되면 샘플링 클럭펄스와 입력비디오신호와의 상대적인 시간축 변동이 없는 상태를 나타낸다. 입력비디오신호가 시간축 변동에 수반되는 경우에 있어서 샘플링 클럭펄스의 위상이 조정되지 않으면 제3도에 있어서 검은 동그라미의 위치가 샘플링되게 된다.

여기에서 π/2씩 위상이 어긋난 각 샘플 점 A,B,C에서 얻어지는 데이타를 DA,DB,DC로 하여, 앞서의 D ADD를 구하면 이 D ADD는 진폭정보를 나타내게 된다. 가령 DA와 DC가 영(0), 즉 영(0)크로스 점에서 샘플된 것이면 D ADD는 2DB가 된다. 그러나 DA와 DC가 어긋난 위치에서 샘플된 것이면 D ADD는 2DB보다 작은 값이 된다.

한편, D SUB는 위상이 어긋난 정보를 나타내게 된다. DA와 DC가 영크로스 점에서 샘플된 것이라면, D SUB는 영이 되는데, 위상이 어긋나 있으면 영이 아닌 값이 나타나고, 그 값이 어긋난 량을 나타내게 된다.

상기의 D SUB와 D ADD는 미리 계산된 보정량이 격납되어 있는 ROM(57)의 하위 어드레스 및 상위 어드레스로서 이용된다. 이것에 의하여 ROM(57)로부터는 위상검파출력이 얻어지고, 샘플링 클럭펄스의 위상은 이상적인 샘플링 점에 추종하도록 보정된다. 즉, ROM(57)로부터의 위상검파출력은 디지탈 아나로그 변환기(61)에 의하여 아나로그 변환되어서 아나로그 전압이 되고, 그 저역성분이 저역필터(62)를 개재하여 가산기(38)에 공급된다. 따라서, 전압제어 발진기(39)를 포함하는 위상 크루프는 수평동기신호에 위상동기하는 동시에, 버스트신호에도 그 저역성분에 있어서 위상동기하게 된다. 그리고, 최종적으로 아나로그 디지탈 변환을 위한 샘플링 클럭펄스는 재생비디오신호의 시간축 변동에 높은 정밀도로 추종하여 변화하고 총체적으로는 시간축 변동을 보정한 상태에서 재생비디오신호를 양자화 할 수 있다.

아나로그 디지탈 변환된 디지탈 비디오신호는 위상시프트 회로(41)의 출력에 의하여 구동되는 기록어드레스 발생회로(33)가 발행하는 어드레스에 의거하여 기억장치(33)에 격납된다. 샘플점의 간격은, 시간축 변동에 추종하여 변화하므로, 반드시 등간격은 아니지만 기억장치(33)에서 독출할 때에는 안정된 기준클럭펄스에 의거한 독출어드레스에 의하여 시간축 변동이 없는 비디오신호를 얻을 수 있다.

상기의 실시예에서는, 본 발명을 비디오신호처리 회로의 시간축 변동 보정장치에 사용되는 회로로서 설명하였으나, 이에 한정하지 않고, 소정주파수의 신호의 위상상태를 검출하는 회로로서 널리 적용할 수 있다. 또, 위상검파 출력의 사용목적에 따라, ROM(57)의 격납데이타를 변경하므로써 적용범위는 크게 된다.

또한, 상기 실시예에서는 ROM(57)을 사용하고 있으나, 이에 한정되지 않고, 다른 변환기로도 사용할 수 있다. 예컨대, 제6a도에 보이는 바와 같은 셀렉터 혹은 제6b도에 보이는 바와 같은 마이크로프로세서 유닛(MPU)을 사용하여도 좋다. 셀렉터를 사용할 경우는 가산 데이타에 따라서 감산데이타를 바꾸어서 근사적으로 위상이 어긋난 신호를 얻는다.

이상 설명한 바와 같이, 본 발명은 디지탈 처리이고, 온도에도 영향을 받지 않고 안정된 동작을 얻을 수 있고, 높은 주파수의 신호일지라도 그 위상 정보를 높은 정밀도로 검출할 수 있다.

Claims

소정의 동기신호를 포함하는 피처리신호가 입력되는 입력회로수단과, 이 입력회로수단에서 주어지는 상기 피처리신호에서 동기신호를 추출하는 동기분리수단과, 이 동기분리수단으로 추출된 상기 동기신호의 위상 어긋남을 검출하는 위상 어긋남 검출수단과, 이 위상 어긋남 검출수단으로 얻어진 위상 어긋남신호에 따라서 상기 입력회로수단에서 주어지는 상기 피처리신호의 위상을 제어하는 위상수단을 가지는 위상검파회로에 있어서, 상기 입력회로수단은, 상기 피처리신호를 디지탈화하는 A/D변환수단(31)을 지니고, 상기 동기분리수단은 상기 A/D변환수단(31)으로 얻어진 디지탈화 피처리신호로부터 소정의 디지탈 동기신호(DC)를 추출하는 디지탈 동기분리수단(42,43)을 지니고, 상기 위상 어긋남 검출수단은 상기 디지탈 동기분리수단(42,43)으로 얻어진 상기 디지탈 동기신호(DC)를 지연하고 상기 디지탈 동기신호(DC)의 샘플점이 서로 인접하는 적어도 2개의 지연디지탈 동기신호(DA,DB)를 발생하는 지연수단(50)과, 이 지연수단(50)으로 얻어진 상기 2개의 지연디지탈 동기신호(DA,DB)와 상기 디지탈 동기분리수단(42,43)으로 얻어진 상기 1개의 디지탈 동기신호(DC)를 연산하여 상기 디지탈화 피처리신호의 위상 어긋남 데이타 발생수단(57)으로 구성되는 디지탈 위상 어긋남 데이타 검출수단(50), 상기 위상 어긋남 검출수단으로 얻어진 위상 어긋남 데이타에 따라서 상기 A/D 변환수단(31)의 샘플링 클럭을 제어하므로써, 상기 피처리신호의 위상을 제어하는 것을 특징으로 하는 위상검파회로.
제1항에 있어서, 상기 위상수단은 상기 A/D변환수단(31)으로 얻어진 상기 디지탈화 피처리신호를 기억하는 기억장치수단(32)를 지니고, 상기 D/A변환수단(61)으로 얻어진 아나로그 위상 어긋남 데이타에 따라서 다시 상기 기억장치수단(32)의 독출어드레스를 제어하는 것을 특징으로 하는 위상검파회로.
제2항에 있어서, 상기 지연수단(50)은 상기 디지탈 동기신호(DC)를 지연하는 시프트 레지스터(51,52)를 구비하는 것을 특징으로 하는 위상검파회로.
제1항에 있어서, 상기 디지탈 위상 어긋남 데이타 검출수단(50)은 상기 디지탈 동기신호(DC)와 상기 제1지연디지탈 동기신호(DB)와의 사이의 감산을 행하여 제1감산신호를 출력하는 제1감산수단(53)과, 상기 디지탈 동기신호(DC)와 상기 제2지연디지탈 동기신호(DA)와의 사이의 감산을 행하여 제2감산신호를 출력하는 제2감산수단(54)과, 상기 제1감산신호 및 제2감산신호 사이의 감산을 행하여 제3감산신호를 출력하는 제3감산수단(55)과, 상기 제1감산신호 및 제2감산신호 사이의 가산을 행하여 가산신호를 출력하는 가산수단(56)을 구비하는 것을 특징으로 하는 위상검파회로.
제4항에 있어서, 상기 디지탈 위상 어긋남 데이타 검출수단(50)은, 다시 미리 임의의 수의 위상 어긋남 데이타를 기억하고, 제3감산수단(55)에 주어지는 상기 제3감산신호 및 상기 각각 독출어드레스로 하는 기억수단(57)을 구비하는 것을 특징으로 하는 위상검파회로.
제5항에 있어서, 상기 기억수단은 리드온리 메모리(57)를 구비하는 것을 특징으로 하는 위상검파회로.
제5항에 있어서, 상기 기억수단은 셀렉터를 구비하는 것을 특징으로 하는 위상검파회로.
제5항에 있어서, 상기 기억수단은 마이크로프로세서 유닛을 구비하는 것을 특징으로 하는 위상검파회로.
소정의 동기신호를 포함하는 피처리신호가 입력되는 회로수단과, 이 입력회로 수단으로부터 주어지는 상기 피처리신호에서 동기신호를 추출하는 동기분리수단과, 이 동기분리수단으로 추출된 상기 동기신호의 위상 어긋남을 검출하는 위상 어긋남 검출수단과 이 위상 어긋남 검출수단으로 얻어진 위상 어긋남 신호에 따라서 상기 입력회로수단에서 주어지는 상기 피처리신호의 위상 어긋남을 보정하는 시간축 변동 보정장치에 있어서, 상기 입력회로수단은, 상기 피처리신호를 디지탈화 하는 A/D변환수단(31)을 갖고, 상기 동기분리수단은 상기 A/D변환수단(31)으로 얻어진 디지탈화 피처리신호에서 소정의 디지탈 동기신호(DC)를 추출하는 디지탈 동기분리수단(42,43)을 가지며, 상기 위상 어긋남 검출수단은, 상기 디지탈 동기분리수단(42,43)으로 얻어진 상기 디지탈 동기신호(DC)를 지연하고, 상기 디지탈 동기신호(DC)와 샘플점이 서로 인접하는 적어도 2개의 지연디지탈 동기신호(DA,DB)를 발생하는 지연수단(50)과, 이 지연수단(50)으로 얻어진 상기 2개의 지연디지탈 동기신호(DA,DB)와 상기 디지탈 동기분리수단(42,43)으로 얻어진 상기 1개의 디지탈 동기신호(DC)를 연산하여 상기 디지탈화 피처리신호의 어긋남에 대응하는 위상 어긋남 데이타를 발생하는 위상 어긋남 데이타 발생수단(57)으로 이루어지는 디지탈 위상 어긋남 데이타 검출수단(50)과, 이 디지탈 위상 어긋남 데이타 검출수단(50)으로 얻어진 상기 위상 어긋남 데이타를 아나로그화 하는 D/A변환수단(61)을 지니고, 상기 위상 어긋남 검출수단의 상기 D/A 변환수단(61)으로 얻어진 아나로그 위상 어긋남 데이타에 따라 상기 변환수단(31)의 샘플링 클럭을 제어하므로써, 상기 피처리신호의 위상을 제어하는 것을 특징으로 하는 시간축 변동 보정장치.
제9항에 있어서, 상기 위상수단은 상기 D/A 변환수단(31)으로 얻어진 상기 디지탈화 피처리신호를 기억하는 기억장치수단(32)을 지니고, 상기 D/A 변환수단(61)으로 얻어진 아나로그 위상 어긋남 데이타에 따라서 다시 상기 기억장치수단(32)의 독출어드레스를 제어하는 것을 특징으로 하는 시간축 변동 보정장치.
제10항에 있어서, 상기 지연수단(50)은 상기 디지탈 동기신호(DC)를 지연하는 시프트 레지스터(51,52)를 구비하는 것을 특징으로 하는 시간축 변동 보정장치.
제9항에 있어서, 상기 디지탈 위상 어긋남 데이타 검출수단(50)은 상기 디지탈 동기신호(DC)와 상기 제1지연 디지탈 동기신호(DB)와의 사이의 감산을 행하여 제1감산신호를 출력하는 제1감산수단(53)과 상기 디지탈 동기신호(DC)와 상기 제2지연 디지탈 동기신호(DA)와의 사이의 감산을 행하여 제2감산신호를 출력하는 제2감산수단(54)과 상기 제1감산신호 및 제2감산신호 사이의 감산을 행하여 제2감산신호 및 제2감산신호간의 가산을 행하여 가산신호를 출력하는 가산수단(56)을 구비하는 것을 특징으로 하는 시간축 변동 보정장치.
제12항에 있어서, 상기 디지탈 위상 어긋남 데이타 검출수단(50)은, 다시 미리 임의의 수의 위상 어긋남 데이타를 기억하고, 제3감산수단(55)에서 주어지는 상기 제3감산신호 및 상기 가산수단(56)에 주어지는 상기 가산신호를 각각 독출어드레스하는 기억수단(57)을 구비하는 것을 특징으로 하는 시간축 변동 보정장치.
제13항에 있어서, 상기 기억수단은 리드 온리 메모리(57)를 구비하는 것을 특징으로 하는 시간축 변동 보정장치.
제13항에 있어서, 상기 기억수단은, 셀렉터를 구비하는 것을 특징으로 하는 시간축 변동 보정장치.
제13항에 있어서, 상기 기억수단은 마이크로프로세서 유닛을 구비하는 것을 특징으로 하는 시간축 변동 보정장치.