JPH06309809A - ディジタル信号再生装置 - Google Patents
ディジタル信号再生装置Info
- Publication number
- JPH06309809A JPH06309809A JP5101070A JP10107093A JPH06309809A JP H06309809 A JPH06309809 A JP H06309809A JP 5101070 A JP5101070 A JP 5101070A JP 10107093 A JP10107093 A JP 10107093A JP H06309809 A JPH06309809 A JP H06309809A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- value
- sample
- digital signal
- sample value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/002—Recording, reproducing or erasing systems characterised by the shape or form of the carrier
- G11B7/0037—Recording, reproducing or erasing systems characterised by the shape or form of the carrier with discs
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【目的】 読取信号の位相に同期した精度良いサンプリ
ングクロックにてディジタル信号の再生が可能なディジ
タル信号再生装置を提供することを目的とする。 【構成】 読取信号をＡ／Ｄ変換して得られたサンプル
値から所定のサンプル値系列を検出し、この所定のサン
プル値系列の内、互いに所定間隔だけ隔たったタイミン
グにて得られたサンプル値同士の差分値を求め、この差
分値に基づいて位相補正したサンプリングクロックを発
生する。
ングクロックにてディジタル信号の再生が可能なディジ
タル信号再生装置を提供することを目的とする。 【構成】 読取信号をＡ／Ｄ変換して得られたサンプル
値から所定のサンプル値系列を検出し、この所定のサン
プル値系列の内、互いに所定間隔だけ隔たったタイミン
グにて得られたサンプル値同士の差分値を求め、この差
分値に基づいて位相補正したサンプリングクロックを発
生する。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル信号が記録
されている記録媒体から読取られる読取信号からディジ
タル信号の再生を行うディジタル信号再生装置に関し、
特にサンプルドサーボ方式によるディジタル信号再生装
置に関する。
されている記録媒体から読取られる読取信号からディジ
タル信号の再生を行うディジタル信号再生装置に関し、
特にサンプルドサーボ方式によるディジタル信号再生装
置に関する。
【０００２】
【従来の技術】ＤＲＡＷ（Direct Read After Write ）
ディスクと称される光ディスクには図１に示す如きサー
ボバイトが記録されている。光ディスクの各セクタは４
３のサーボブロックからなり、１サーボブロックは２バ
イトのサーボバイトとそれに続く１６バイトのデータバ
イトにより構成される。サーボバイトは２つのウォブル
ドピットＷp1及びＷp2と１つのクロックピットＣpとか
らなり、ウォブルドピットＷp1及びＷp2は各々トラック
センタの左右に配置されている。
ディスクと称される光ディスクには図１に示す如きサー
ボバイトが記録されている。光ディスクの各セクタは４
３のサーボブロックからなり、１サーボブロックは２バ
イトのサーボバイトとそれに続く１６バイトのデータバ
イトにより構成される。サーボバイトは２つのウォブル
ドピットＷp1及びＷp2と１つのクロックピットＣpとか
らなり、ウォブルドピットＷp1及びＷp2は各々トラック
センタの左右に配置されている。
【０００３】ピックアップの情報検出点（情報検出用光
スポット）がトラックセンタ上を移動すると左右のウォ
ブルドピットＷp1及びＷp2における光量の低下量が等し
くなり、移動位置が左右にずれると、そのずれの方向と
量に対応して２つのウォブルドピットにおける光量の低
下量が変化する。従って、２つの位置における低下量の
差（ＲＦ信号のレベル差）からトラッキングエラー信号
が生成され、このトラッキングエラー信号が続くデータ
バイトの区間保持される。
スポット）がトラックセンタ上を移動すると左右のウォ
ブルドピットＷp1及びＷp2における光量の低下量が等し
くなり、移動位置が左右にずれると、そのずれの方向と
量に対応して２つのウォブルドピットにおける光量の低
下量が変化する。従って、２つの位置における低下量の
差（ＲＦ信号のレベル差）からトラッキングエラー信号
が生成され、このトラッキングエラー信号が続くデータ
バイトの区間保持される。
【０００４】更に、ウォブルドピットＷp2とクロックピ
ットＣp間の距離Ｄは、データバイト中における各ピッ
ト間同士の最長距離よりも長く設定されている。従っ
て、この距離Ｄを同期信号として検出することができ
る。検出した同期信号を基にして各種のタイミング信号
が生成される。クロックは、クロックピットＣpの検出
信号に対応して生成される。
ットＣp間の距離Ｄは、データバイト中における各ピッ
ト間同士の最長距離よりも長く設定されている。従っ
て、この距離Ｄを同期信号として検出することができ
る。検出した同期信号を基にして各種のタイミング信号
が生成される。クロックは、クロックピットＣpの検出
信号に対応して生成される。
【０００５】尚、距離Ｄの鏡面部は、フォーカスエリア
とされ、そこにおいてフォーカスエラー信号が検出さ
れ、続くデータバイトの区間保持される。以上の如きサ
ーボバイトが記録された例えば５インチのＤＲＡＷディ
スクを１８００rpm で回転させた場合、クロックピット
によりＲＦ信号中に発生するエッジは、４１．２８ＫＨ
ｚの繰り返し周波数を有している。
とされ、そこにおいてフォーカスエラー信号が検出さ
れ、続くデータバイトの区間保持される。以上の如きサ
ーボバイトが記録された例えば５インチのＤＲＡＷディ
スクを１８００rpm で回転させた場合、クロックピット
によりＲＦ信号中に発生するエッジは、４１．２８ＫＨ
ｚの繰り返し周波数を有している。
【０００６】このようなＤＲＡＷディスクにサーボバイ
トに続いて記録されているアドレスデータ等を読み取っ
てデータ情報部に記録されているディジタル信号を再生
するディジタル信号再生装置が公知となっている。図２
に、かかる従来のディジタル信号再生装置の構成を示
し、図３に、かかる構成における動作タイムチャートの
一例を示す。
トに続いて記録されているアドレスデータ等を読み取っ
てデータ情報部に記録されているディジタル信号を再生
するディジタル信号再生装置が公知となっている。図２
に、かかる従来のディジタル信号再生装置の構成を示
し、図３に、かかる構成における動作タイムチャートの
一例を示す。
【０００７】図において、ピックアップ１は、ディスク
（図示せず）に記録されている記録信号を読み取りこれ
に応じた読取信号をヘッドアンプ２に供給する。ヘッド
アンプ２は、供給された読取信号を増幅した読取信号
（ａ）をＡ／Ｄ変換器３及び微分回路４に夫々供給す
る。微分回路４は、読取信号（ａ）を微分して得られた
微分信号（ｂ）をエッジ検出回路５に供給する。エッジ
検出回路５は、微分信号（ｂ）を中心レベルでスライス
して得られたパルス状の信号をエッジ信号（ｃ）として
生成し、これをＰＬＬ（Phase Locked Loop）回路６及
び同期検出回路７に夫々供給する。同期検出回路７は、
エッジ信号（ｃ）における隣接するパルス同士の時間間
隔を各々測定し、この時間間隔が所定時間Ｄtと同一と
なった時、読取信号中に同期情報が存在するとして同期
信号（ｄ）を発生してこれをタイミング発生回路８に供
給する。タイミング発生回路８は、同期信号（ｄ）を基
準にして同期的に所定幅のタイミング信号（ｅ）を発生
してこれをＰＬＬ回路６に供給する。ＰＬＬ回路６は、
タイミング信号（ｅ）が発生している期間におけるエッ
ジ信号（ｃ）のパルスの立ち下がりエッジに位相同期し
た所定周波数の再生クロック（ｆ）を生成し、これを遅
延回路９に供給する。遅延回路９は、Ａ／Ｄ変換器３の
データ読み取りが最適となるように、再生クロック
（ｆ）を所定時間遅延し、これをサンプリングクロック
としてＡ／Ｄ変換器３に供給する。Ａ／Ｄ変換器３は、
ヘッドアンプ２によって増幅された読取信号（ａ）を供
給されたサンプリングクロックのタイミングにてディジ
タル信号に変換し、このディジタル信号を復調回路１０
に供給する。復調回路１０は、ディスクへの記録時に変
調されたディジタル信号の復調を行い再生ディジタル信
号として出力する。
（図示せず）に記録されている記録信号を読み取りこれ
に応じた読取信号をヘッドアンプ２に供給する。ヘッド
アンプ２は、供給された読取信号を増幅した読取信号
（ａ）をＡ／Ｄ変換器３及び微分回路４に夫々供給す
る。微分回路４は、読取信号（ａ）を微分して得られた
微分信号（ｂ）をエッジ検出回路５に供給する。エッジ
検出回路５は、微分信号（ｂ）を中心レベルでスライス
して得られたパルス状の信号をエッジ信号（ｃ）として
生成し、これをＰＬＬ（Phase Locked Loop）回路６及
び同期検出回路７に夫々供給する。同期検出回路７は、
エッジ信号（ｃ）における隣接するパルス同士の時間間
隔を各々測定し、この時間間隔が所定時間Ｄtと同一と
なった時、読取信号中に同期情報が存在するとして同期
信号（ｄ）を発生してこれをタイミング発生回路８に供
給する。タイミング発生回路８は、同期信号（ｄ）を基
準にして同期的に所定幅のタイミング信号（ｅ）を発生
してこれをＰＬＬ回路６に供給する。ＰＬＬ回路６は、
タイミング信号（ｅ）が発生している期間におけるエッ
ジ信号（ｃ）のパルスの立ち下がりエッジに位相同期し
た所定周波数の再生クロック（ｆ）を生成し、これを遅
延回路９に供給する。遅延回路９は、Ａ／Ｄ変換器３の
データ読み取りが最適となるように、再生クロック
（ｆ）を所定時間遅延し、これをサンプリングクロック
としてＡ／Ｄ変換器３に供給する。Ａ／Ｄ変換器３は、
ヘッドアンプ２によって増幅された読取信号（ａ）を供
給されたサンプリングクロックのタイミングにてディジ
タル信号に変換し、このディジタル信号を復調回路１０
に供給する。復調回路１０は、ディスクへの記録時に変
調されたディジタル信号の復調を行い再生ディジタル信
号として出力する。
【０００８】前述した如く、ウォブルドピットＷp2及び
クロックピットＣp間の距離は、データバイト中におけ
る各ピット間同士の最長距離よりも長く設定されてい
る。よって、エッジ信号（ｃ）における隣接する各パル
スの間隔を測定し、この間隔が、ウォブルドピットＷp2
に応じて生成されたパルスＥpからクロックピットＣpに
応じて生成されたパルスＥcまでのパルス間隔Ｄｔと等
しくなることを検出した場合に同期情報が存在するとし
て同期信号（ｄ）を発生する。そして、この同期信号
（ｄ）を基準に発生されたタイミング信号（ｅ）を用い
て、エッジ信号（ｃ）の中からクロックピットＣpに応
じたパルスＥcを抽出することが出来る。このパルスＥc
の立ち下がりエッジタイミングにて再生クロック（ｆ）
の位相補正がなされる。
クロックピットＣp間の距離は、データバイト中におけ
る各ピット間同士の最長距離よりも長く設定されてい
る。よって、エッジ信号（ｃ）における隣接する各パル
スの間隔を測定し、この間隔が、ウォブルドピットＷp2
に応じて生成されたパルスＥpからクロックピットＣpに
応じて生成されたパルスＥcまでのパルス間隔Ｄｔと等
しくなることを検出した場合に同期情報が存在するとし
て同期信号（ｄ）を発生する。そして、この同期信号
（ｄ）を基準に発生されたタイミング信号（ｅ）を用い
て、エッジ信号（ｃ）の中からクロックピットＣpに応
じたパルスＥcを抽出することが出来る。このパルスＥc
の立ち下がりエッジタイミングにて再生クロック（ｆ）
の位相補正がなされる。
【０００９】ここで、上記構成における遅延回路９の遅
延時間は、微分回路４及びエッジ検出回路５の回路遅延
により、図３におけるパルスＥcの立ち下がりエッジタ
イミングが、読取信号（ａ）のピークに対してｔ1だけ
ずれることを補償するものである。しかしながら、かか
る遅延時間は微分回路４及びエッジ検出回路５の回路遅
延を考慮したものでなくてはならならないのでその遅延
時間設定が面倒であり、さらに、温度及び電源電圧等の
変化により遅延量が変動した場合は精度良く再生クロッ
クを生成することが出来ないという問題をかかえてい
た。
延時間は、微分回路４及びエッジ検出回路５の回路遅延
により、図３におけるパルスＥcの立ち下がりエッジタ
イミングが、読取信号（ａ）のピークに対してｔ1だけ
ずれることを補償するものである。しかしながら、かか
る遅延時間は微分回路４及びエッジ検出回路５の回路遅
延を考慮したものでなくてはならならないのでその遅延
時間設定が面倒であり、さらに、温度及び電源電圧等の
変化により遅延量が変動した場合は精度良く再生クロッ
クを生成することが出来ないという問題をかかえてい
た。
【００１０】
【発明が解決しようとする課題】本発明は、かかる問題
を解決すべくなされたものであり、読取信号の位相に同
期した精度良いサンプリングクロックにてディジタル信
号の再生が可能なディジタル信号再生装置を提供するこ
とを目的とする。
を解決すべくなされたものであり、読取信号の位相に同
期した精度良いサンプリングクロックにてディジタル信
号の再生が可能なディジタル信号再生装置を提供するこ
とを目的とする。
【００１１】
【課題を解決するための手段】本願第１の発明によるデ
ィジタル信号再生装置は、ディジタル信号が記録されて
いる記録媒体から読取られた読取信号をサンプリングし
てディジタル信号のサンプル値を得るディジタル信号再
生装置であって、前記読取信号をサンプリングクロック
信号のタイミングにてサンプリングして順次サンプル値
を得るＡ／Ｄ変換器と、前記サンプル値の内所定のサン
プル値系列を検出する検出手段と、前記所定のサンプル
値系列の各サンプル値の内互いに所定間隔だけ隔たった
タイミングにて得られたサンプル値同士の値の差を演算
して差分値を得る差分演算手段と、前記差分値に基づい
て位相補正される前記サンプリングクロック信号を発生
するクロック発生手段とから構成される。
ィジタル信号再生装置は、ディジタル信号が記録されて
いる記録媒体から読取られた読取信号をサンプリングし
てディジタル信号のサンプル値を得るディジタル信号再
生装置であって、前記読取信号をサンプリングクロック
信号のタイミングにてサンプリングして順次サンプル値
を得るＡ／Ｄ変換器と、前記サンプル値の内所定のサン
プル値系列を検出する検出手段と、前記所定のサンプル
値系列の各サンプル値の内互いに所定間隔だけ隔たった
タイミングにて得られたサンプル値同士の値の差を演算
して差分値を得る差分演算手段と、前記差分値に基づい
て位相補正される前記サンプリングクロック信号を発生
するクロック発生手段とから構成される。
【００１２】本願第２の発明によるディジタル信号再生
装置は、ディジタル信号が記録されている記録媒体から
読取られた読取信号をサンプリングしてディジタル信号
のサンプル値を得るディジタル信号再生装置であって、
前記読取信号を第１のサンプリングクロック信号のタイ
ミングにてサンプリングして順次サンプル値を得るＡ／
Ｄ変換器と、前記サンプル値の内所定のサンプル値系列
を検出する検出手段と、前記所定のサンプル値系列の各
サンプル値の内互いに所定間隔だけ隔たったタイミング
にて得られたサンプル値同士の値の差を演算して差分値
を得る差分演算手段と、前記サンプル値に対して内挿補
間演算を施して内挿補間サンプル値を得る内挿補間手段
と、前記差分値に基づいて位相調整した前記第１のサン
プリングクロック信号と同一周波数の第２のサンプリン
グクロック信号を発生するクロック発生手段と、前記第
２のサンプリングクロック信号のタイミングにて前記内
挿補間サンプル値を取り込んでこれを出力するサンプリ
ング手段とから構成される。
装置は、ディジタル信号が記録されている記録媒体から
読取られた読取信号をサンプリングしてディジタル信号
のサンプル値を得るディジタル信号再生装置であって、
前記読取信号を第１のサンプリングクロック信号のタイ
ミングにてサンプリングして順次サンプル値を得るＡ／
Ｄ変換器と、前記サンプル値の内所定のサンプル値系列
を検出する検出手段と、前記所定のサンプル値系列の各
サンプル値の内互いに所定間隔だけ隔たったタイミング
にて得られたサンプル値同士の値の差を演算して差分値
を得る差分演算手段と、前記サンプル値に対して内挿補
間演算を施して内挿補間サンプル値を得る内挿補間手段
と、前記差分値に基づいて位相調整した前記第１のサン
プリングクロック信号と同一周波数の第２のサンプリン
グクロック信号を発生するクロック発生手段と、前記第
２のサンプリングクロック信号のタイミングにて前記内
挿補間サンプル値を取り込んでこれを出力するサンプリ
ング手段とから構成される。
【００１３】
【作用】読取信号をＡ／Ｄ変換して得られたサンプル値
から所定のサンプル値系列を検出し、この所定のサンプ
ル値系列の内、互いに所定間隔だけ隔たったタイミング
にて得られたサンプル値同士の差分値を求め、この差分
値に基づいて位相補正したサンプリングクロックを発生
する。
から所定のサンプル値系列を検出し、この所定のサンプ
ル値系列の内、互いに所定間隔だけ隔たったタイミング
にて得られたサンプル値同士の差分値を求め、この差分
値に基づいて位相補正したサンプリングクロックを発生
する。
【００１４】
【実施例】以下、本発明の実施例について説明する。図
４に、本願第１の発明によるディジタル信号再生装置の
構成を示す。図において、ピックアップ１は、ディスク
（図示せず）に記録されている記録信号を読み取りこれ
に応じた読取信号をヘッドアンプ２に供給する。ヘッド
アンプ２は、供給された読取信号を増幅しこれを読取信
号（ｐ）としてＡ／Ｄ変換器３に供給する。Ａ／Ｄ変換
器３は、サンプリングクロックのタイミングにて読取信
号（ｐ）をディジタル信号のサンプル値（ｑ）に変換
し、このサンプル値（ｑ）を復調回路１０、同期検出回
路１１及び差分演算回路１２に夫々供給する。復調回路
１０は、ディスクへの記録時に変調されたディジタル信
号の復調をサンプル値（ｑ）に対して行い、これを再生
ディジタル信号として出力する。同期検出回路１１は、
サンプル値（ｑ）の値を観測し、この値が所定レベルで
ある状態が所定時間に亘り存在した時に所定幅の同期信
号（ｋ）を発生して、これをタイミング発生回路１３に
供給する。タイミング発生回路１３は、同期信号（ｋ）
に応じて所定パルス幅かつ所定間隔の連続する２つのパ
ルスからなるタイミング信号（ｍ）を発生して、これを
差分演算回路１２に供給する。差分演算回路１２は、タ
イミング信号（ｍ）における２つのパルスが発生してい
る間に得られた２つのサンプル値（ｑ）の値をそれぞれ
減算し、その減算結果を差分演算値（ｒ）としてＤ／Ａ
変換器１４に供給する。Ｄ／Ａ変換器１４は、供給され
た差分演算値（ｒ）をアナログ電圧に変換してＬＰＦ
（Low Pass Filter）１５に供給する。ＬＰＦ１５は、
供給されたアナログ電圧を平均化してＶＣＯ（Voltage
ControlledOscillator）１６に供給する。ＶＣＯ１６
は、ＬＰＦ１５から供給された平均アナログ電圧に応じ
た発振周波数を有するクロック信号を発生し、これをサ
ンプリングクロック（ｓ）としてＡ／Ｄ変換器３に供給
する。
４に、本願第１の発明によるディジタル信号再生装置の
構成を示す。図において、ピックアップ１は、ディスク
（図示せず）に記録されている記録信号を読み取りこれ
に応じた読取信号をヘッドアンプ２に供給する。ヘッド
アンプ２は、供給された読取信号を増幅しこれを読取信
号（ｐ）としてＡ／Ｄ変換器３に供給する。Ａ／Ｄ変換
器３は、サンプリングクロックのタイミングにて読取信
号（ｐ）をディジタル信号のサンプル値（ｑ）に変換
し、このサンプル値（ｑ）を復調回路１０、同期検出回
路１１及び差分演算回路１２に夫々供給する。復調回路
１０は、ディスクへの記録時に変調されたディジタル信
号の復調をサンプル値（ｑ）に対して行い、これを再生
ディジタル信号として出力する。同期検出回路１１は、
サンプル値（ｑ）の値を観測し、この値が所定レベルで
ある状態が所定時間に亘り存在した時に所定幅の同期信
号（ｋ）を発生して、これをタイミング発生回路１３に
供給する。タイミング発生回路１３は、同期信号（ｋ）
に応じて所定パルス幅かつ所定間隔の連続する２つのパ
ルスからなるタイミング信号（ｍ）を発生して、これを
差分演算回路１２に供給する。差分演算回路１２は、タ
イミング信号（ｍ）における２つのパルスが発生してい
る間に得られた２つのサンプル値（ｑ）の値をそれぞれ
減算し、その減算結果を差分演算値（ｒ）としてＤ／Ａ
変換器１４に供給する。Ｄ／Ａ変換器１４は、供給され
た差分演算値（ｒ）をアナログ電圧に変換してＬＰＦ
（Low Pass Filter）１５に供給する。ＬＰＦ１５は、
供給されたアナログ電圧を平均化してＶＣＯ（Voltage
ControlledOscillator）１６に供給する。ＶＣＯ１６
は、ＬＰＦ１５から供給された平均アナログ電圧に応じ
た発振周波数を有するクロック信号を発生し、これをサ
ンプリングクロック（ｓ）としてＡ／Ｄ変換器３に供給
する。
【００１５】次に、かかる構成における動作について説
明する。図５は、かかる構成における動作タイムチャー
トの一例を示すものである。図において、ウォブルドピ
ットＷp2の再生に応じてサンプル値｛ｑ2、ｑ3、ｑ
4｝、クロックピットＣpの再生に応じてサンプル値｛ｑ
22、ｑ23、ｑ24｝が得られる。この際、これらウォブル
ドピットＷp2及びクロックピットＣp間にはピットが存
在し無いので、図におけるサンプル値ｑ5ないしｑ21の
値はいずれも「０」である。
明する。図５は、かかる構成における動作タイムチャー
トの一例を示すものである。図において、ウォブルドピ
ットＷp2の再生に応じてサンプル値｛ｑ2、ｑ3、ｑ
4｝、クロックピットＣpの再生に応じてサンプル値｛ｑ
22、ｑ23、ｑ24｝が得られる。この際、これらウォブル
ドピットＷp2及びクロックピットＣp間にはピットが存
在し無いので、図におけるサンプル値ｑ5ないしｑ21の
値はいずれも「０」である。
【００１６】ここで、前述した如く、ウォブルドピット
Ｗp2及びクロックピットＣp間の距離は、データバイト
中における各ピット間同士の距離とは異なる特殊な長さ
に設定されている。よって、サンプル値ｑ5からサンプ
ル値ｑ21までのサンプリングクロック数１６クロック分
の時間も特殊な長さといえる。従って、「０」レベルの
サンプル値が１６連続した後には、必ずクロックピット
Ｃpに応じたサンプル値が存在することになる。
Ｗp2及びクロックピットＣp間の距離は、データバイト
中における各ピット間同士の距離とは異なる特殊な長さ
に設定されている。よって、サンプル値ｑ5からサンプ
ル値ｑ21までのサンプリングクロック数１６クロック分
の時間も特殊な長さといえる。従って、「０」レベルの
サンプル値が１６連続した後には、必ずクロックピット
Ｃpに応じたサンプル値が存在することになる。
【００１７】同期検出回路１１は、この「０」レベルの
サンプル値（ｑ）が１６連続したことを検出した時に、
クロックピットＣpに応じて得られるサンプル値｛ｑ2
2、ｑ23、ｑ24｝の存在を指定すべく同期信号（ｋ）を
発生するのである。タイミング発生回路１３は、この同
期信号（ｋ）に応じて、ピーク値であるサンプル値ｑ23
の前後のサンプル値ｑ22及びｑ24を指定すべく、図の如
きタイミング信号（ｍ）を発生する。差分演算回路１２
は、タイミング信号（ｍ）にて指定されたサンプル値ｑ
22の値からサンプル値ｑ24の値を減算したものを差分演
算値（ｒ）として出力する。Ｄ／Ａ変換器１４、ＬＰＦ
１５及びＶＣＯ１６からなる回路は、供給された差分演
算値（ｒ）をアナログ電圧に変換してこれを平均化し、
この平均アナログ電圧に応じた発振周波数を有するクロ
ック信号をサンプリングクロック（ｓ）として発生す
る。
サンプル値（ｑ）が１６連続したことを検出した時に、
クロックピットＣpに応じて得られるサンプル値｛ｑ2
2、ｑ23、ｑ24｝の存在を指定すべく同期信号（ｋ）を
発生するのである。タイミング発生回路１３は、この同
期信号（ｋ）に応じて、ピーク値であるサンプル値ｑ23
の前後のサンプル値ｑ22及びｑ24を指定すべく、図の如
きタイミング信号（ｍ）を発生する。差分演算回路１２
は、タイミング信号（ｍ）にて指定されたサンプル値ｑ
22の値からサンプル値ｑ24の値を減算したものを差分演
算値（ｒ）として出力する。Ｄ／Ａ変換器１４、ＬＰＦ
１５及びＶＣＯ１６からなる回路は、供給された差分演
算値（ｒ）をアナログ電圧に変換してこれを平均化し、
この平均アナログ電圧に応じた発振周波数を有するクロ
ック信号をサンプリングクロック（ｓ）として発生す
る。
【００１８】かかる構成においては、差分演算値（ｒ）
にて読取信号（ｐ）に対するサンプリングクロック
（ｓ）の位相誤差量を求め、この差分演算値（ｒ）の平
均値によりサンプリングクロック（ｓ）の位相補正を行
うようにしている。図６は、かかる差分演算値（ｒ）に
よる位相補正動作を説明する図である。先ず、図６
（ａ）は、サンプリングクロック（ｓ）が破線の如き読
取信号（ｐ）に対して正常な位相にて発生している場合
を示すものである。
にて読取信号（ｐ）に対するサンプリングクロック
（ｓ）の位相誤差量を求め、この差分演算値（ｒ）の平
均値によりサンプリングクロック（ｓ）の位相補正を行
うようにしている。図６は、かかる差分演算値（ｒ）に
よる位相補正動作を説明する図である。先ず、図６
（ａ）は、サンプリングクロック（ｓ）が破線の如き読
取信号（ｐ）に対して正常な位相にて発生している場合
を示すものである。
【００１９】図の如く、正常位相時においては、クロッ
クピットＣpに応じて得られるサンプル値｛ｑ22、ｑ2
3、ｑ24｝の内、ピーク値であるサンプル値ｑ23のタイ
ミングは、読取信号（ｐ）のピーク値のタイミングと同
一となり、このサンプル値ｑ23の前後のサンプル値ｑ22
及びｑ24の値も同一となる。よって、この際の差分演算
値（ｒ）は、 差分演算値（ｒ）＝サンプル値ｑ22−サンプル値ｑ24＝
０ となる。
クピットＣpに応じて得られるサンプル値｛ｑ22、ｑ2
3、ｑ24｝の内、ピーク値であるサンプル値ｑ23のタイ
ミングは、読取信号（ｐ）のピーク値のタイミングと同
一となり、このサンプル値ｑ23の前後のサンプル値ｑ22
及びｑ24の値も同一となる。よって、この際の差分演算
値（ｒ）は、 差分演算値（ｒ）＝サンプル値ｑ22−サンプル値ｑ24＝
０ となる。
【００２０】かかる正常位相時においては、差分演算値
（ｒ）が「０」となるので、ＶＣＯ１６は、現状の位相
を維持したままサンプリングクロック（ｓ）を発生す
る。次に、図６（ｂ）は、サンプリングクロック（ｓ）
が破線の如き読取信号（ｐ）に対して遅れた位相にて発
生している場合を示すものである。図の如く、位相遅れ
時においては、サンプル値ｑ23のタイミングは、読取信
号（ｐ）のピーク値のタイミングに一致しなくなり、サ
ンプル値ｑ22及びｑ24の関係はｑ22＞ｑ24となる。よっ
て、この際の差分演算値（ｒ）は、 差分演算値（ｒ）＝サンプル値ｑ22−サンプル値ｑ24＝
Ｒ＞０ となる。
（ｒ）が「０」となるので、ＶＣＯ１６は、現状の位相
を維持したままサンプリングクロック（ｓ）を発生す
る。次に、図６（ｂ）は、サンプリングクロック（ｓ）
が破線の如き読取信号（ｐ）に対して遅れた位相にて発
生している場合を示すものである。図の如く、位相遅れ
時においては、サンプル値ｑ23のタイミングは、読取信
号（ｐ）のピーク値のタイミングに一致しなくなり、サ
ンプル値ｑ22及びｑ24の関係はｑ22＞ｑ24となる。よっ
て、この際の差分演算値（ｒ）は、 差分演算値（ｒ）＝サンプル値ｑ22−サンプル値ｑ24＝
Ｒ＞０ となる。
【００２１】かかる位相遅れ時においては、差分演算値
（ｒ）は「０」より大なる値となり、かつ位相誤差量に
応じた値「Ｒ」となるので、ＶＣＯ１６は、現状の位相
を「Ｒ」分だけ進ませたサンプリングクロック（ｓ）を
発生する。次に、図６（ｃ）は、サンプリングクロック
（ｓ）が破線の如き読取信号（ｐ）に対して進んだ位相
にて発生している場合を示すものである。
（ｒ）は「０」より大なる値となり、かつ位相誤差量に
応じた値「Ｒ」となるので、ＶＣＯ１６は、現状の位相
を「Ｒ」分だけ進ませたサンプリングクロック（ｓ）を
発生する。次に、図６（ｃ）は、サンプリングクロック
（ｓ）が破線の如き読取信号（ｐ）に対して進んだ位相
にて発生している場合を示すものである。
【００２２】図の如く、位相進み時においては、サンプ
ル値ｑ23のタイミングは、読取信号（ｐ）のピーク値の
タイミングに一致しなくなり、サンプル値ｑ22及びｑ24
の関係はｑ22＜ｑ24となる。よって、この際の差分演算
値（ｒ）は、 差分演算値（ｒ）＝サンプル値ｑ22−サンプル値ｑ24＝
Ｒ＜０ となる。
ル値ｑ23のタイミングは、読取信号（ｐ）のピーク値の
タイミングに一致しなくなり、サンプル値ｑ22及びｑ24
の関係はｑ22＜ｑ24となる。よって、この際の差分演算
値（ｒ）は、 差分演算値（ｒ）＝サンプル値ｑ22−サンプル値ｑ24＝
Ｒ＜０ となる。
【００２３】かかる位相進み時においては、差分演算値
（ｒ）は「０」より小なる値となり、かつ位相誤差量に
応じた値「Ｒ」となるので、ＶＣＯ１６は、現状の位相
を「Ｒ」分だけ遅らせたサンプリングクロック（ｓ）を
発生する。尚、上述の実施例においては、ディスクの各
記録トラック上にクロックピットＣpが１つ存在する場
合について説明したが、これに限定されるものではな
い。
（ｒ）は「０」より小なる値となり、かつ位相誤差量に
応じた値「Ｒ」となるので、ＶＣＯ１６は、現状の位相
を「Ｒ」分だけ遅らせたサンプリングクロック（ｓ）を
発生する。尚、上述の実施例においては、ディスクの各
記録トラック上にクロックピットＣpが１つ存在する場
合について説明したが、これに限定されるものではな
い。
【００２４】図７は、クロックの位相基準信号としてプ
リアンブルと呼ばれる単一周波数の繰り返し信号が記録
されているディスクの再生動作の一例を示したものであ
る。図において、同期検出回路１１は、このプリアンブ
ルに先立って記録されている特定のパターンを有する同
期パターンを検出することにより同期信号（ｋ）を得る
ようにしている。差分演算回路１２は、プリアンブルの
各周期毎に各々の差分演算値（ｒ）を得た後、これらの
平均値を算出してこの平均値にてサンプリングクロック
（ｓ）の補正を行う。
リアンブルと呼ばれる単一周波数の繰り返し信号が記録
されているディスクの再生動作の一例を示したものであ
る。図において、同期検出回路１１は、このプリアンブ
ルに先立って記録されている特定のパターンを有する同
期パターンを検出することにより同期信号（ｋ）を得る
ようにしている。差分演算回路１２は、プリアンブルの
各周期毎に各々の差分演算値（ｒ）を得た後、これらの
平均値を算出してこの平均値にてサンプリングクロック
（ｓ）の補正を行う。
【００２５】以上の如く、本願第１の発明によるディジ
タル信号再生装置は、クロックピットの読取りに応じて
得られるサンプル値系列の各サンプル値の内、ピークサ
ンプル値の前後のサンプル値の差分が読取信号に対する
サンプリングクロックの位相誤差量となることに着目し
たものである。これにより本願第１の発明によるディジ
タル信号再生装置は、読取信号をサンプリングクロック
信号のタイミングにてＡ／Ｄ変換して順次サンプル値を
得て、得られたサンプル値からクロックピットの読取り
に応じて得られる所定のサンプル値系列を検出し、この
所定のサンプル値系列の内互いに所定間隔だけ隔たった
タイミングにて得られたサンプル値同士の差分値を求め
ることによりピークサンプル値の前後のサンプル値の差
分を求め、この差分値に基づいて位相補正したサンプリ
ングクロック信号を発生する構成としている。
タル信号再生装置は、クロックピットの読取りに応じて
得られるサンプル値系列の各サンプル値の内、ピークサ
ンプル値の前後のサンプル値の差分が読取信号に対する
サンプリングクロックの位相誤差量となることに着目し
たものである。これにより本願第１の発明によるディジ
タル信号再生装置は、読取信号をサンプリングクロック
信号のタイミングにてＡ／Ｄ変換して順次サンプル値を
得て、得られたサンプル値からクロックピットの読取り
に応じて得られる所定のサンプル値系列を検出し、この
所定のサンプル値系列の内互いに所定間隔だけ隔たった
タイミングにて得られたサンプル値同士の差分値を求め
ることによりピークサンプル値の前後のサンプル値の差
分を求め、この差分値に基づいて位相補正したサンプリ
ングクロック信号を発生する構成としている。
【００２６】次に、本願第２の発明によるディジタル信
号再生装置について説明する。図８に、かかるディジタ
ル信号再生装置の構成を示す。図において、ピックアッ
プ１は、ディスク（図示せず）に記録されている記録信
号を読み取りこれに応じた読取信号をヘッドアンプ２に
供給する。ヘッドアンプ２は、供給された読取信号を増
幅した読取信号（ｐ）をＡ／Ｄ変換器３に供給する。ク
ロック発生回路２１は、所定周波数の基準クロック信号
（ｓa）を発生してこれを分周回路２２、位相選択回路
２３及び内挿補間回路２４に夫々供給する。
号再生装置について説明する。図８に、かかるディジタ
ル信号再生装置の構成を示す。図において、ピックアッ
プ１は、ディスク（図示せず）に記録されている記録信
号を読み取りこれに応じた読取信号をヘッドアンプ２に
供給する。ヘッドアンプ２は、供給された読取信号を増
幅した読取信号（ｐ）をＡ／Ｄ変換器３に供給する。ク
ロック発生回路２１は、所定周波数の基準クロック信号
（ｓa）を発生してこれを分周回路２２、位相選択回路
２３及び内挿補間回路２４に夫々供給する。
【００２７】分周回路２２は、供給された基準クロック
信号（ｓa）を例えば１／４分周してサンプリングクロ
ック（ｓb）を得て、これをＡ／Ｄ変換器３に供給す
る。Ａ／Ｄ変換器３は、サンプリングクロック（ｓb）
のタイミングにて読取信号（ｐ）をディジタル信号のサ
ンプル値（ｑ）に変換し、このサンプル値（ｑ）を内挿
補間回路２４、同期検出回路１１及び差分演算回路１２
に夫々供給する。内挿補間回路２４は、供給されたサン
プル値（ｑ）の内挿補間を行いこれを基準クロック信号
（ｓa）のタイミングに同期させて内挿補間サンプル値
（ｔ）を得て、これをサンプリング回路２６に供給す
る。同期検出回路１１は、サンプル値（ｑ）の値を観測
し、この値が所定レベルである状態が所定時間に亘り存
在した時に所定幅の同期信号（ｋ）を発生して、これを
タイミング発生回路１３に供給する。タイミング発生回
路１３は、同期信号（ｋ）に応じて所定パルス幅かつ所
定間隔の連続する２つのパルスからなるタイミング信号
（ｍ）を発生して、これを差分演算回路１２に供給す
る。差分演算回路１２は、タイミング信号（ｍ）におけ
る２つのパルスが発生している間に得られた２つのサン
プル値（ｑ）の値をそれぞれ減算し、その減算結果を差
分演算値（ｒ）としてフィルタ２５に供給する。フィル
タ２５は、供給された差分演算値（ｒ）の平均値を求め
これを位相選択回路２３に供給する。位相選択回路２３
は、先ず、基準クロック信号（ｓa）を分周回路２２と
同一の分周率（１／４分周）にて分周し、互いに基準ク
ロック信号（ｓa）１周期分だけ位相がずれている複数
の分周クロック信号を生成する。位相選択回路２３は、
この複数の分周クロック信号の内、フィルタ２５にて平
均化された差分演算値（ｒ）の値に応じた位相ずれを有
する分周クロック信号を選択しこれをサンプリングクロ
ック（ｓc）としてサンプリング回路２６に供給する。
サンプリング回路２６は、サンプリングクロック（ｓ
c）のタイミングにて内挿補間サンプル値（ｔ）を取り
込み、これをサンプル値（ｕ）として復調回路１０に供
給する。復調回路１０は、ディスクへの記録時に変調さ
れたディジタル信号の復調をサンプル値（ｕ）に対して
行い、これを再生ディジタル信号として出力する。
信号（ｓa）を例えば１／４分周してサンプリングクロ
ック（ｓb）を得て、これをＡ／Ｄ変換器３に供給す
る。Ａ／Ｄ変換器３は、サンプリングクロック（ｓb）
のタイミングにて読取信号（ｐ）をディジタル信号のサ
ンプル値（ｑ）に変換し、このサンプル値（ｑ）を内挿
補間回路２４、同期検出回路１１及び差分演算回路１２
に夫々供給する。内挿補間回路２４は、供給されたサン
プル値（ｑ）の内挿補間を行いこれを基準クロック信号
（ｓa）のタイミングに同期させて内挿補間サンプル値
（ｔ）を得て、これをサンプリング回路２６に供給す
る。同期検出回路１１は、サンプル値（ｑ）の値を観測
し、この値が所定レベルである状態が所定時間に亘り存
在した時に所定幅の同期信号（ｋ）を発生して、これを
タイミング発生回路１３に供給する。タイミング発生回
路１３は、同期信号（ｋ）に応じて所定パルス幅かつ所
定間隔の連続する２つのパルスからなるタイミング信号
（ｍ）を発生して、これを差分演算回路１２に供給す
る。差分演算回路１２は、タイミング信号（ｍ）におけ
る２つのパルスが発生している間に得られた２つのサン
プル値（ｑ）の値をそれぞれ減算し、その減算結果を差
分演算値（ｒ）としてフィルタ２５に供給する。フィル
タ２５は、供給された差分演算値（ｒ）の平均値を求め
これを位相選択回路２３に供給する。位相選択回路２３
は、先ず、基準クロック信号（ｓa）を分周回路２２と
同一の分周率（１／４分周）にて分周し、互いに基準ク
ロック信号（ｓa）１周期分だけ位相がずれている複数
の分周クロック信号を生成する。位相選択回路２３は、
この複数の分周クロック信号の内、フィルタ２５にて平
均化された差分演算値（ｒ）の値に応じた位相ずれを有
する分周クロック信号を選択しこれをサンプリングクロ
ック（ｓc）としてサンプリング回路２６に供給する。
サンプリング回路２６は、サンプリングクロック（ｓ
c）のタイミングにて内挿補間サンプル値（ｔ）を取り
込み、これをサンプル値（ｕ）として復調回路１０に供
給する。復調回路１０は、ディスクへの記録時に変調さ
れたディジタル信号の復調をサンプル値（ｕ）に対して
行い、これを再生ディジタル信号として出力する。
【００２８】図９は、かかる構成における動作タイムチ
ャートの一例を示すものである。図において、Ａ／Ｄ変
換器３は、サンプリングクロック（ｓb）のタイミング
にて読取信号（ｐ）をディジタル信号のサンプル値ｑ1
ないしｑ7に変換する。ここで、サンプル値ｑ3ないしｑ
5は、クロックピットの再生に応じて得られたものであ
る。よって、タイミング信号発生回路は、ピーク値であ
るサンプル値ｑ4の前後のサンプル値ｑ3及びｑ5を指定
すべく、図の如きタイミング信号（ｍ）を発生する。差
分演算回路１２は、タイミング信号（ｍ）にて指定され
たサンプル値ｑ3の値からサンプル値ｑ5の値を減算した
ものを差分演算値（ｒ）として出力する。内挿補間回路
２４は、白丸で示したサンプル値ｑ1ないしｑ7の各値を
もとに黒丸で示すが如き内挿補間を行い、これを基準ク
ロック信号（ｓa）のタイミングに同期させて内挿補間
サンプル値（ｔ）を得る。位相選択回路２３は、サンプ
リングクロック（ｓb）と同一の周波数であり、かつ互
いに基準クロック信号（ｓa）１周期分だけ位相がずれ
ている図１０に示されるが如きサンプリングクロック
（ｓc1）、（ｓc2）、（ｓc3）、（ｓc4）を生成する。
位相選択回路２３は、これらのサンプリングクロックの
内、フィルタ２５にて平均化された差分演算値（ｒ）の
値に応じたものを選択し、これをサンプリングクロック
（ｓc）として出力する。
ャートの一例を示すものである。図において、Ａ／Ｄ変
換器３は、サンプリングクロック（ｓb）のタイミング
にて読取信号（ｐ）をディジタル信号のサンプル値ｑ1
ないしｑ7に変換する。ここで、サンプル値ｑ3ないしｑ
5は、クロックピットの再生に応じて得られたものであ
る。よって、タイミング信号発生回路は、ピーク値であ
るサンプル値ｑ4の前後のサンプル値ｑ3及びｑ5を指定
すべく、図の如きタイミング信号（ｍ）を発生する。差
分演算回路１２は、タイミング信号（ｍ）にて指定され
たサンプル値ｑ3の値からサンプル値ｑ5の値を減算した
ものを差分演算値（ｒ）として出力する。内挿補間回路
２４は、白丸で示したサンプル値ｑ1ないしｑ7の各値を
もとに黒丸で示すが如き内挿補間を行い、これを基準ク
ロック信号（ｓa）のタイミングに同期させて内挿補間
サンプル値（ｔ）を得る。位相選択回路２３は、サンプ
リングクロック（ｓb）と同一の周波数であり、かつ互
いに基準クロック信号（ｓa）１周期分だけ位相がずれ
ている図１０に示されるが如きサンプリングクロック
（ｓc1）、（ｓc2）、（ｓc3）、（ｓc4）を生成する。
位相選択回路２３は、これらのサンプリングクロックの
内、フィルタ２５にて平均化された差分演算値（ｒ）の
値に応じたものを選択し、これをサンプリングクロック
（ｓc）として出力する。
【００２９】ここで、図９においては、読取信号（ｐ）
に対するサンプリングクロック（ｓb）の位相が基準ク
ロック信号（ｓa）１周期分だけ遅れている場合を示す
ものである。従って、この際サンプル値ｑ3及びｑ5の減
算値である差分演算値（ｒ）の値は、基準クロック信号
（ｓa）１周期分の遅れに応じた値となる。位相選択回
路２３は、サンプリングクロック（ｓc1）、（ｓc2）、
（ｓc3）、（ｓc4）の中から、この値に応じたサンプリ
ングクロック（ｓc4）を選択し、これをサンプリングク
ロック（ｓc）としてサンプリング回路２６に供給す
る。ここで、サンプリングクロック（ｓc4）は、図１０
の如く、サンプリングクロック（ｓb）に対して基準ク
ロック信号（ｓa）１周期分だけ進んでいるものであ
る。よって、このサンプリングクロック（ｓc4）にて内
挿補間サンプル値（ｔ）をサンプリングすることによ
り、上述の如き位相遅れを補正したタイミングにてサン
プル値（ｕ）を得ることが出来るのである。
に対するサンプリングクロック（ｓb）の位相が基準ク
ロック信号（ｓa）１周期分だけ遅れている場合を示す
ものである。従って、この際サンプル値ｑ3及びｑ5の減
算値である差分演算値（ｒ）の値は、基準クロック信号
（ｓa）１周期分の遅れに応じた値となる。位相選択回
路２３は、サンプリングクロック（ｓc1）、（ｓc2）、
（ｓc3）、（ｓc4）の中から、この値に応じたサンプリ
ングクロック（ｓc4）を選択し、これをサンプリングク
ロック（ｓc）としてサンプリング回路２６に供給す
る。ここで、サンプリングクロック（ｓc4）は、図１０
の如く、サンプリングクロック（ｓb）に対して基準ク
ロック信号（ｓa）１周期分だけ進んでいるものであ
る。よって、このサンプリングクロック（ｓc4）にて内
挿補間サンプル値（ｔ）をサンプリングすることによ
り、上述の如き位相遅れを補正したタイミングにてサン
プル値（ｕ）を得ることが出来るのである。
【００３０】尚、読取信号（ｐ）に対するサンプリング
クロック（ｓb）の位相が正常である場合、位相選択回
路２３は、サンプリングクロック（ｓc1）、（ｓc2）、
（ｓc3）、（ｓc4）の内、サンプリングクロック（ｓ
b）と同一位相であるサンプリングクロック（ｓc1）を
選択し、これをサンプリングクロック（ｓc）としてサ
ンプリング回路２６に供給する。
クロック（ｓb）の位相が正常である場合、位相選択回
路２３は、サンプリングクロック（ｓc1）、（ｓc2）、
（ｓc3）、（ｓc4）の内、サンプリングクロック（ｓ
b）と同一位相であるサンプリングクロック（ｓc1）を
選択し、これをサンプリングクロック（ｓc）としてサ
ンプリング回路２６に供給する。
【００３１】以上の如く、本願第２の発明によるディジ
タル信号再生装置は、クロックピットの読取りに応じて
得られるサンプル値系列の各サンプル値の内、ピークサ
ンプル値の前後のサンプル値の差分が読取信号に対する
サンプリングクロックの位相誤差量となることに着目し
てこの差分値に基づいて位相補正した第２のサンプリン
グクロック信号を発生し、かかるサンプル値に対して内
挿補間演算を行って得られた内挿補間サンプル値に対し
て上述の第２のサンプリングクロック信号にて再度サン
プリングを行う構成としたものである。
タル信号再生装置は、クロックピットの読取りに応じて
得られるサンプル値系列の各サンプル値の内、ピークサ
ンプル値の前後のサンプル値の差分が読取信号に対する
サンプリングクロックの位相誤差量となることに着目し
てこの差分値に基づいて位相補正した第２のサンプリン
グクロック信号を発生し、かかるサンプル値に対して内
挿補間演算を行って得られた内挿補間サンプル値に対し
て上述の第２のサンプリングクロック信号にて再度サン
プリングを行う構成としたものである。
【００３２】尚、上述の図４及び図８に示した本発明の
実施例において、差分演算回路１２及びタイミング発生
回路１３は、ピークサンプル値の前後の１サンプルの値
を減算して差分演算値（ｒ）を得るようにしているが、
この１サンプルに限定されるものではない。例えば、図
１１の如く、タイミング発生回路１３は、ピーク値であ
るサンプル値ｑ4の前後のサンプル値ｑ1ないしｑ3及び
サンプル値ｑ5ないしｑ7を指定すべく、図の如きタイミ
ング信号（ｍ）を発生する。差分演算回路１２は、タイ
ミング信号（ｍ）にて指定されたサンプル値ｑ1ないし
ｑ3の加算結果からサンプル値ｑ5ないしｑ7の加算結果
を減算したものを差分演算値（ｒ）として出力する。
実施例において、差分演算回路１２及びタイミング発生
回路１３は、ピークサンプル値の前後の１サンプルの値
を減算して差分演算値（ｒ）を得るようにしているが、
この１サンプルに限定されるものではない。例えば、図
１１の如く、タイミング発生回路１３は、ピーク値であ
るサンプル値ｑ4の前後のサンプル値ｑ1ないしｑ3及び
サンプル値ｑ5ないしｑ7を指定すべく、図の如きタイミ
ング信号（ｍ）を発生する。差分演算回路１２は、タイ
ミング信号（ｍ）にて指定されたサンプル値ｑ1ないし
ｑ3の加算結果からサンプル値ｑ5ないしｑ7の加算結果
を減算したものを差分演算値（ｒ）として出力する。
【００３３】以上の如く、複数のサンプル値の和を用い
ることにより、読取信号中に含まれるノイズの影響を低
減させることができるので、精度良く位相誤差検出がな
されるようになる。
ることにより、読取信号中に含まれるノイズの影響を低
減させることができるので、精度良く位相誤差検出がな
されるようになる。
【００３４】
【発明の効果】以上の如く本発明によるディジタル信号
再生装置は、読取信号をＡ／Ｄ変換して得られたサンプ
ル値から所定のサンプル値系列を検出し、この所定のサ
ンプル値系列の内、互いに所定間隔だけ隔たったタイミ
ングにて得られたサンプル値同士の差分値を求め、この
差分値に基づいて位相補正したサンプリングクロックを
発生する構成としている。
再生装置は、読取信号をＡ／Ｄ変換して得られたサンプ
ル値から所定のサンプル値系列を検出し、この所定のサ
ンプル値系列の内、互いに所定間隔だけ隔たったタイミ
ングにて得られたサンプル値同士の差分値を求め、この
差分値に基づいて位相補正したサンプリングクロックを
発生する構成としている。
【００３５】よって、本発明によれば、Ａ／Ｄ変換によ
って得られたサンプル値に基づいてサンプリングクロッ
クの位相補正が成されるので、温度及び電源電圧等の変
化による回路遅延変動の影響を受けずにサンプリングク
ロックの位相補正が可能となり、精度良いディジタル信
号の再生を行うことが出来るのである。又、Ａ／Ｄ変換
して得られたサンプル値の差分に基づいてサンプリング
クロックの位相補正を行う構成としているので、例え、
読取信号にＤＣオフセット成分が重畳して読取信号自体
のレベルが全体的に変化しても、この影響を受けること
なくサンプリングクロックの位相補正が可能となるので
ある。
って得られたサンプル値に基づいてサンプリングクロッ
クの位相補正が成されるので、温度及び電源電圧等の変
化による回路遅延変動の影響を受けずにサンプリングク
ロックの位相補正が可能となり、精度良いディジタル信
号の再生を行うことが出来るのである。又、Ａ／Ｄ変換
して得られたサンプル値の差分に基づいてサンプリング
クロックの位相補正を行う構成としているので、例え、
読取信号にＤＣオフセット成分が重畳して読取信号自体
のレベルが全体的に変化しても、この影響を受けること
なくサンプリングクロックの位相補正が可能となるので
ある。
【図１】サーボバイトパターンを示す図。
【図２】従来のディジタル信号再生装置の構成図。
【図３】従来のディジタル信号再生装置による動作タイ
ムチャートを示す図。
ムチャートを示す図。
【図４】本発明のディジタル信号再生装置の構成図。
【図５】本発明のディジタル信号再生装置による動作タ
イムチャートを示す図。
イムチャートを示す図。
【図６】本発明のディジタル信号再生装置による位相補
正動作を説明する図。
正動作を説明する図。
【図７】本発明のディジタル信号再生装置による動作タ
イムチャートを示す図。
イムチャートを示す図。
【図８】本発明の他の実施例によるディジタル信号再生
装置の構成図。
装置の構成図。
【図９】本発明の他の実施例によるディジタル信号再生
装置の動作タイムチャートを示す図。
装置の動作タイムチャートを示す図。
【図１０】位相選択回路２３の動作を説明する図。
【図１１】本発明のディジタル信号再生装置による動作
タイムチャートを示す図。
タイムチャートを示す図。
１１ 同期検出回路 １２ 差分演算回路 １３ タイミング発生回路 ２３ 位相選択回路
Claims (2)
- 【請求項１】 ディジタル信号が記録されている記録媒
体から読取られた読取信号をサンプリングしてディジタ
ル信号のサンプル値を得るディジタル信号再生装置であ
って、 前記読取信号をサンプリングクロック信号のタイミング
にてサンプリングして順次サンプル値を得るＡ／Ｄ変換
器と、前記サンプル値の内所定のサンプル値系列を検出
する検出手段と、前記所定のサンプル値系列の各サンプ
ル値の内互いに所定間隔だけ隔たったタイミングにて得
られたサンプル値同士の値の差を演算して差分値を得る
差分演算手段と、前記差分値に基づいて位相補正される
前記サンプリングクロック信号を発生するクロック発生
手段とを有することを特徴とするディジタル信号再生装
置。 - 【請求項２】 ディジタル信号が記録されている記録媒
体から読取られた読取信号をサンプリングしてディジタ
ル信号のサンプル値を得るディジタル信号再生装置であ
って、 前記読取信号を第１のサンプリングクロック信号のタイ
ミングにてサンプリングして順次サンプル値を得るＡ／
Ｄ変換器と、前記サンプル値の内所定のサンプル値系列
を検出する検出手段と、前記所定のサンプル値系列の各
サンプル値の内互いに所定間隔だけ隔たったタイミング
にて得られたサンプル値同士の値の差を演算して差分値
を得る差分演算手段と、前記サンプル値に対して内挿補
間演算を施して内挿補間サンプル値を得る内挿補間手段
と、前記差分値に基づいて位相調整した前記第１のサン
プリングクロック信号と同一周波数の第２のサンプリン
グクロック信号を発生するクロック発生手段と、前記第
２のサンプリングクロック信号のタイミングにて前記内
挿補間サンプル値を取り込んでこれを出力するサンプリ
ング手段とを有することを特徴とするディジタル信号再
生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5101070A JPH06309809A (ja) | 1993-04-27 | 1993-04-27 | ディジタル信号再生装置 |
| US08/230,817 US5440532A (en) | 1993-04-27 | 1994-04-21 | Digital signal reproducing apparatus for reproducing digital signals from a recording medium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5101070A JPH06309809A (ja) | 1993-04-27 | 1993-04-27 | ディジタル信号再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06309809A true JPH06309809A (ja) | 1994-11-04 |
Family
ID=14290849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5101070A Pending JPH06309809A (ja) | 1993-04-27 | 1993-04-27 | ディジタル信号再生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5440532A (ja) |
| JP (1) | JPH06309809A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100449306B1 (ko) * | 2001-01-17 | 2004-09-18 | 샤프 가부시키가이샤 | 위상 보정 회로 및 그것을 이용한 디스크 재생 장치 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3450922B2 (ja) * | 1994-02-01 | 2003-09-29 | パイオニア株式会社 | ディジタル信号再生装置 |
| US5668678B1 (en) * | 1994-11-14 | 2000-11-28 | Cirrus Logic Inc | Detecting servo data and servo bursts from discrete time samples of an analog read signal in a sampled amplitude read channel |
| US5696639A (en) * | 1995-05-12 | 1997-12-09 | Cirrus Logic, Inc. | Sampled amplitude read channel employing interpolated timing recovery |
| US5760984A (en) * | 1995-10-20 | 1998-06-02 | Cirrus Logic, Inc. | Cost reduced interpolated timing recovery in a sampled amplitude read channel |
| US5717619A (en) * | 1995-10-20 | 1998-02-10 | Cirrus Logic, Inc. | Cost reduced time varying fir filter |
| US5812336A (en) * | 1995-12-05 | 1998-09-22 | Cirrus Logic, Inc. | Fixed sample rate sampled amplitude read channel for zoned magnetic recording |
| US5726818A (en) * | 1995-12-05 | 1998-03-10 | Cirrus Logic, Inc. | Magnetic disk sampled amplitude read channel employing interpolated timing recovery for synchronous detection of embedded servo data |
| JPH09161411A (ja) * | 1995-12-11 | 1997-06-20 | Sony Corp | 再生クロック位相補正回路 |
| US6819514B1 (en) | 1996-04-30 | 2004-11-16 | Cirrus Logic, Inc. | Adaptive equalization and interpolated timing recovery in a sampled amplitude read channel for magnetic recording |
| JPH1027435A (ja) * | 1996-07-15 | 1998-01-27 | Sony Corp | 再生装置および方法 |
| US5802118A (en) * | 1996-07-29 | 1998-09-01 | Cirrus Logic, Inc. | Sub-sampled discrete time read channel for computer storage systems |
| JP3956062B2 (ja) * | 1996-07-30 | 2007-08-08 | ソニー株式会社 | 再生装置および方法 |
| KR100230545B1 (ko) * | 1996-09-10 | 1999-11-15 | 구자홍 | 광디스크 재생기용 디지탈 비트 재생장치 |
| JP3874211B2 (ja) * | 1996-10-31 | 2007-01-31 | ソニー株式会社 | 情報記録方法及びその装置 |
| US5966415A (en) * | 1997-06-13 | 1999-10-12 | Cirrus Logic, Inc. | Adaptive equalization in a sub-sampled read channel for a disk storage system |
| KR20000069164A (ko) * | 1997-09-30 | 2000-11-25 | 요트.게.아. 롤페즈 | 데이터 신호의 비트를 검출하는 방법 및 장치 |
| FR2772505B1 (fr) * | 1997-12-11 | 2000-02-25 | Atg Sa | Procede et dispositif de synchronisation et de rephasage d'horloges d'un lecteur-enregistreur de disque optique et disque optique associe |
| JP3323824B2 (ja) * | 1999-02-22 | 2002-09-09 | 松下電器産業株式会社 | クロック生成回路 |
| US6956799B1 (en) * | 2000-07-13 | 2005-10-18 | Hewlett-Packard Development Company, L.P. | Phase discontinuity compensation in a bit-accurate optical drive |
| JP2003134096A (ja) * | 2001-10-29 | 2003-05-09 | Toshiba Corp | データ抽出回路 |
| JP2004079015A (ja) * | 2002-08-09 | 2004-03-11 | Fujitsu Ltd | データ再生装置 |
| US7433142B2 (en) * | 2006-02-01 | 2008-10-07 | International Business Machines Corporation | Using at least one servo channel to provide timing recovery and timing information to data channels |
| US8339722B1 (en) | 2008-11-17 | 2012-12-25 | Marvell International Ltd. | Methods of demodulating a servo positon error signal on patterned media |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01319172A (ja) * | 1988-06-21 | 1989-12-25 | Matsushita Electric Ind Co Ltd | 情報再生装置 |
-
1993
- 1993-04-27 JP JP5101070A patent/JPH06309809A/ja active Pending
-
1994
- 1994-04-21 US US08/230,817 patent/US5440532A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100449306B1 (ko) * | 2001-01-17 | 2004-09-18 | 샤프 가부시키가이샤 | 위상 보정 회로 및 그것을 이용한 디스크 재생 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5440532A (en) | 1995-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06309809A (ja) | ディジタル信号再生装置 | |
| JPH057771B2 (ja) | ||
| JPH0922566A (ja) | ディジタルｐｌｌ回路 | |
| KR100449306B1 (ko) | 위상 보정 회로 및 그것을 이용한 디스크 재생 장치 | |
| JPH01264672A (ja) | トラッキングエラー信号生成装置 | |
| EP0597372B1 (en) | Digital signal reproduction devices, integrated circuits for use therewith, and digital signal reproduction methods | |
| JP2000100083A (ja) | ディスク装置 | |
| US4415935A (en) | Tangential servo control signal generating device for recorded data reproducing device | |
| JPH09182029A (ja) | ジッタ低減回路 | |
| JP2821629B2 (ja) | 光ディスクのクロック検出方法 | |
| JP2002208144A (ja) | 光ディスク及び光ディスク再生装置 | |
| EP0331016B1 (en) | Phase detector circuit for periodic signal using three sampling data | |
| KR930010936B1 (ko) | 지터 검출회로 | |
| JP3797071B2 (ja) | 光ディスク記録再生装置 | |
| JP2000173055A (ja) | 情報記録方式 | |
| KR100592498B1 (ko) | 워블 신호를 이용하여 읽기 채널의 주파수를 검출하는 광기록 장치 및 그 재생 방법 | |
| JP2646553B2 (ja) | データ記録再生方法 | |
| JPH01317281A (ja) | 記録データ再生装置 | |
| JP2003045028A (ja) | 同期クロック抽出方法及びデータ記憶装置 | |
| JP2001148130A (ja) | ディスク再生装置及びスキュー調整方法 | |
| JP4618454B2 (ja) | タイミング信号生成装置 | |
| JP2615794B2 (ja) | 時間軸補正装置 | |
| JP2691779B2 (ja) | デイジタル信号再生装置 | |
| JPS6136435B2 (ja) | ||
| JPH08149418A (ja) | ディスク再生装置の同期信号検出装置 |