JPH09161411A - 再生クロック位相補正回路 - Google Patents
再生クロック位相補正回路Info
- Publication number
- JPH09161411A JPH09161411A JP7322014A JP32201495A JPH09161411A JP H09161411 A JPH09161411 A JP H09161411A JP 7322014 A JP7322014 A JP 7322014A JP 32201495 A JP32201495 A JP 32201495A JP H09161411 A JPH09161411 A JP H09161411A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- phase
- reproduction
- data
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B11/00—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor
- G11B11/10—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by magnetic means or other means for magnetisation or demagnetisation of a record carrier, e.g. light induced spin magnetisation; Demagnetisation by thermal or stress means in the presence or not of an orienting magnetic field
- G11B11/105—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by magnetic means or other means for magnetisation or demagnetisation of a record carrier, e.g. light induced spin magnetisation; Demagnetisation by thermal or stress means in the presence or not of an orienting magnetic field using a beam of light or a magnetic field for recording by change of magnetisation and a beam of light for reproducing, i.e. magneto-optical, e.g. light-induced thermomagnetic recording, spin magnetisation recording, Kerr or Faraday effect reproducing
- G11B11/10502—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by magnetic means or other means for magnetisation or demagnetisation of a record carrier, e.g. light induced spin magnetisation; Demagnetisation by thermal or stress means in the presence or not of an orienting magnetic field using a beam of light or a magnetic field for recording by change of magnetisation and a beam of light for reproducing, i.e. magneto-optical, e.g. light-induced thermomagnetic recording, spin magnetisation recording, Kerr or Faraday effect reproducing characterised by the transducing operation to be executed
- G11B11/10515—Reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
- G11B7/005—Reproducing
Abstract
(57)【要約】
【課題】 １クロック（１ピット）を越える位相の
検出、設定もでき、クロック周波数が変わっても、分解
能や検出範囲が変わってしまうことのない再生クロック
位相補正回路を提供する。 【解決手段】 複数段の遅延素子ＤＬ1 〜ＤＬ14をリン
グ状に接続して成る電圧制御発振器１４Ａと、上記電圧
制御発振器１４Ａの任意の段の遅延素子の出力クロック
を再生クロックＲＣＫとして選択的に取り出すクロック
選択部１４Ｂと、記録媒体から再生された参照クロック
の再生信号を上記再生クロックＲＣＫよりサンプリング
するサンプリング手段と、上記サンプリング手段による
サンプリング値に基づいて参照クロックに対する再生ク
ロックの位相情報を検出し、この位相情報に基づいて上
記クロック選択部１４Ｂを制御する選択制御手段とを備
える。
検出、設定もでき、クロック周波数が変わっても、分解
能や検出範囲が変わってしまうことのない再生クロック
位相補正回路を提供する。 【解決手段】 複数段の遅延素子ＤＬ1 〜ＤＬ14をリン
グ状に接続して成る電圧制御発振器１４Ａと、上記電圧
制御発振器１４Ａの任意の段の遅延素子の出力クロック
を再生クロックＲＣＫとして選択的に取り出すクロック
選択部１４Ｂと、記録媒体から再生された参照クロック
の再生信号を上記再生クロックＲＣＫよりサンプリング
するサンプリング手段と、上記サンプリング手段による
サンプリング値に基づいて参照クロックに対する再生ク
ロックの位相情報を検出し、この位相情報に基づいて上
記クロック選択部１４Ｂを制御する選択制御手段とを備
える。
Description
【０００１】
【発明の属する技術分野】本発明は、サンプルサーボフ
ォーマットの光磁気ディスクのドライブ装置における再
生クロック位相補正回路に関する。
ォーマットの光磁気ディスクのドライブ装置における再
生クロック位相補正回路に関する。
【０００２】
【従来の技術】一般に、同心円状又は渦巻状に形成され
たトラックをレーザビームで走査して各種データの記録
／再生を行う光ディスクシステムでは、光ディスクを線
速度一定(CLV:Constant Linear Velocity)に回転駆動し
て、データの記録／再生を行うＣＬＶ方式や、光ディス
クを角速度一定(CAV:Constant Angular Velocity) に回
転駆動して、データの記録／再生を行うＣＡＶ方式、さ
らに、空間的な記録密度をディスクの内外周でほぼ一定
にして記録効率を上げるようにしたＭＣＡＶ(Modified
CAV)方式などが知られている。また、トラックに沿って
連続的に設けられたプリグルーブを用いてトラッキング
制御などを行うコンティニアスサーボ方式や、トラック
上に離散的に設けられたサーボエリアを利用してトラッ
キング制御などを行うサンプルサーボ方式のものが知ら
れている。
たトラックをレーザビームで走査して各種データの記録
／再生を行う光ディスクシステムでは、光ディスクを線
速度一定(CLV:Constant Linear Velocity)に回転駆動し
て、データの記録／再生を行うＣＬＶ方式や、光ディス
クを角速度一定(CAV:Constant Angular Velocity) に回
転駆動して、データの記録／再生を行うＣＡＶ方式、さ
らに、空間的な記録密度をディスクの内外周でほぼ一定
にして記録効率を上げるようにしたＭＣＡＶ(Modified
CAV)方式などが知られている。また、トラックに沿って
連続的に設けられたプリグルーブを用いてトラッキング
制御などを行うコンティニアスサーボ方式や、トラック
上に離散的に設けられたサーボエリアを利用してトラッ
キング制御などを行うサンプルサーボ方式のものが知ら
れている。
【０００３】さらに、光ディスクとしては、再生専用の
所謂ＲＯＭディスク、追記型ディスク、光磁気(MO)ディ
スクなどの記録可能なＲＡＭディスク、ＲＯＭ領域とＲ
ＡＭ領域とを有する所謂ハイブリッドディスクなどが知
られている。
所謂ＲＯＭディスク、追記型ディスク、光磁気(MO)ディ
スクなどの記録可能なＲＡＭディスク、ＲＯＭ領域とＲ
ＡＭ領域とを有する所謂ハイブリッドディスクなどが知
られている。
【０００４】一般に、同心円状又は渦巻状に形成された
トラックがそれぞれサーボエリアとデータエリアからな
る複数の領域に分割されてなるサンプルサーボフォーマ
ットの光磁気ディスクのドライブ装置では、サーボ領域
にあるクロック再生用のピットを基に外部クロックを形
成し、この外部クロックを用いてデータの記録／再生を
行うようにしている。このように外部クロックを用いて
データの記録／再生を行うドライブ装置では、外周部と
内周部とのピット間の距離の相違や温度特性などによ
り、再生データの位相と外部クロックの位相とに位相誤
差を生じることがある。そこで、データ記録時に各セク
タのヘッダの所定領域に最高繰り返し周波数の参照クロ
ックを記録しておき、再生時にこの参照クロックの再生
信号を用いて外部クロックの位相誤差を補正するように
している。
トラックがそれぞれサーボエリアとデータエリアからな
る複数の領域に分割されてなるサンプルサーボフォーマ
ットの光磁気ディスクのドライブ装置では、サーボ領域
にあるクロック再生用のピットを基に外部クロックを形
成し、この外部クロックを用いてデータの記録／再生を
行うようにしている。このように外部クロックを用いて
データの記録／再生を行うドライブ装置では、外周部と
内周部とのピット間の距離の相違や温度特性などによ
り、再生データの位相と外部クロックの位相とに位相誤
差を生じることがある。そこで、データ記録時に各セク
タのヘッダの所定領域に最高繰り返し周波数の参照クロ
ックを記録しておき、再生時にこの参照クロックの再生
信号を用いて外部クロックの位相誤差を補正するように
している。
【０００５】すなわち、最高繰り返し周波数の参照クロ
ックを用いた場合には、図１０に示すように、互いに位
相の異なる外部クロックφ0 ，φ1 ，φ2 ・・・で参照
クロクの再生信号をサンプリングすると、参照クロック
と外部クロックとの位相関係が最適な時には、連続する
サンプリング値の差の絶対値が最小となる。図１０に示
した例では、外部クロックφ1 でサンプリングした時の
差分値が最小となっている。従って、互いに位相の異な
る複数の外部クロックφ0 ，φ1 ，φ2 ・・・で参照ク
ロクの再生信号を順次サンプリングし、各外部クロック
φ0 ，φ1 ，φ2 ・・・でのサンプリング値の差分値を
求め、差分値の最小値を検出し、差分値が最小となる位
相の外部クロックを用いてデータの再生を行うようにす
ることによって、外部クロックのの位相補償を行うこと
ができる。
ックを用いた場合には、図１０に示すように、互いに位
相の異なる外部クロックφ0 ，φ1 ，φ2 ・・・で参照
クロクの再生信号をサンプリングすると、参照クロック
と外部クロックとの位相関係が最適な時には、連続する
サンプリング値の差の絶対値が最小となる。図１０に示
した例では、外部クロックφ1 でサンプリングした時の
差分値が最小となっている。従って、互いに位相の異な
る複数の外部クロックφ0 ，φ1 ，φ2 ・・・で参照ク
ロクの再生信号を順次サンプリングし、各外部クロック
φ0 ，φ1 ，φ2 ・・・でのサンプリング値の差分値を
求め、差分値の最小値を検出し、差分値が最小となる位
相の外部クロックを用いてデータの再生を行うようにす
ることによって、外部クロックのの位相補償を行うこと
ができる。
【０００６】従来、上記各外部クロックφ0 ，φ1 ，φ
2 ・・・は、例えば図１１に示したように、（ｎ−１）
個の遅延素子ＤＬ1 ，ＤＬ2 ・・・でＤＬn を直列に接
続し、任意の段の遅延素子のからの出力クロックをクロ
ック選択回路ＳＥＬ入力より選択的に取り出すようにし
た再生クロック位相補正回路により得るようにしてい
た。
2 ・・・は、例えば図１１に示したように、（ｎ−１）
個の遅延素子ＤＬ1 ，ＤＬ2 ・・・でＤＬn を直列に接
続し、任意の段の遅延素子のからの出力クロックをクロ
ック選択回路ＳＥＬ入力より選択的に取り出すようにし
た再生クロック位相補正回路により得るようにしてい
た。
【０００７】
【発明が解決しようとする課題】ところで、従来の再生
クロック位相補正回路では、遅延素子の温度等の環境要
因による遅延量等の性能変化を補償することは困難であ
るため、高精度でクロック位相を補正することはできな
い。また、各遅延素子の特性の分散や温度特性等を考慮
すると、クロックの１周期分に亘って遅延量の全てを設
定できるようにすることはできない。
クロック位相補正回路では、遅延素子の温度等の環境要
因による遅延量等の性能変化を補償することは困難であ
るため、高精度でクロック位相を補正することはできな
い。また、各遅延素子の特性の分散や温度特性等を考慮
すると、クロックの１周期分に亘って遅延量の全てを設
定できるようにすることはできない。
【０００８】従って、このような従来の再生クロック位
相補正回路では、例えば記録時のピット位置のずれが１
クロックすなわち１ピット分以上ある場合のように、ク
ロック１周期分以上の範囲において検出動作を行う必要
のあるときには、位相を設定できない範囲があるために
使用できない。
相補正回路では、例えば記録時のピット位置のずれが１
クロックすなわち１ピット分以上ある場合のように、ク
ロック１周期分以上の範囲において検出動作を行う必要
のあるときには、位相を設定できない範囲があるために
使用できない。
【０００９】また、遅延量すなわち時間を設定する従来
の再生クロック位相補正回路では、ディスクが角速度一
定で回転しており記録／再生周波数すなわち１クロック
（１ピット）当たりの時間が内外周で異なるＭＣＡＶ方
式でクロック周波数が変わった場合に、、分解能（空間
的な分解能＝位相分解能）、検出範囲（空間的な範囲＝
位相範囲）が変わってしまう。あるいは、逆に検出範囲
だけを同じにすると、必要な処理ステップ数が変わりそ
の処理のための必要領域が変わってしまう。
の再生クロック位相補正回路では、ディスクが角速度一
定で回転しており記録／再生周波数すなわち１クロック
（１ピット）当たりの時間が内外周で異なるＭＣＡＶ方
式でクロック周波数が変わった場合に、、分解能（空間
的な分解能＝位相分解能）、検出範囲（空間的な範囲＝
位相範囲）が変わってしまう。あるいは、逆に検出範囲
だけを同じにすると、必要な処理ステップ数が変わりそ
の処理のための必要領域が変わってしまう。
【００１０】そこで、本発明の目的は、上述の如き従来
の再生クロック位相補正回路における問題点に鑑み、１
クロック（１ピット）ないの全ての範囲で、位相を検
出、設定できる再生クロック位相補正回路を提供するこ
とにある。
の再生クロック位相補正回路における問題点に鑑み、１
クロック（１ピット）ないの全ての範囲で、位相を検
出、設定できる再生クロック位相補正回路を提供するこ
とにある。
【００１１】また、本発明の他の目的は、１クロック
（１ピット）を越える位相の検出、設定もできる再生ク
ロック位相補正回路を提供することにある。
（１ピット）を越える位相の検出、設定もできる再生ク
ロック位相補正回路を提供することにある。
【００１２】また、本発明の他の目的は、クロック周波
数が変わっても、分解能や検出範囲が変わってしまうこ
とのない再生クロック位相補正回路を提供することにあ
る。
数が変わっても、分解能や検出範囲が変わってしまうこ
とのない再生クロック位相補正回路を提供することにあ
る。
【００１３】
【課題を解決するための手段】本発明に係る再生クロッ
ク位相補正回路は、複数段の遅延素子をリング状に接続
して成る電圧制御発振器と、上記電圧制御発振器の任意
の段の遅延素子の出力クロックを再生クロックとして選
択的に取り出すクロック選択手段と、記録媒体から再生
された参照クロックの再生信号を上記再生クロックによ
りサンプリングするサンプリング手段と、上記サンプリ
ング手段によるサンプリング値に基づいて参照クロック
に対する再生クロックの位相情報を検出し、この位相情
報に基づいて上記クロック選択手段を制御する選択制御
手段とを備えることを特徴とする。
ク位相補正回路は、複数段の遅延素子をリング状に接続
して成る電圧制御発振器と、上記電圧制御発振器の任意
の段の遅延素子の出力クロックを再生クロックとして選
択的に取り出すクロック選択手段と、記録媒体から再生
された参照クロックの再生信号を上記再生クロックによ
りサンプリングするサンプリング手段と、上記サンプリ
ング手段によるサンプリング値に基づいて参照クロック
に対する再生クロックの位相情報を検出し、この位相情
報に基づいて上記クロック選択手段を制御する選択制御
手段とを備えることを特徴とする。
【００１４】また、本発明に係る再生クロック位相補正
回路は、ｎを正の整数としクロック周期Ｔに対してｎＴ
＋ｎＴ＝２ｎＴ周期の参照クロックの再生信号を用いて
再生クロックの位相情報を検出することを特徴とする。
回路は、ｎを正の整数としクロック周期Ｔに対してｎＴ
＋ｎＴ＝２ｎＴ周期の参照クロックの再生信号を用いて
再生クロックの位相情報を検出することを特徴とする。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
【００１６】本発明に係る再生クロック位相補正回路
は、サンプルサーボフォーマットの光磁気ディスクのド
ライブ装置におけるシステムクロックを生成するもので
あって、例えば参照クロックを用いて外部クロックをの
位相補正を行うのに用いられる。そこで、先ず、このよ
うな参照クロックを記録するサンプルサーボ方式の光磁
気ディスクについて説明する。
は、サンプルサーボフォーマットの光磁気ディスクのド
ライブ装置におけるシステムクロックを生成するもので
あって、例えば参照クロックを用いて外部クロックをの
位相補正を行うのに用いられる。そこで、先ず、このよ
うな参照クロックを記録するサンプルサーボ方式の光磁
気ディスクについて説明する。
【００１７】図１に示すように、この種の光磁気ディス
クでは、同心円状又はスパイラル状のトラックＴが複数
のセクタＳに分割され、各セクタＳ0 ，Ｓ1 ，Ｓ2 ・・
・毎にデータの記録／再生が行われる。各セクタＳ0 ，
Ｓ1 ，Ｓ2 ・・・は、図２に示すように、さらに複数の
セグメントに分割される。各セグメントは、サーボ領域
とデータ領域から成る。
クでは、同心円状又はスパイラル状のトラックＴが複数
のセクタＳに分割され、各セクタＳ0 ，Ｓ1 ，Ｓ2 ・・
・毎にデータの記録／再生が行われる。各セクタＳ0 ，
Ｓ1 ，Ｓ2 ・・・は、図２に示すように、さらに複数の
セグメントに分割される。各セグメントは、サーボ領域
とデータ領域から成る。
【００１８】そして、上記サーボ領域には、互いにトラ
ック中心から±１／４トラックだけずれて配置された２
個のサーボピットが設けられている。上記サーボピット
の再生信号に基づいて、クロック再生が行われるととも
に、トラッキング制御が行われる。
ック中心から±１／４トラックだけずれて配置された２
個のサーボピットが設けられている。上記サーボピット
の再生信号に基づいて、クロック再生が行われるととも
に、トラッキング制御が行われる。
【００１９】また、図２に示すように、各セクタの先頭
のセグメントは、各セクタの制御情報としてアドレス、
セクタマーク等が記録されたヘッダＨ１であって、次の
セグメントは、データ記録時に参照クロクロックが記録
されるヘッダＨ２となっている。
のセグメントは、各セクタの制御情報としてアドレス、
セクタマーク等が記録されたヘッダＨ１であって、次の
セグメントは、データ記録時に参照クロクロックが記録
されるヘッダＨ２となっている。
【００２０】本発明に係る再生クロック位相補正回路
は、例えば図３に示すように構成される。
は、例えば図３に示すように構成される。
【００２１】この再生クロック位相補正回路は、上記光
磁気ディスクのドライブ装置におけるシステムクロック
を生成するものであって、光磁気ディスクからの再生信
号がアナログ処理回路１，２によりアナログ処理されて
供給される第１及び第２のＡ／Ｄ変換器３，４と、上記
第１のＡ／Ｄ変換器３の出力が供給されるデジタル信号
処理部５と、上記第１のＡ／Ｄ変換器３にサーボクロッ
クＳＣＫを供給するオシレータ６と、上記サーボクロッ
クＳＣＫが１／ｎ分周器７を介して供給されるデータク
ロック生成部８と、上記第２のＡ／Ｄ変換器４の出力が
供給される選択制御部９及び遅延処理部１０とを備え
る。
磁気ディスクのドライブ装置におけるシステムクロック
を生成するものであって、光磁気ディスクからの再生信
号がアナログ処理回路１，２によりアナログ処理されて
供給される第１及び第２のＡ／Ｄ変換器３，４と、上記
第１のＡ／Ｄ変換器３の出力が供給されるデジタル信号
処理部５と、上記第１のＡ／Ｄ変換器３にサーボクロッ
クＳＣＫを供給するオシレータ６と、上記サーボクロッ
クＳＣＫが１／ｎ分周器７を介して供給されるデータク
ロック生成部８と、上記第２のＡ／Ｄ変換器４の出力が
供給される選択制御部９及び遅延処理部１０とを備え
る。
【００２２】上記第１のＡ／Ｄ変換器３は、上記オシレ
ータ６から供給されるサーボクロックＳＣＫによりサー
ボ領域の再生信号の信号レベルをサンプリングして、そ
のサンプリング値を上記デジタル信号処理部５に供給す
る。上記デジタル信号処理部５では、上記第１のＡ／Ｄ
変換器３によるサンプリング値から位相誤差情報ＰｈEr
rを生成し、この位相誤差情報ＰｈErrを上記尾祖れーた
６に供給する。上記第１のＡ／Ｄ変換器３、デジタル信
号処理部５及びオシレータ６は、ディスクの回転に同期
したサーボクロックＳＣＫを生成するフェーズロックド
ループ(PLL:Phase Locked Loop) を構成している。
ータ６から供給されるサーボクロックＳＣＫによりサー
ボ領域の再生信号の信号レベルをサンプリングして、そ
のサンプリング値を上記デジタル信号処理部５に供給す
る。上記デジタル信号処理部５では、上記第１のＡ／Ｄ
変換器３によるサンプリング値から位相誤差情報ＰｈEr
rを生成し、この位相誤差情報ＰｈErrを上記尾祖れーた
６に供給する。上記第１のＡ／Ｄ変換器３、デジタル信
号処理部５及びオシレータ６は、ディスクの回転に同期
したサーボクロックＳＣＫを生成するフェーズロックド
ループ(PLL:Phase Locked Loop) を構成している。
【００２３】また、上記データクロック生成部８は、上
記サーボクロックＳＣＫが上記１／ｎ分周器７を介して
供給される位相比較器１１と、この位相比較器１１によ
り得られる位相誤差信号Ｅrrorがループフィルタ１２を
介して供給させる電圧制御部１３と、この電圧制御部１
３により発振位相が制御される電圧制御発振器１４と、
この電圧制御発振器１４による発振出力を１／ｍ分周し
て上記位相比較器１１に供給する１／ｍ分周器１５とを
備える。上記位相比較器１１、ループフィルタ１２、電
圧制御部１３、電圧制御発振器１４は、上記サーボクロ
ックＳＣＫの周波数ｆSCK に対して、ｆDCK ＝ｍｆSCK
／ｎなる周波数ｆDCK のデータクロックＤＣＫを上記電
圧制御発振器１４により生成するＰＬＬを構成してい
る。
記サーボクロックＳＣＫが上記１／ｎ分周器７を介して
供給される位相比較器１１と、この位相比較器１１によ
り得られる位相誤差信号Ｅrrorがループフィルタ１２を
介して供給させる電圧制御部１３と、この電圧制御部１
３により発振位相が制御される電圧制御発振器１４と、
この電圧制御発振器１４による発振出力を１／ｍ分周し
て上記位相比較器１１に供給する１／ｍ分周器１５とを
備える。上記位相比較器１１、ループフィルタ１２、電
圧制御部１３、電圧制御発振器１４は、上記サーボクロ
ックＳＣＫの周波数ｆSCK に対して、ｆDCK ＝ｍｆSCK
／ｎなる周波数ｆDCK のデータクロックＤＣＫを上記電
圧制御発振器１４により生成するＰＬＬを構成してい
る。
【００２４】このデータクロック生成部８では、上記１
／ｎ分周器７及び１／ｍ分周器１５の各分周比１／ｎ，
１／ｍの設定により、ＭＣＡＶ方式における領域毎にデ
ータクロックＤＣＫの周波数ｆDCK ＝ｍｆSCK ／ｎを切
り換えることができる。
／ｎ分周器７及び１／ｍ分周器１５の各分周比１／ｎ，
１／ｍの設定により、ＭＣＡＶ方式における領域毎にデ
ータクロックＤＣＫの周波数ｆDCK ＝ｍｆSCK ／ｎを切
り換えることができる。
【００２５】ここで、このデータクロック生成部８にお
ける上記電圧制御発振器１４は、図４に示すように、発
振部１４Ａとクロック選択部１４Ｂとからなる。上記発
振部１４Ａは、それぞれインバータを用いた１５個の遅
延素子ＤＬ1 ，ＤＬ2 ・・・ＤＬ15をリング状に接続し
てなり、１５相のクロックｄ0 ，ｄ1 ，ｄ2 ・・・ｄ14
を発振するリングオシレータを構成している。この発振
部１４Ａは、上記遅延素子ＤＬ1 ，ＤＬ2 ・・・ＤＬ15
として用いられている各インバータ電源電圧が上記電圧
制御部１３で制御されることによって各段の遅延量が制
御され、これにより発振位相が制御される。
ける上記電圧制御発振器１４は、図４に示すように、発
振部１４Ａとクロック選択部１４Ｂとからなる。上記発
振部１４Ａは、それぞれインバータを用いた１５個の遅
延素子ＤＬ1 ，ＤＬ2 ・・・ＤＬ15をリング状に接続し
てなり、１５相のクロックｄ0 ，ｄ1 ，ｄ2 ・・・ｄ14
を発振するリングオシレータを構成している。この発振
部１４Ａは、上記遅延素子ＤＬ1 ，ＤＬ2 ・・・ＤＬ15
として用いられている各インバータ電源電圧が上記電圧
制御部１３で制御されることによって各段の遅延量が制
御され、これにより発振位相が制御される。
【００２６】また、上記クロック選択部１４Ｂは、上記
選択制御部９から供給される４ビットの選択データＳＥ
Ｌに応じて上記発振部１４Ａによる得られた１５相のク
ロックｄ0 ，ｄ1 ，ｄ2 ・・・ｄ14を選択して再生デー
タクロックＲＣＫとして上記第２のＡ／Ｄ変換器４に供
給するようになっている。このクロック選択部１４Ｂ
は、上記４ビットの選択データＳＥＬを１５ビットデー
タにデコードするデコーダＤＥＣと、このデコーダＤＥ
Ｃによるデコード出力を再生データクロックＲＣＫの立
ち上がりエッチのタイミングでラッチする各Ｄフリップ
フロップＦＦ0 ，ＦＦ1 ，ＦＦ2 ・・・ＦＦ14と、上記
各ＤフリップフロップＦＦ0 ，ＦＦ1 ，ＦＦ2 ・・・Ｆ
Ｆ14の各ラッチ出力を各相のクロックｄ0 ，ｄ2 ，
ｄ4 ，ｄ6 ，ｄ8 ，ｄ11，ｄ13の立ち下がりエッチのタ
イミングでラッチする各Ｄフリップフロップｆｆ0 ，ｆ
ｆ1 ，ｆｆ2 ・・・ｆｆ14と、上記各Ｄフリップフロッ
プｆｆ0，ｆｆ1 ，ｆｆ2 ・・・ｆｆ14の各ラッチ出力
を各相のクロックｄ0 ，ｄ2 ，ｄ4 ，ｄ6 ，ｄ8 ，
ｄ11，ｄ13との論理積をとる各論理積演算回路ＡＮＤ0
ＡＮＤ1 ，，ＡＮＤ2 ・・・ＡＮＤ6 と、各論理積演算
回路ＡＮＤ0 ，ＡＮＤ1 ，ＡＮＤ2 ・・・ＡＮＤ6 の各
出力の論理和和をとる論理和演算回路ＯＲから成る。そ
して、このデータクロック生成部８は、上記論理和回路
ＯＲによる論理和出力を再生データクロックＲＣＫとし
て上記第２のＡ／Ｄ変換器４に供給力する。
選択制御部９から供給される４ビットの選択データＳＥ
Ｌに応じて上記発振部１４Ａによる得られた１５相のク
ロックｄ0 ，ｄ1 ，ｄ2 ・・・ｄ14を選択して再生デー
タクロックＲＣＫとして上記第２のＡ／Ｄ変換器４に供
給するようになっている。このクロック選択部１４Ｂ
は、上記４ビットの選択データＳＥＬを１５ビットデー
タにデコードするデコーダＤＥＣと、このデコーダＤＥ
Ｃによるデコード出力を再生データクロックＲＣＫの立
ち上がりエッチのタイミングでラッチする各Ｄフリップ
フロップＦＦ0 ，ＦＦ1 ，ＦＦ2 ・・・ＦＦ14と、上記
各ＤフリップフロップＦＦ0 ，ＦＦ1 ，ＦＦ2 ・・・Ｆ
Ｆ14の各ラッチ出力を各相のクロックｄ0 ，ｄ2 ，
ｄ4 ，ｄ6 ，ｄ8 ，ｄ11，ｄ13の立ち下がりエッチのタ
イミングでラッチする各Ｄフリップフロップｆｆ0 ，ｆ
ｆ1 ，ｆｆ2 ・・・ｆｆ14と、上記各Ｄフリップフロッ
プｆｆ0，ｆｆ1 ，ｆｆ2 ・・・ｆｆ14の各ラッチ出力
を各相のクロックｄ0 ，ｄ2 ，ｄ4 ，ｄ6 ，ｄ8 ，
ｄ11，ｄ13との論理積をとる各論理積演算回路ＡＮＤ0
ＡＮＤ1 ，，ＡＮＤ2 ・・・ＡＮＤ6 と、各論理積演算
回路ＡＮＤ0 ，ＡＮＤ1 ，ＡＮＤ2 ・・・ＡＮＤ6 の各
出力の論理和和をとる論理和演算回路ＯＲから成る。そ
して、このデータクロック生成部８は、上記論理和回路
ＯＲによる論理和出力を再生データクロックＲＣＫとし
て上記第２のＡ／Ｄ変換器４に供給力する。
【００２７】このような構成により、上記データクロッ
ク生成部８では、図５にタイミングチャートを示してあ
るように、選択されたクロックがグリッジを持つことな
く、欠けることもなく、連続的にクロック周期を跨ぐ
（ｄ13→ｄ0 ）場合でも正しく対応した所望のタイミン
グ・位相の再生データクロックＲＣＫを得ることができ
る。
ク生成部８では、図５にタイミングチャートを示してあ
るように、選択されたクロックがグリッジを持つことな
く、欠けることもなく、連続的にクロック周期を跨ぐ
（ｄ13→ｄ0 ）場合でも正しく対応した所望のタイミン
グ・位相の再生データクロックＲＣＫを得ることができ
る。
【００２８】上記第２のＡ／Ｄ変換器４は、上記データ
クロック生成部８から供給される再生データクロックＲ
ＣＫにより上記再生信号の信号レベルをサンプリングし
て、そのサンプリング値を上記選択制御部９と遅延部１
０に供給する。
クロック生成部８から供給される再生データクロックＲ
ＣＫにより上記再生信号の信号レベルをサンプリングし
て、そのサンプリング値を上記選択制御部９と遅延部１
０に供給する。
【００２９】上記選択制御部９は、上記第２のＡ／Ｄ変
換器４から再生信号の信号レベルのサンプリング値が供
給されるデジタル信号処理部２０とこのデジタル信号処
理部２０により制御される位相設定用のカウンタ２１と
から成る。
換器４から再生信号の信号レベルのサンプリング値が供
給されるデジタル信号処理部２０とこのデジタル信号処
理部２０により制御される位相設定用のカウンタ２１と
から成る。
【００３０】上記デジタル信号処理部２０は、図６に示
すように、上記第２のＡ／Ｄ変換器４から再生信号の信
号レベルのサンプリング値が供給される検出部ＤＥＴ
と、コントローラから制御信号が供給されるタイミング
ジェネレータＴＧと、上記検出部ＤＥＴ及びタイミング
ジェネレータＴＧの出力が供給される制御部ＳＥＱと、
この制御部ＳＥＱにより制御されるカウンタＣＮＴ及び
平均値演算部ＡＶＲとからなる。
すように、上記第２のＡ／Ｄ変換器４から再生信号の信
号レベルのサンプリング値が供給される検出部ＤＥＴ
と、コントローラから制御信号が供給されるタイミング
ジェネレータＴＧと、上記検出部ＤＥＴ及びタイミング
ジェネレータＴＧの出力が供給される制御部ＳＥＱと、
この制御部ＳＥＱにより制御されるカウンタＣＮＴ及び
平均値演算部ＡＶＲとからなる。
【００３１】上記検出部ＤＥＴは、図７に示すように、
直列接続された３個のレジスタＲegＡ，ＲegＢ，ＲegＣ
と、その初段のレジスタＲegＡの出力値Ａと最終段のレ
ジスタＲegＣの出力値Ｃとを大小比較する２個の比較器
ＣＭＰ1 ，ＣＭＰ2 から成る。この検出部ＤＥＴにおい
て、上記３個のレジスタＲegＡ，ＲegＢ，ＲegＣは、上
記第２のＡ／Ｄ変換器４から順番に供給されるサンプリ
ング値を後段のレジスタに順次転送することにより、連
続する３つのサンプリング値を保持する。そして、上記
２個の比較器ＣＭＰ1 ，ＣＭＰ2 は、上記初段のレジス
タＲegＡの出力値Ａと最終段のレジスタＲegＣの出力値
Ｃとを大小比較を行い、一方の比較器ＣＭＰ1 によりＡ
＜Ｃの状態であることを例えば論理「１」で示す比較出
力を上記制御部ＳＥＱに供給し、また他方の比較器ＣＭ
Ｐ2 によりＡ＞Ｃの状態であることを例えば論理「１」
で示す比較出力を上記制御部ＳＥＱに供給する。
直列接続された３個のレジスタＲegＡ，ＲegＢ，ＲegＣ
と、その初段のレジスタＲegＡの出力値Ａと最終段のレ
ジスタＲegＣの出力値Ｃとを大小比較する２個の比較器
ＣＭＰ1 ，ＣＭＰ2 から成る。この検出部ＤＥＴにおい
て、上記３個のレジスタＲegＡ，ＲegＢ，ＲegＣは、上
記第２のＡ／Ｄ変換器４から順番に供給されるサンプリ
ング値を後段のレジスタに順次転送することにより、連
続する３つのサンプリング値を保持する。そして、上記
２個の比較器ＣＭＰ1 ，ＣＭＰ2 は、上記初段のレジス
タＲegＡの出力値Ａと最終段のレジスタＲegＣの出力値
Ｃとを大小比較を行い、一方の比較器ＣＭＰ1 によりＡ
＜Ｃの状態であることを例えば論理「１」で示す比較出
力を上記制御部ＳＥＱに供給し、また他方の比較器ＣＭ
Ｐ2 によりＡ＞Ｃの状態であることを例えば論理「１」
で示す比較出力を上記制御部ＳＥＱに供給する。
【００３２】また、上記タイミングジェネレータＴＧ
は、コントローラから供給される制御信号に基づいて参
照領域内のタイミングを管理するタイミング信号を上記
制御部ＳＥＱに供給する。
は、コントローラから供給される制御信号に基づいて参
照領域内のタイミングを管理するタイミング信号を上記
制御部ＳＥＱに供給する。
【００３３】そして、上記制御部ＳＥＱは、上記タイミ
ングジェネレータＴＧからの参照領域内のタイミング信
号と、上記検出部ＤＥＴからの位相比較情報Ａ＜Ｃ，Ａ
＞Ｃ基づいて、上記カウンタＣＮＴ及び平均値演算部Ａ
ＶＲにより位相平均を演算させる制御を行うとともに、
参照領域が終わった時点で位相平均データをモジュロｌ
に変換して位相設定データＤＤＬとして上記位相設定用
のカウンタ２１にロードする制御を行う。
ングジェネレータＴＧからの参照領域内のタイミング信
号と、上記検出部ＤＥＴからの位相比較情報Ａ＜Ｃ，Ａ
＞Ｃ基づいて、上記カウンタＣＮＴ及び平均値演算部Ａ
ＶＲにより位相平均を演算させる制御を行うとともに、
参照領域が終わった時点で位相平均データをモジュロｌ
に変換して位相設定データＤＤＬとして上記位相設定用
のカウンタ２１にロードする制御を行う。
【００３４】ここで、参照領域では、上記電圧制御発振
器１４、第２のＡ／Ｄ変換器４、デジタル信号処理部２
０及び位相設定用のカウンタ２１によりループが構成さ
れ、データ再生に最適な位相が検出され、その最適位相
に引き込まれる。参照領域が終わってデータ領域になる
と、上記検出された位相を保持した状態でデータ再生を
行うことができる。
器１４、第２のＡ／Ｄ変換器４、デジタル信号処理部２
０及び位相設定用のカウンタ２１によりループが構成さ
れ、データ再生に最適な位相が検出され、その最適位相
に引き込まれる。参照領域が終わってデータ領域になる
と、上記検出された位相を保持した状態でデータ再生を
行うことができる。
【００３５】上記位相設定用のカウンタ２１は、図８に
示すように、下位カウンタ２１Ｌと上位カウンタ２１Ｈ
で構成されたアップダウンカウンタであって、上記制御
部ＣＮＴからの制御信号ＥＮ，Ｕ／Ｄ，ＬＤにより制御
される。すなわち、このカウンタ２１は、制御信号Ｕ／
Ｄによりカウントアップ又はカウントダウンが指定さ
れ、制御信号ＥＮでカウント動作を行う。また、参照領
域の終わりでは、上記制御部ＳＥＱからの制御信号ＬＤ
が供給されることにより、上述の平均値演算部ＡＶＲに
より得られた位相平均データがモジュロｌに変換された
位相設定データＤＤＬとしてロードされる。そして、上
記下位カウンタ２１Ｌの出力が上記４ビットの選択デー
タＳＥＬとして上記データクロック生成部８における上
記電圧制御発振器１４のクロック選択部１４Ｂに供給さ
れる。また、上記上位カウンタ２１Ｈの出力は、再生デ
ータのタイミング補正用の選択データＳＥＬＴとして上
記遅延処理部１０に供給される。
示すように、下位カウンタ２１Ｌと上位カウンタ２１Ｈ
で構成されたアップダウンカウンタであって、上記制御
部ＣＮＴからの制御信号ＥＮ，Ｕ／Ｄ，ＬＤにより制御
される。すなわち、このカウンタ２１は、制御信号Ｕ／
Ｄによりカウントアップ又はカウントダウンが指定さ
れ、制御信号ＥＮでカウント動作を行う。また、参照領
域の終わりでは、上記制御部ＳＥＱからの制御信号ＬＤ
が供給されることにより、上述の平均値演算部ＡＶＲに
より得られた位相平均データがモジュロｌに変換された
位相設定データＤＤＬとしてロードされる。そして、上
記下位カウンタ２１Ｌの出力が上記４ビットの選択デー
タＳＥＬとして上記データクロック生成部８における上
記電圧制御発振器１４のクロック選択部１４Ｂに供給さ
れる。また、上記上位カウンタ２１Ｈの出力は、再生デ
ータのタイミング補正用の選択データＳＥＬＴとして上
記遅延処理部１０に供給される。
【００３６】上記遅延処理部１０は、Ｎ段のシフトレジ
スタ部１０Ａと各段の遅延出力を選択するセレクタ部１
０Ｂからなり、上記上位カウンタ２１Ｈからの選択デー
タＳＥＬＴにより上記セレクタ部１０Ｂが制御されるよ
うになっている。これにより、データ領域では、適正な
タイミングに補正された再生データが上記遅延処理部１
０を介して出力されることに成る。
スタ部１０Ａと各段の遅延出力を選択するセレクタ部１
０Ｂからなり、上記上位カウンタ２１Ｈからの選択デー
タＳＥＬＴにより上記セレクタ部１０Ｂが制御されるよ
うになっている。これにより、データ領域では、適正な
タイミングに補正された再生データが上記遅延処理部１
０を介して出力されることに成る。
【００３７】ここで、例えば３クロック以上の範囲で検
出しなければならない場合には、上記上位カウンタ２１
Ｈは「０」〜「３」の値をとる。そして、最適タイミン
グが遅い場合すなわち例えば上記上位カウンタ２１Ｈの
値が「３」の時はデータ再生に４段のシフトレジスタ部
１０Ａの初段の出力を用いるとすると、最適タイミング
が早い場合すなわち例えば上記上位カウンタ２１Ｈの値
が「０」の時にはデータ再生に上記４段のシフトレジス
タ部１０Ａの最終段の出力を用いる。これによりタイミ
ングのずれを吸収することができる。
出しなければならない場合には、上記上位カウンタ２１
Ｈは「０」〜「３」の値をとる。そして、最適タイミン
グが遅い場合すなわち例えば上記上位カウンタ２１Ｈの
値が「３」の時はデータ再生に４段のシフトレジスタ部
１０Ａの初段の出力を用いるとすると、最適タイミング
が早い場合すなわち例えば上記上位カウンタ２１Ｈの値
が「０」の時にはデータ再生に上記４段のシフトレジス
タ部１０Ａの最終段の出力を用いる。これによりタイミ
ングのずれを吸収することができる。
【００３８】ここで、図９に理想的な記録位置とずれ量
が最大で約３クロック分ずれた記録位置を白黒のピット
パターン（２Ｔ＋２Ｔ）で示す。このピットの再生信号
を最適に抜き取るためには、再生クロックを３クロック
以上の範囲で検出して補正する必要がある。ここでは、
位相検出を行う参照クロックを２Ｔ＋２Ｔ＝４Ｔ周期の
パターンする。このパターンの場合、理想的には４クロ
ック未満の範囲で位相を検出することができる。
が最大で約３クロック分ずれた記録位置を白黒のピット
パターン（２Ｔ＋２Ｔ）で示す。このピットの再生信号
を最適に抜き取るためには、再生クロックを３クロック
以上の範囲で検出して補正する必要がある。ここでは、
位相検出を行う参照クロックを２Ｔ＋２Ｔ＝４Ｔ周期の
パターンする。このパターンの場合、理想的には４クロ
ック未満の範囲で位相を検出することができる。
【００３９】そして、上記検出部ＤＥＴからの位相比較
情報Ａ＜Ｃ，Ａ＞Ｃに基づいて位相検出を行い、再生波
形のａ−ｃの差分が０となるように位相設定を行う場
合、その位相ずれは３クロック（３Ｔ）となる。
情報Ａ＜Ｃ，Ａ＞Ｃに基づいて位相検出を行い、再生波
形のａ−ｃの差分が０となるように位相設定を行う場
合、その位相ずれは３クロック（３Ｔ）となる。
【００４０】上記選択制御部９から供給される４ビット
の選択データＳＥＬに応じて上記発振部１４Ａにより得
られた１５相のクロックｄ0 ，ｄ1 ，ｄ2 ・・・ｄ14を
選択して再生データクロックＲＣＫとするデータクロッ
ク生成部８では、下位で位相を表し、上位でタイミング
を表して、［タイミング，位相］＝［０，ｄ0 ］→
［０，ｄ1 ］→［０，ｄ2 ］→の順に位相設定データを
増加さることにより、位相ｄ16＝ｄ0 であるから、→
［０，ｄ15］→［１，ｄ1 ］→となって、位相が１周期
分進むと１クロック分進んだことになる。これにより、
［０，ｄ0 ］から［３，ｄn ］まで連続的に位相設定デ
ータを増減することにより、約４Ｔの位相検出範囲が得
られる。
の選択データＳＥＬに応じて上記発振部１４Ａにより得
られた１５相のクロックｄ0 ，ｄ1 ，ｄ2 ・・・ｄ14を
選択して再生データクロックＲＣＫとするデータクロッ
ク生成部８では、下位で位相を表し、上位でタイミング
を表して、［タイミング，位相］＝［０，ｄ0 ］→
［０，ｄ1 ］→［０，ｄ2 ］→の順に位相設定データを
増加さることにより、位相ｄ16＝ｄ0 であるから、→
［０，ｄ15］→［１，ｄ1 ］→となって、位相が１周期
分進むと１クロック分進んだことになる。これにより、
［０，ｄ0 ］から［３，ｄn ］まで連続的に位相設定デ
ータを増減することにより、約４Ｔの位相検出範囲が得
られる。
【００４１】参照クロックが２Ｔ＋２Ｔ＝４Ｔ周期のパ
ターンである場合には、ある位相において、そこから４
Ｔ離れた位相に誤検出・引込が行われてしまうので、位
相検出範囲は４Ｔ以上取れない。しかし、例えば４Ｔ＋
４Ｔ＝８Ｔ周期のパターンの参照クロックを用いること
により約８Ｔの位相検出範囲を確保することができる。
すなわち、必要な検出・引込範囲に応じて参照クロック
のパターン周期を変えれば良い。
ターンである場合には、ある位相において、そこから４
Ｔ離れた位相に誤検出・引込が行われてしまうので、位
相検出範囲は４Ｔ以上取れない。しかし、例えば４Ｔ＋
４Ｔ＝８Ｔ周期のパターンの参照クロックを用いること
により約８Ｔの位相検出範囲を確保することができる。
すなわち、必要な検出・引込範囲に応じて参照クロック
のパターン周期を変えれば良い。
【００４２】
【発明の効果】本発明に係る再生クロック位相補正回路
では、複数段の遅延素子をリング状に接続して成る電圧
制御発振器の任意の段の遅延素子の出力クロックを再生
クロックとして選択的に取り出すクロック選択手段を備
え、記録媒体から再生された参照クロックの再生信号を
サンプリング手段により再生クロックでサンプリングし
たサンプリング値に基づいて、上記参照クロックに対す
る再生クロックの位相情報を検出し、この位相情報に基
づいて上記クロック選択手段を制御することにより、１
クロック（１ピット）ないの全ての範囲で、位相を検
出、設定することができる。
では、複数段の遅延素子をリング状に接続して成る電圧
制御発振器の任意の段の遅延素子の出力クロックを再生
クロックとして選択的に取り出すクロック選択手段を備
え、記録媒体から再生された参照クロックの再生信号を
サンプリング手段により再生クロックでサンプリングし
たサンプリング値に基づいて、上記参照クロックに対す
る再生クロックの位相情報を検出し、この位相情報に基
づいて上記クロック選択手段を制御することにより、１
クロック（１ピット）ないの全ての範囲で、位相を検
出、設定することができる。
【００４３】また、本発明に係る再生クロック位相補正
回路では、ｎを正の整数としクロック周期Ｔに対してｎ
Ｔ＋ｎＴ＝２ｎＴ周期の参照クロックの再生信号を用い
て再生クロックの位相情報を検出することにより、１ク
ロック（１ピット）を越える位相の検出、設定もでき、
クロック周波数が変わっても、分解能や検出範囲が変わ
ってしまうことがない。
回路では、ｎを正の整数としクロック周期Ｔに対してｎ
Ｔ＋ｎＴ＝２ｎＴ周期の参照クロックの再生信号を用い
て再生クロックの位相情報を検出することにより、１ク
ロック（１ピット）を越える位相の検出、設定もでき、
クロック周波数が変わっても、分解能や検出範囲が変わ
ってしまうことがない。
【図１】参照」クロックが記録されたサンプルサーボフ
ォーマットの光磁気ディスクの概要を示す図である。
ォーマットの光磁気ディスクの概要を示す図である。
【図２】上記光磁気ディスクにおける１セクタの構成を
示す図である。
示す図である。
【図３】この再生クロック位相補正回路は、上記光磁気
ディスクのドライブ装置におけるシステムクロックを生
成する再生クロック位相補正回路の構成を示すブロック
図である。
ディスクのドライブ装置におけるシステムクロックを生
成する再生クロック位相補正回路の構成を示すブロック
図である。
【図４】上記再生クロック位相補正回路を構成している
データクロック生成部における電圧制御発振器の構成を
示すブロック図である。
データクロック生成部における電圧制御発振器の構成を
示すブロック図である。
【図５】上記データクロック生成部の動作を示すタイミ
ングチャートである。
ングチャートである。
【図６】上記再生クロック位相補正回路を構成している
選択制御部の構成を示すブロック図である。
選択制御部の構成を示すブロック図である。
【図７】上記選択制御部における検出部の構成を示すブ
ロック図である。
ロック図である。
【図８】上記選択制御部における位相設定用のカウンタ
の構成を示すブロック図である。
の構成を示すブロック図である。
【図９】理想的な記録位置とずれを伴った記録位置を白
黒のピットパターンで示す図である。
黒のピットパターンで示す図である。
【図１０】従来の記録／再生装置における参照クロック
の再生信号と外部クロックとの関係を示す図である。
の再生信号と外部クロックとの関係を示す図である。
【図１１】従来の再生クロック位相補正回路の構成を示
すブロック図である。
すブロック図である。
１，２ アナログ処理回路 ３，４ Ａ／Ｄ変換器 ５ デジタル信号処理部 ６ オシレータ ７ １／ｎ分周器 ８ データクロック生成部 ９ 選択制御部 １０ 遅延処理部 １１ 位相比較器 １４ 電圧制御発振器 １５ １／ｍ分周器 ２０ デジタル信号処理部 ２１ 位相設定用のカウンタ
Claims (2)
- 【請求項１】 複数段の遅延素子をリング状に接続して
成る電圧制御発振器と、 上記電圧制御発振器の任意の段の遅延素子の出力クロッ
クを再生クロックとして選択的に取り出すクロック選択
手段と、 記録媒体から再生された参照クロックの再生信号を上記
再生クロックによりサンプリングするサンプリング手段
と、 上記サンプリング手段によるサンプリング値に基づいて
参照クロックに対する再生クロックの位相情報を検出
し、この位相情報に基づいて上記クロック選択手段を制
御する選択制御手段とを備えることを特徴とする再生ク
ロック位相補正回路。 - 【請求項２】 ｎを正の整数としクロック周期Ｔに対し
てｎＴ＋ｎＴ＝２ｎＴ周期の参照クロックの再生信号を
用いて再生クロックの位相情報を検出することを特徴と
する請求項１記載の再生クロック位相補正回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7322014A JPH09161411A (ja) | 1995-12-11 | 1995-12-11 | 再生クロック位相補正回路 |
| US08/759,488 US5802027A (en) | 1995-12-11 | 1996-12-05 | Reproduction clock phase correction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7322014A JPH09161411A (ja) | 1995-12-11 | 1995-12-11 | 再生クロック位相補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09161411A true JPH09161411A (ja) | 1997-06-20 |
Family
ID=18138966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7322014A Abandoned JPH09161411A (ja) | 1995-12-11 | 1995-12-11 | 再生クロック位相補正回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5802027A (ja) |
| JP (1) | JPH09161411A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006208360A (ja) * | 2004-12-27 | 2006-08-10 | Tokyo Keiso Co Ltd | 伝達時間計測装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1070441A (ja) * | 1996-08-27 | 1998-03-10 | Mitsubishi Electric Corp | 半導体装置 |
| JP3966989B2 (ja) * | 1998-04-20 | 2007-08-29 | 株式会社東芝 | ディスク再生装置及びディスク再生方法 |
| US8693125B1 (en) * | 2013-01-17 | 2014-04-08 | Lsi Corporation | Cross clock phase measurement |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0420667B1 (en) * | 1989-09-29 | 1997-08-06 | Kabushiki Kaisha Toshiba | Phase-synchronous controller for production of reference clock signal in a disk drive system |
| JPH0567375A (ja) * | 1990-08-07 | 1993-03-19 | Ricoh Co Ltd | 記録再生タイミング発生装置 |
| KR100292038B1 (ko) * | 1992-12-04 | 2001-06-01 | 이데이 노부유끼 | 디스크장치 |
| JPH06309809A (ja) * | 1993-04-27 | 1994-11-04 | Pioneer Electron Corp | ディジタル信号再生装置 |
| JPH07201136A (ja) * | 1993-12-28 | 1995-08-04 | Sony Corp | 位相量選択可能なディレーライン |
| JP3417704B2 (ja) * | 1995-01-20 | 2003-06-16 | パイオニア株式会社 | ディジタル信号再生装置 |
-
1995
- 1995-12-11 JP JP7322014A patent/JPH09161411A/ja not_active Abandoned
-
1996
- 1996-12-05 US US08/759,488 patent/US5802027A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006208360A (ja) * | 2004-12-27 | 2006-08-10 | Tokyo Keiso Co Ltd | 伝達時間計測装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5802027A (en) | 1998-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6757228B2 (en) | Information recording apparatus for writable recording media | |
| US6269058B1 (en) | Wide capture range circuitry | |
| JP4319259B2 (ja) | アクティブ・ワイドレンジｐｌｌ装置、位相ロックループ方法及びディスク再生装置 | |
| EP1237158B1 (en) | Method for consecutive writing on recordable disc | |
| CA2022192C (en) | Optical disk recording/reproducing device | |
| JP3034268B2 (ja) | ディスク状記録媒体および記録／再生装置 | |
| JPH09161411A (ja) | 再生クロック位相補正回路 | |
| JP5182070B2 (ja) | デジタルｐｌｌ回路及びデジタルｐｌｌ動作方法 | |
| JPH0528657A (ja) | デイジタル記録再生装置 | |
| JP3339841B2 (ja) | 記録／再生方式 | |
| JP2942696B2 (ja) | 光ディスクからのデータ再生システム | |
| JP3622759B2 (ja) | ディスク状記録媒体及び記録再生装置 | |
| JP3622763B2 (ja) | ディスク状記録媒体及び記録再生装置 | |
| JP3622766B2 (ja) | ディスク状記録媒体及び記録再生装置 | |
| JP3622762B2 (ja) | ディスク状記録媒体及び記録再生装置 | |
| JP3622760B2 (ja) | ディスク状記録媒体及び記録再生装置 | |
| JP3674629B2 (ja) | ディスク状記録媒体及び記録再生装置 | |
| JP3674628B2 (ja) | ディスク状記録媒体及び記録再生装置 | |
| JP3674626B2 (ja) | ディスク状記録媒体及び記録再生装置 | |
| JP3622764B2 (ja) | ディスク状記録媒体及び記録再生装置 | |
| JP3622765B2 (ja) | ディスク状記録媒体及び記録再生装置 | |
| JP3622769B2 (ja) | ディスク状記録媒体及び記録再生装置 | |
| JP3622768B2 (ja) | ディスク状記録媒体及び記録再生装置 | |
| JP3622761B2 (ja) | ディスク状記録媒体及び記録再生装置 | |
| WO1988007742A1 (en) | Optical recording/reproducing apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20050711 |