JPH0344869A - 時間軸制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、記録ディスクに記録されている映像情報等の
情報を再生するディスク演奏装置における時間軸制御装
置に関する。

背景技術 いわゆる高品位（ｌｔｉｇｈ　Ｄｅ［’１ｎｉｔｌｏｎ
　）ビデオ信号のサンプリングを行ない、得られたサン
プルデータに対して一定の手順に従って間引きや並べ換
え等のデータ処理を行ない、その後肢処理信号をＤ／Ａ
変換によってアナログ信号に戻すようにして得られるビ
デオ信号（以下、サンプル化ビデオ信号と称する）をベ
ースバンド信号として伝送或いは記録再生する方式が提
案されている。

かかるサンプル化ビデオ信号を使用した例としては、高
品位ビデオ信号を帯域幅が約８ＭＨｚになるまで帯域圧
縮して放送衛星による伝送を可能にするＭＵ　Ｓ　Ｅ　
（ＭｕｌｔｌｐＩｅ　５ｕｂ−Ｎｙｑｕｌｓｔ　Ｓａｌ
ＤＩ）ｆｉｎｇ　Ｅｎｃｏｄｉｎｇ）方式がある。

このＭＵＳＥ方式によれば、高品位ビデオ信号を光学式
ビデオディスク等の記録媒体に記録することも容易にな
る。

第１２図にＭＵＳＥ信号の波形例を示す。ＭＵＳＥ信号
には水平同期信号（以下、ＨＤ信号と称す）が画像信号
と同一極性で付加されており、画像信号のｐ−ｐ値の約
１／２の振幅を有する。また、ｆ＋１番目のラインのＨ
Ｄ信号波形は、１番目のラインのＨＤ信号波形を反転し
たものである。

第１３図にＨＤ信号の波形を示す。ＭＵＳＥ信号は、１
水平走査期間が４８０のサンプル値からなり、第１７図
にサンプル番号として示されている数字は、１水平走査
期間の最初のサンプルから何番目のサンプルであるかを
表わしている。ここで、サンプル番号６の振幅値は、Ｈ
Ｄポイントと称される位相基準点であり、ＭＵＳＥ信号
をデコードするデコーダにおいてＭＵＳＥ信号のりサン
プリングのために生成されるクロックの位相制御に使用
される。

また、第１３図にレベルとして示されている数字は、Ｍ
ＵＳＥ信号を２５６レベルに量子化した場合の各サンプ
ルのレベルを表わしている。上記ＨＤポイントのレベル
は１２８レベルであり画像信号振幅の中央値である。

また、ＭＵＳＥ信号にはＨＤ信号と共に第１４図（Ａ）
及び同図（Ｂ）に示す如きフレームパルスが１番目及び
２番目のラインにそれぞれ挿入されている。このフレー
ムパルスによりＨＤ信号波形の反転がリセットされてい
る。

また、ＭＵＳＥ信号をディスクに記録する場合は、ＮＴ
ＳＣ方式のビデオ信号を記録する場合と同様にアドレス
情報等を含むディスクコードと称される制御シードが所
定のラインに対応する部分に挿入される。

一方、ビデオディスクプレーヤ等のディスク演奏装置は
、ディスクを回転駆動するスピンドルモータの駆動制御
によってディスクと信号読取手段としてのピックアップ
との相対速度を制御することにより時間軸の粗調整を行
ない、ピックアップによってディスクから得られた読取
信号をＣＣＤ。

メモリ等を使用して読取信号中の同期信号と別途生成し
た基準信号との位相差に応じた時間だけ遅延することに
よりディスクの偏心等による時間軸変動を除去する時間
軸の微調整を行なうように構成されている。

ところが、上記の如＜ＭＵＳＥ信号の同期信号は正極同
期であり、同期信号の振幅が画像信号のレベル内に存在
する。この結果、ＭＵＳＥ信号＋信号中ては従来のＮＴ
ＳＣ信号の場合のように振幅分離等の方法で同期信号を
検出することは困難であり、正常な時間軸で信号が再生
されてないと同期分離は難しい。

このため、正常な再生がなされてない場合、例えばビデ
オディスクプレーヤにおける再生の際のスピンドルモー
タの立ち上がりやバースト的な大きなドロップアウトに
よって回転速度の乱れが生じたとき或いはスキャン、サ
ーチ等のトリックプレイの後通常再生に戻るときのよう
にディスクの回転が正常でない状態での時間軸制御には
、ＭＵＳＥ信号の同期信号を使用できないことになる。

そこで、ＭＵＳＥ信号をビデオディスクに記録する際に
映像ＦＭ変調信号にこの映像ＦＭ変調信号の下側波帯よ
り低い帯域に正弦波のパイロット信号を周波数多重し、
再生時にこのパイロット信号を分離して時間軸誤差の検
出を行なうようにすることが提案されている。ところが
、かかる方式においてはディスク記録時のパイロット信
号の多重及びディスク再生時の分離、抽出といった過程
及びその回路が必要であり、また再生画像へのパイロッ
ト信号の影響を完全に除去することが困難であるという
欠点がある。

そこで、ディスクの回転速度を検出する速度検山手段と
、ディスク半径方向にお１するピックアップの相対位置
を検出する位置検出手段とを設け、同期信号の検出が行
なえないときはこれら速度検出手段及び位置検出手段の
出力に応じて回転速度を制御するという方法が考えられ
た。ところが、位置検出手段としてピックアップを担持
するスライダの相対位置に応じた電圧を発生するように
接続した回転ボリューム式のポテンショメータを使用す
ると、部品相互間のバラツキや温度特性の影響によって
正確な回転制御が行なえず、また部品相互間のバラツキ
を抑えたり、温度変動の少ない部品を使用すると製造コ
ストが高くなるという問題点があった。また、速度検出
手段として簡単な構成の回路を使用すると、直線性は確
保できるが、回路間の特性のバラツキによって正確な回
転制御か行なえないという問題点もあった。

発明の概要 ［発明の目的］ 本発明は、上記した点に鑑みてなされたものであって、
パイロット信号を用いずに時間軸制御を良好に行なうこ
とができ、かつ製造コストを安価にすることができる時
間軸制御装置を提供することを目的とする。

〔発明の構成］ 本発明による時間軸制御装置においては、読取信号中の
同期信号に基づいて記録ディスクの回転速度の制御によ
る時間軸制御をなす第１サーボループと、記録ディスク
に対するピックアップの情報読取点の相対速度に応じた
大きさを有する速度信号を発生する速度検出手段と、記
録ディスクの半径方向における前記ピッ２アツプの情報
読取点の相対位置に応じた大きさを有する位置信号を発
生する位置検出手段と、速度信号と位置信号とを乗算す
る乗算手段と、保持指令に応じて乗算手段の出力を保持
する保持手段と、保持手段の出力と乗算手段の出力間の
差に応じたエラー信号によって記録ディスクの回転速度
の制御による時間軸制御をなす第２サーボループとを設
け、第１サーボループをオープンにするサーボオープン
指令に応答して保持指令を発するようにしている。

［発明の作用］ かかる構成の時間軸制御装置によれば、同期信号による
制御をなす第１サーボループのオープン直前にこの第１
サーボループによって回転速度が制御されているときの
速度信号と位置信号との乗算出力が保持され、この保持
された乗算出力と第１サーボループオープン時に得られ
る乗算出力とが一致するように回転速度の制御がなされ
るので、第１サーボループオープン時に同期信号による
回転速度制御と同様に正確な制御がなされるのである。

実施例 以下、本発明の実施例につき第１図乃至第１１図を参照
して詳細に説明する。

第１図において、ディスク１はスピンドルモータ２によ
って回転駆動される。ディスク１には第２図に示す如き
ディスクコードが第５６４ラインのサンプル番号１９か
ら４７４まての部分に挿入されたＭＵＳＥ信号が記録さ
′れている。

ディスクコードは、バイフェーズ変調方式によって変調
されており、８ビツトの同期パターンコード、４ビツト
のエリヤ識別コード、８ビツトのチャプタナンバーコー
ド、２４ビツトのフレームナンバーコード、２０ビツト
のディスクステータスコード及び１２ビツトのユーザコ
ードからなっている。これら各コードは、ＢＣＤコード
からなっており、エリヤ識別コードは、リードイン、プ
ログラム、リードアウトのうちのいずれのエリヤである
かを識別するコードである。チャプタナンバーコード、
フレームナンバーコードは、それぞれチャプタナンバー
及びフレームナンバーを表わすコードである。また、デ
ィスクステータスコードは、記録モード（ＣＬＶ、ＣＡ
Ｖ）　、ディスク寸法等を表わすコードである。

このディスクコードの伝送レートは、６クロツク／ビツ
ト（−２，７Ｍｂｐｓ）である。この伝送レートの値は
、起動時やスキャン時のディスクコードの読み取り余裕
と記録情報量とを考慮して決定されている。すなわち、
読み取り余裕のみを考慮して伝送レートを低くすること
は可能であるが、そうすると情報量が低下する。また、
この伝送レートの値は、ＭＵＳＥ信号のコントロールコ
ード（２クロツク／ボー）、ＦＰパルスと異なる値にな
っており、通常再生時の検出精度の向上を図ることがで
きる。

スピンドルモータ２にはこのスピンドルモータ２の回転
数に応じた周波数のＦＧパルスを発生する周波数発電機
３が内蔵されている。この周波数発電機３から出力され
たＦＧパルスは、Ｆ／Ｖ変換回路４に供給される。Ｆ／
Ｖ変換回路４は、例えば連続して発生した２つのＦＧパ
ルス間の時間間隔をカウンタによって順次測定し、ＦＧ
パルスが発生する毎にこのカウンタの出力データをＤ／
Ａ変換してＦＧパルスの周波数に応じたレベルを有する
Ｆ／Ｖ変換電圧ＶＦとしてタイミング信号と共に出力す
る構成となっている。このＦ／Ｖ変換回路４から出力さ
れたＦ／Ｖ変換電圧ｖＦ及びタイミング信号は、それぞ
れ乗算回路６及びサンプルパルス発生回路１４に供給さ
れる。

乗算回路６には、更にピックアップ７を担持するスライ
ダ（図示せず）のディスク１に対する半径方向における
相対位置（以下、半径位置と称す）に応じた電圧を生成
するように接続されたポテンショメータ（図示せず）の
出力電圧Ｖｐが供給されている。乗算回路６は、例えば
Ｆ／Ｖ変換電圧ＶＦ及び電圧Ｖｐをそれぞれ増幅する２
つの対数アンプと、これら２つの対数アンプの出力を加
算する加算回路と、この加算回路の出力を増幅する逆対
数アンプとからなっている。また、サンプルパルス発生
回路１４にはシステムコンドローラド０から保持指令と
してのＦＣサンプル禁止信号Ｓ口が供給される。サンプ
ルパルス発生回路１４は、ＦＧサンプル禁禁止信号日日
出力されてないときのみＦ／Ｖ変換回路４からのタイミ
ング信号に応答してサンプルパルスを発生する構成とな
っている。

乗算回路６の出力は、サンプルホールド回路２２及び加
減算回路５に供給される。サンプルホールド回路２２は
、サンプルパルス発生回路１４から出力されるサンプル
パルスによって乗算回路６の出力を保持する構成となっ
ている。このサンプルホールド回路２２の出力は、切換
スイッチ２７の一人力となっている。切換スイッチ２７
には初期基準電圧Ｖｏが他入力として供給されている。

切換スイッチ２７は、システムコントローラ１０から出
力される制御信号Ｓ（、に応じてサンプルホルト回路２
２の出力及び初期基＄電圧Ｖｏのうちの一方を選択的に
出力する構成となっている。

この切換スイッチ２７の出力は、加減算回路５に供給さ
れる。

加減算回路５においては、切換スイッチ２７の出力から
乗算回路６の出力が差し引かれ、エラー信号が生成され
る。この加減算回路５の出力は、ループフィルタ、ルー
プゲイン調整アンプ等からなる制御信号生成回路８を介
して切換スイッチ９の一人力になっている。

切換スイッチ９は、システムコントローラ１０から出力
される制御信号ＳＡに応じて制御信号生成回路８、切換
スイッチ１１及び加速信号生成回路１２の出力のうちの
１つを選択的に出力する構成となっている。また、加速
信号生成回路１２は、システムコントローラ１０から供
給されるオン指令信号ｉに応答してスピンドルモータ２
を加速スるための所定レベルの駆動信号を発生する構成
となっている。切換スイッチ９の出力は、ドライブアン
プ１３を介してスピンドルモータ２に駆動信号として供
給され、ディスク１の回転速度が制御される。起動時等
において、切換スイッチ９から制御信号生成回路８の出
力が選択的に出力されると、周波数発電機３、Ｆ／Ｖ変
換回路４、加減算回路５、制御信号生成回路８、切換ス
イッチ９、ドライブアンプ１３及びスピンドルモータ２
で形成されるサーボループ（以下、ＦＣサーボループと
称す）がオンになってディスク１の回転速度がピックア
ップ７の半径位置における規定速度に収束するようにス
ピンドルモータ２の駆動制御がなされる。

一方、ピックアップ７のＲＦ（高周波）信号出力は、Ｒ
Ｆアンプ１５によって増幅されたのち、ＦＭ復調器等か
らなる復調回路１６に供給されてＭＵＳＥ信号が復調さ
れる。尚、ピックアップ７の情報読取点をトラックに追
従させるトラッキングサーボループ、ピックアップ７を
担持するスライダを半径方向に駆動してピックアップの
読み取り位置を制御するスライダモータ、モータ駆動回
路等が設けられているが、本図では省略されている。

復調回路１６から出力されたＭＵＳＥ信号は、ＬＰＦ　
（ローパスフィルタ）１７を介してクランプ回路１８及
びディスクコード読取回路２０に供給される。クランプ
回路１８には、スイッチ１９を介して同期検出回路３０
からクランプパルスが供給される。スイッチ１つは、シ
ステムコントローラ１０から出力される制御信号ｓＢに
応じてオンになる構成となっている。また、クランプ回
路１８は、供給されたクランプパルスによってＭＵＳＥ
信号の所定部を例えば１２ｇ／２５６レベルにクランプ
して直流成分を再生する。このクランプ回路１８によっ
て直流再生されたＭＵＳＥ信号は、Ａ／Ｄ　（アナログ
・ディジタル）変換回路２１に供給される。また、ディ
スクコード読取回路２０は、後述する如＜ＭＵＳＥ信号
の第５６４ラインに対応する部分に挿入された制御用の
ディスクコードを検出してディスクコード検出パルスｐ
２を発生する一方ディスクコードを読み取ってディスク
コードの内容を表わすデータＤＣを出力するように構成
されている。

Ａ／Ｄ変換回路２１には更にＰＬＬ回路２３の出力パル
スＣが供給されている。Ａ／Ｄ変換回路２１においては
ＰＬＬ回路２３の出力パルスＣによってＭＵＳＥ信号の
ザンブリングがなされ、得られたサンプル値が順次ディ
ジタルデータに変換される。このＡ／Ｄ変換回路２１か
ら出力されるサンプルデータは、メモリ２つ及び同期検
出回路３０に供給される。同期検出回路３０にはＰＬＬ
回路２３の出力パルスＣが供給されている。同期検出回
路３０は、後述する如くフレームパルス点を検出してＦ
Ｐ検出パルスｐ１を出ノｊする一方、同期信号の位相基
準点である１２８レベルのＨＤポイントとパルスＣ間の
位相差に応じたＨＤ位相誤差信号ｅ１を出力すると共に
、ＨＤ信号波形によってＨＤ信号を検出してＨＤポイン
トには必ずしも同期しないＨＤ検検出信号量２出力し、
かつクランプパルスｆの生成を行なう構成となっている
。

一方、ディスクコード読取回路２０から出力されたディ
スクコード検出パルスｐ２及び同期検出回路３０から出
力されたＦＰ検出パルスｐ１は、周波数弁別回路２５に
供給される。周波数弁別回路２５は、例えば分周回路３
２から出力されるカウントクロックパルスｋによって２
つの検出パルス９１〜９２間又は９２〜９１間の期間に
おいてカウントを行なって得たデータをＤ／Ａ変換して
周波数弁別信号として出力すると共にこのＤ／Ａ変換人
力の上位３ビット程度の値が安定したときサーボロック
検出信号ｇを発生する構成となっている。この周波数弁
別回路２５から出力された周波数弁別信号は、ループア
ンプ２６を介して切換スイッチ１１の一人力となってい
る。また、サーボロック検出信号りは、システムコント
ローラ１０に供給される。

同期検出回路３０から出力されたＨＤＩ出信号ｅ２は、
システムコントローラ１０、位相比較回路３１、周波数
弁別回路３３及びリセット回路４０に供給される。位相
比較回路３１は、ＨＤ検検出信号量２分周回路３２から
出力される基準ＨＤ信号との位相比較を行なって両信号
間の位相差に応℃た位相差信号ｍを生成すると共にこの
位相差信号ｍのレベルが所定値以下になったときＨＤサ
ーボロック検出信号ｎを発生する構成となっている。周
波数弁別回路３３は分周回路３２から出力されるカウン
トクロックパルスｋによってＨＤｔＡ出信号ｅ２の周波
数カウントを行なって得られたデータをＤ／Ａ変換して
周波数弁別信号ｑとして出力する構成となっている。分
周回路３２は、基準クロック発生回路２４から出力され
る基準クロックａを４分周してカウントクロックパルス
ｋを生成すると同時に基準クロックａを４８０分周して
基準ＨＤ信号を生成する構成となっている。

また、リセット回路４０は、システムコントロ−ラ１０
から出力される制御信号ＳＦによってＨＤ検検出信号量
２発生時点と同一のタイミングでリセット信号を分周回
路３２に供給する構成となっている。このリセット回路
４０からリセット信号が出力されると、分周回路３２に
おいては、例えば基準クロックａを４８０分周するため
の４８０進カウンタがリセットされ、リセット信号の発
生時から新たに４８０進カウンタのカウント動作が開始
され、基準ＨＤ信号の位相がリセットされる。従って、
リセット回路４０からリセット信号が出力された後の最
初のＨＤ検検出信号量２発生時においては、基準ＨＤ信
号とＨＤＤ出信号ｅ２間の位相誤差は、最大でもディス
ク偏心分にほぼ等しくなる。従って、リセット回路４０
によってＨＤ検検出信号量２基準ＨＤＤ号間の位相差に
応じた位相差信号ｍをエラー信号とするサーボループの
ロックを早めることができることとなる。

位相比較回路３１から出力された位相差信号ｍ及び周波
数弁別回路３３から出力された周波数弁別信号ｑは、ル
ープフィルタ３つに供給される。

ループフィルタ３９は、後述する如く位相差信号ｍ及び
周波数弁別信号ｑの位相補償をなす例えばアナログアク
ティブフィルタからなっており、このアナログアクティ
ブフィルタはシステムコントローラから出力される制御
信号ＳＥによってその出力の制御中心値を生ずる状態を
取るように構成されている。このループフィルタ３つの
出力は、切換スイッチ１１の低入力となっている。

切換スイッチ１１は、システムコントローラ１０から出
力される制御信号ＳＤによってループアンプ２６の出力
及びループフィルタ３つの出力のうちの一方を選択的に
出力する構成となっている。

切換スイッチ９から切換スイッチ１１の出力が選択的に
出力され、かつ切換スイッチ１１からループアンプ２６
の出力が選択的に出力されるとき、ピックアップ７、Ｒ
Ｆアンプ１５、復調回路１６、ＬＰＦ１７、ディスクコ
ード読取回路２０．周波数弁別回路２５、ループアンプ
２６、切換スイッチ１１．９、ドライブアンプ１３及び
スピンドルモータ２からなるサーボループ（以下、ＦＰ
／ＤＣサーボループと称す）が閉成されてスピンドルモ
ータ２の回転速度がＦＰ検出パルスｐ１及びディスクコ
ード検出パルスｐ２の周波数に応じて制御され、これら
検出パルスｐ１．ｐ２による時間軸の粗調整がなされる
。

また、切換スイッチ９から切換スイッチ１１の出力が選
択的に出力され、かつ切換スイッチ１１からループフィ
ルタ３９の出力が選択的に出力されるときピックアップ
７、ＲＦアンプ１５、復調回路１６、ＬＰＦ１７、クラ
ンプ回路１８、Ａ／Ｄ変換回路２１、同期検出回路３０
、位相比較回路３１、周波数弁別回路３３、ループフィ
ルタ３９、切換スイッチ１１．９、ドライブアンプ１３
及びスピンドルモータ２からなるサーボループ（以下、
ＨＤサーボループと称す）が閉成され、スピンドルモー
タ２の回転速度がＨＤ検検出信号量２周波数及びＨＤ検
検出信号量２基準ＨＤＤ号間の位相差に応じて制御され
、ＨＤ信号による時間軸の粗調整がなされる。尚、この
ＨＤサーボループに周波数系を加えているのは、ループ
のダンピングをとるためであり、位相系のみで構成する
ことも可能である。

同期検出回路３０から出力されるＨＤ位相誤差信号ｅ１
は、ＰＬＬ回路２３における切換スイッチ３４の一人力
になっている。切換スイッチ３４には位相比較回路３５
から出力される位相誤差信号が低入力として供給されて
いる。位相比較回路３５には分周回路３２から出力され
た基準ＨＤ信号と分周回路３６によって４８０分周され
たＶＣ０３７の出力とが供給されており、これら両信号
間の位相差に応じた位相差信号が生成される。切換スイ
ッチ３４は、システムコントローラ１０から出力される
制御信号ＳＣに応じてＨＤ位相誤差信号ｅ１及び位相比
較回路３５からの位相誤差信号のうちの一方を選択的に
出力する構成となっている。この切換スイッチ３４の出
力は、ループフィルタ、ループゲイン調整アンプ等から
なる制御信号生成回路３８を介してＶＣＯ３７に制御入
力として供給され、ＰＬＬループが形成される。そして
、ＶＣＯ３７からＨＤ位相誤差信号ｅ１又は基準ＨＤ信
号との位相誤差信号によって発振制御された１６．２Ｍ
Ｈｚを中心周波数とする可変タイミング信号が出力され
る。このＶＣＯ３７の出力がＰＬＬ回路２３の出力Ｃと
してＡ／Ｄ変換回路２１、メモリ２９及び同期検出回路
３０に供給される。

メモリ２９は、例えばＦＩＦＯ（先入れ先出し）メモリ
からなり、Ａ／Ｄ変換回路２１から出力されたサンプル
データをＰＬＬ回路２３の出力パルスＣに同期して順次
書き込むと共に基準クロック発生回路２４から出力され
る基準クロックａに同期して順次読み出す。

ここで、システムコントローラ１０からの制御信号Ｓ（
によって切換スイッチ３４からＨＤ位相誤差信号ｅ１が
選択的に出力されると、ＰＬＬ回路２３からＨＤ検出信
号ｅ１に位相同期した１６゜２ＭＨｚを中心周波数とす
る可変タイミング信号が出力される。従って、この可変
タイミング信号は、ＭＵＳＥ信号と同一の時間軸変動を
有し、この可変タイミング信号によってサンプルデータ
がメモリ２９に書き込まれ、書き込まれたデータが時間
軸変動のない基準クロックａによって読み出され、時間
軸の微調整がなされる。この時間軸の微調整によりディ
スクの偏心等に起因するジッタが除去される。このメモ
リ２つから読み出された一連のサンプルデータは、デコ
ーダ（図示せず）等に供給される。

システムコントローラ１０は、例えばプロセッサ、ＲＯ
Ｍ、ＲＡＭ、時間管理用のタイマ等からなるマイクロコ
ンピュータで形成されている。このシステムコントロー
ラ１０には、ポテンショメータの出力電圧ｖＰ、同期検
出回路３０において生成されるＨＤ検出ＯＫ信号ｄ及び
ＨＤ検出信号ｅ２、ＦＰ検出パルスｐ１、ディスクコー
ド検出パルスｐ２、ディスクコード読取回路２０の出力
データＤａ、ＦＰ／ＤＣサーボロツタ検出信号ρ、ＨＤ
ササ−ロック検出信号ｎ１操作部（図示せず）のキー操
作に応じた指令等が人力される。システムコントローラ
１０において、プロセッサはＲＯＭに予め格納されてい
るプログラムに従って入力された信号を処理し、制御信
号Ｓ　Ａ　−Ｓ　Ｆ等によって各部を制御する。

ここで、上記実施例におけるディスクコード読取回路２
０の具体的な構成を第３図に示す。第３図に示す如く、
ＬＰＦ１７の出力は、カップリングコンデンサＣＯを介
してコンパレータ２０１の正側入力端子に供給される。

このコンパレータ２０１の正側入力端子は、バイアス抵
抗ＲＯを介して接地されている。また、コンパレータ２
０１の負側入力端子は、接地されている。

コンパレータ２０１の出力は、Ｄ形フリップフロップ等
からなるラッチ回路２０２に供給されている。ラッチ回
路２０２のクロック入力端子には基準クロックａが供給
されている。ラッチ回路２０２には基準クロックａによ
ってコンパレータ２０１の出力が次の基準クロックａの
発生時まで記憶保持される。このラッチ回路２０２の出
力は、ヘッダ検出回路２０３に供給される。

ヘッダ検出回路２０３は、例えばディジタルコンパレー
タによってディスクコードのヘッダ部すなわち同期パタ
ーンコードを形成している８ビツトのパターンと同一パ
ターンを有する基準コードと人力コードのパターンとを
比較してディスクコードのヘッダ部を検出し、検出信号
を出力する構成となっている。このヘッダ検出回路２０
３から出力された検出信号は、ディスクコードデコーダ
２０４に供給される。ディスクコードデコーダ２０４は
、ヘッダ検出信号に応答、してラッチ回路２０２の出力
を順次メモリに書き込み、バイフェーズ変調された所定
数ビットのデータが人力されたか否かの判定を行ない、
所定数ビットのデータが入力されたと判定されたときデ
ィスクコード検出パルスｐ２及びディスクコードの内容
を表わすデータＤＣを出力するように構成されている。

以上の如きディスクコード読取回路２０の作用について
は、特願平１−３１６４６号に詳述されているので、こ
こでは省略する。

このディスクコード読取回路２０から出力されたディス
クコード検出パルスｐ２及び同期検出回路３０から出力
されたＦＰ検出パルスｐ１が供給される周波数弁別回路
２５の具体的な構成を第４図に示す。第４図に示す如く
、ＦＰ検出パルスｐ１は、制御回路２５１に直接供給さ
れ、ディスクコード検出パルスｐ２は、遅延回路２５２
を介して制御回路２５１に供給される。遅延回路２５２
は、検出パルスｐ２を所定時間だけ遅延して検出パルス
ｐ＋＋＋）２間のタイミングを調整している。

制御回路２５１において、検出パルスｐ１及び遅延回路
２５２によって遅延された検出パルスｐ２は、それぞれ
Ｄ形フリップフロップ２５３，２５４の０人力になって
いる。Ｄ形フリップフロップ２５３，２５４のクロック
入力端子にはカウントクロックｋが供給されている。従
って、検出パルスｐ１及び遅延回路２５２によって遅延
された検出パルスｐ２が制御回路２５２に供給される毎
にカウントクロックにの立ち上りエツジから次の立ち上
りエツジまでの期間存在するパルスｐ１ｐ２′が出力さ
れる。これらパルスｐ１．ｐ２′は、ＯＲ（論理和）ゲ
ート２５５を介してラッチパルス発生回路２５６及びロ
ードパルス発生回路２５７に供給される。また、それと
共にパルスｐ１′は、Ｒ−Ｓフリップフロップ２５８の
セット入力端子に供給され、ｐ２′は、Ｒ−Ｓフリップ
フロップ２５８のリセット入力端子に供給される。

ラッチパルス発生回路２５６は、例えば入力パルスを所
定時間だけ遅延する遅延回路とこの遅延回路の出力によ
ってトリガされる単安定マルチバイブレータとからなり
、パルスｐ１′又はｐ２の発生時から１／２クロック期
間より小なる時間Ｔ１後に時間Ｔ２　　［但し、（Ｔｌ
　＋Ｔ２　）＜１クロック期間］に亘って存在するラッ
チパルスｐＡを出力する構成となっている。また、ロー
ドパルス発生回路２５７は、ラッチパルス発生回路２５
６と同様に形成されており、パルスｐ１′又はｐ２′の
発生時から時間Ｔ３　［但し、Ｔ３　＞　（Ｔ１＋Ｔ２
）コ後に時間Ｔａ　　［但し、（ＴＩ　＋Ｔ２＋Ｔ３　
＋Ｔ４　）＞１クロック期間コに亘って存在するロード
パルスｐｓを出力する構成となっている。

また、Ｒ−Ｓフリップフロップ２５８のＱ出力は、ロー
ドデータ切換制御信号ｐｃとしてロードデータ発生回路
２５９に供給されている。

ロードデータ発生回路２５９は、ロードデータ切換制御
信号ｐｃが高レベルのときは例えば“１２０゛に対応す
るデータを発生し、ロードデータ切換制御信号ｐｃが低
レベルのときは“０”に対応するデータを発生する構成
となっている。このロードデータ発生回路２５９の出力
データは、カウンタ２６０に供給されている。カウンタ
２６０は、ロードパルスｐＢの存在期間中のカウントク
ロックにの立ち上りエツジによってロードデータ発生回
路２５９の出力データを計数データとしてプリセットし
、カウントクロックｋによってカウントアツプする構成
となっている。このカウンタ２６０の出力データは、ラ
ッチ回路２６１に供給される。ラッチ回路２６１のクロ
ック入力端子にはラッチパルスＩ）Ａが供給されており
、このラッチパルスｐＡによってカウンタ２６０の出力
データがラッチ回路２６１に保持される。

ラッチ回路２６１の保持データは、Ｄ／Ａ変換回路２６
２によってアナログ信号に変換され、周波数弁別信号と
して出力される。

以上の構成において、検出パルスｐ１及び遅延回路２５
２によって遅延された検出パルスｐ２が制御回路２５１
に供給されると、これらパルスが第５図（Ａ）に示す如
きカウントクロックｋによってそれぞれＤ形フリップフ
ロップ２５３及び２５４に保持され、Ｄ形フリップフロ
ップ２５３及び２５４からそれぞれ同図（Ｂ）及び同図
（Ｃ）に示す如くカウントクロックにの立ち上りエツジ
から次の立ち上りエツジまでの期間存在するパルスｐｌ
’、ｐ２’が出力される。そうすると、同図（Ｄ）に示
す如くパルスｐ１′又はｐ２′の発生時から時間Ｔｌ後
に時間Ｔ２に亘ってラッチパルスＩ）Ａが出力される。

また、それと共に同図（Ｅ）に示す如くパルスｐＩ′又
はｐ２′の発生時から時間Ｔ３後に時間Ｔ４に亘ってロ
ードパルスｐｓが出力される。

ロードパルスｐｓの存在期間中のカウントクロックにの
立ち上りエツジによってカウンタ２６０にロードデータ
発生回路２５９の出力データがプリセットされる。従っ
て、ロードパルスｐ８の発生直前のカウンタ２６０の計
数値は、検出パルスｐ１の発生時からｐｌの発生時まで
のカウントクロックにの発生数Ｎ１、又は検出パルスｐ
２の発生時からｐｌの発生時までのカウントクロックに
の発生数Ｎ２に応じた値となる。

ここで、フレームパルスは、１番目及び２番目のライン
に挿入され、ディスクコードは、５６４番目のラインに
挿入されている。従って、検出パルスｐ１は、３番目の
ラインの最初のクロックに同期して出力され、検出パル
スは５６５番目のラインの最初のクロックに同期して出
力されるようにすることができる。そうすると、ディス
ク１の回転数が規定の値になったときの検出パルスｐ１
の発生時からｐｌの発生時までのカウントクロックにの
発生数Ｎ１は、（５８１＋１）　Ｘ　１２０−６７４４
０となり、検出パルスｐ２の発生時からｐｌの発生時ま
でのカウントクロックにの発生数Ｎ２は、（５６１＋２
）　Ｘ　１２０−８７５６０となり、発生数Ｎ、、Ｎ２
は、互いに１２０だけ異なる値となる。

しかしながら、第５図（Ｆ）に示す如く検出パルスｐ１
の発生時にはＲ−Ｓフリップフロップ２５８がセットさ
れてロードデータ切換指令信号ｐｃは高レベルとなり、
検出パルスｐ２の発生時にはＲ−Ｓフリップフロップ２
５８がリセットされてロードデータ切換指令信号ｐｃは
低レベルとなる。このため、検出パルスｐ１の発生時に
はロードデータ発生回路２５９から“１２０″に対応す
るデータが出力されてカウンタ２６０にプリセットされ
、検出パルスｐ２の発生時にはロードデータ発生回路２
５９から“０”に対応するデータが出力されてカウンタ
２６０にプリセットされる。

この結果、ロードパルス９日の発生直前のカウンタ２６
０の計数値の中心値は一定となり、ロードパルスｐｅに
よってラッチ回路２６１に保持されたデータはそのまま
検出パルスｐＩ＋　　ｐｌの周波数に応じたデータとし
て使用することができることとなる。従って、このラッ
チ回路２６１の出力データをアナログ信号に変換するＤ
／Ａ変換回路２６２の出力は周波数弁別信号として使用
することができ、容易に周波数弁別がなされることとな
る。

以上の如く、２つの検出パルスＩ）Ｉｌｌ）２を用いて
周波数弁別を行なっているので、単一の検出パルスのみ
を用いる場合に比してエラー信号のサンプリング周波数
が３０Ｈｚから２倍の６０Ｈｚ相当にすることができ、
サーボループの帯域を広げやすく、連応性の向上を図る
ことができる。また、周波数の計測のためのサンプル・
ホールドに要する無駄時間が半分になるため、サーボル
ープの安定性を確保しやすいのである。

特に、ＣＬＶディスクの引き込み時などＦＧサーボ系か
らの切換時に最初のフレームパルス又はディスクコード
を待つ最大無駄時間が１／６０秒以下となり、フレーム
パルス又はディスクコードを単独で用いた場合の最大無
駄時間である１／３０秒の半分となり、特殊再生等の場
合に有効である。

尚、検出パルスｐ１の発生時からｐｌの発生時までのカ
ウントクロックにの発生数Ｎ１をカウントする際、カウ
ント値として１２０がプリセットされるので、１２０ク
ロック期間に対応する周波数未満の周波数の弁別は行な
えないこととなるが、後述する如＜ＦＧサーボループに
よってスピンドルモータ２の回転速度が規定値に近い値
になったのちに周波数弁別回路２５を含むＦＰ／ＤＣサ
ーボループがオンになるので、問題はない。

また、上記実施例においては、検出パルスｐ１の発生時
からｐｌの発生時までの期間においては１２０をプリセ
ットしたのちカウントを行なうようにしていたが、１２
０進カウンタを別途設け、検出パルスｐ２の発生時から
ｐｌの発生時までの期間においては、この１２０進カウ
ンタによるカウントの完了後にカウンタ２６０によるカ
ウントを行なうようにしてもよい。

次に、上記実施例における同期検出回路３０の具体的な
構成を第６図に示す。第６図に示す如く、Ａ／Ｄ変換回
路２１の出力データはＦＰ検出回路３０１、ＨＤパター
ン検出回路３０２、遅延回路３０３に供給される。また
、ＰＬＬ回路２３の出力パルスＣは、ＦＰ検出回路３０
１、ＨＤ検出窓発生回路３０４、ＨＤパターン検出回路
３０２、遅延回路３０３、ＨＤ位相検出回路３０５及び
クランプパルス発生回路３０６に供給される。

ＦＰ検出回路３０１は、ＭＵＳＥ信号中のフレームパル
スをパターン認識によって検出してＦＰ検出パルスｐ１
を出力する。このＦＰ検出回路３０１としては、例えば
Ａ／Ｄ変換回路２１の出力データとこのＡ／Ｄ変換回路
２１の出力データを２クロック期間だけ遅延して得たデ
ータとの差の絶対値が所定値以上になったときエツジが
あったと判定するエツジ検出をなし、このエツジ検出に
よってパターン認識を行ない、ＦＰ検出パルスｐ１を出
力する構成とすることができる。かかる構成のＦＰ検出
回路３０１からのＦＰ検出パルスｐ１は、ＨＤ検出窓発
生回路３０４及びクランプパルス発生回路３０６に供給
される。ＨＤ検出窓発生回路３０４には、更にディスク
コード検出パルスｐ２が供給される。ＨＤ検出窓発生回
路３０４は、ＦＰ検出パルスｐ１又はディスクコード検
出パルスｐ２によってフレームパルス点ｐ又はディスク
コードの挿入されているラインの直後のＨＤ信号を検出
するための２４クロック期間に亘って存在する検出窓信
号りを発生し、こののちＨＤパターン検出回路３０２か
ら出力されるＨＤ検出信号ｅ２の立ち上がり点を基準に
して４６５クロック期間後の時点から４８９クロック期
間後の時点までの２４クロック期間に亘って存在する信
号を検出窓信号りとして出力するという動作をＦＰ検出
パルスｐ１及びディスクコード検出パルスｐ２が発生す
る毎に繰り返して行なう。

検出窓信号りは、ＨＤパターン検出回路３０２に供給さ
れる。ＨＤパターン検出回路３０２は、検出窓信号りが
存在するときのみ第７図（Ａ）に示す如きＨＤ信号の存
在をパターンによって認識し、同図（Ｂ）に示す如きク
ロックパルスＣに同期して同図（Ｃ）に示す如＜ＨＤ検
出信号ｅ２を生成する。このＨＤパターン検出回路３０
２におけるパターン認識は、例えばＨＤポイントの直前
及び直後の３クロック期間程度におけるパターンに対し
て行なわれる。ＨＤポイントは、ジッタがない場合、Ｈ
Ｄ検出信号ｅ２の立ち上がり点から４７７クロツク期間
離れて存在することになるので、ＨＤ検出窓発生回路３
０４から出力されるＨＤ検出窓信号りは次のＨＤポイン
トを中心に２４クロック期間に亘って存在することとな
る。この２４クロック期間幅がＨＤ検出範囲となる。

尚、ＰＬＬ回路２３において、位を目比較回路３５の出
力が選択的に制御信号生成回路３８に供給されていると
きは、パルスＣは、ＨＤ信号の位相基準点に同期せず、
ＨＤ検出信号ｅ２は第８図に示す如く位相基準点から２
〜４パルス分（３パルス中心）の遅延をもったタイミン
グで出力される。

しかし、このようなＨＤ検出信号ｅ２の位相誤差は、ス
ピンドルサーボ系で問題となるものではなく、切換スイ
ッチ３４の切換によって時間軸の微調整が開始されてパ
ルスＣの位相が変化してもスピンドルサーボにはほとん
ど影響がない。これは、スピンドルサーボ系のループ帯
域とジッタ制御ＰＬＬのループ帯域間にはおよそ１００
倍程度の差があることによる。

また、ＭＵＳＥ信号をＡ／Ｄ変換して得られたデータは
、遅延回路３０３によって所定クロック期間だけ遅延さ
れたのちＨＤ位相検出回路３０５に供給される。ＨＤ位
相検出回路３０５は、最初のＨＤ検出信号ｅ２の発生後
の最初のクロックパルスＣに同期して遅延回路３０３の
出力データからＨＤポイントの基準値である１２８レベ
ルを差し引いて得た値に対応するレベルを有するアナロ
グ信号を生成してＨＤ位相誤差信号ｅ１として出力し、
以後４８０クロック期間おきに同様にして得たアナログ
信号をＨＤ位相誤差信号ｅ１として出力する。また、そ
れと共にＨＤ位相検出回路４４は、４８０クロック期間
毎のＨＤ検出信号ｅ１及びｅ２の発生によってＨＤ検出
ＯＫ信号ｄを出力する。このＨＤ位相検出回路３０５か
ら出力されたＨＤ位相誤差信号ｅ１は、ＨＤポイントに
対するクロックパルスＣの位相誤差情報を有している。

このＨＤ位相誤差信号ｅ１をループフィルタ等を介して
ＶＣＯに供給し、このＶＣＯからクロックパルスＣを得
るようにすることによりＨＤポイントに同期したクロッ
クパルスＣが得られ、また、このクロックパルスＣによ
って時間軸の微調整をなすことができる。

尚、ＨＤ検出信号ｅ２の発生時点から３クロック期間前
にＨＤポイントが位置するので、遅延回路３０３は、こ
の遅延調整をなすために設けられたものであり、ラッチ
回路等によって構成される。

また、クランプパルス発生回路３０６は、ＦＰ検出パル
スｐ１及びＨＤ検出ＯＫ信号ｄによってＭＵＳＥ信号の
例えば第５６３ラインに設けられているクランプレベル
期間を検出して当該期間に亘ってクランプパルスｆを出
力する。このクランプパルスｆは、ＭＵＳＥ信号の直流
再生のためになすクランプの際に使用することができる
。

次に、ループフィルタ３９の具体的な構成を第９図に示
す。同図において、位相差信号ｍはスイッチ５１及びＣ
Ｒ回路５２を介してオペアンプ５３の負側入力端子に供
給される。ＣＲ回路５２は、スイッチ５１とオペアンプ
５３の負側入力端子間に直列接続された抵抗Ｒ１及びコ
ンデンサＣ１からなっている。また、周波数弁別信号ｑ
は、スイッチ５４及びＣＲ回路５５を介してオペアンプ
５３の負側入力端子に供給される。ＣＲ回路５５は、ス
イッチ５４とオペアンプ５３の負側入力端子間に直列接
続された抵抗Ｒ２及びコンデンサＣ２と、スイッチ５４
とオペアンプ５３の負側入力端子間に直列接続された抵
抗Ｒ３及びコンデンサＣ３とからなっている。

オペアンプ５３の負側入力端子と出力端子間には抵抗Ｒ
４及びコンデンサＣ４が直列接続されている。これら抵
抗Ｒ４及びコンデンサＣ４の直列接続点には抵抗Ｒ５を
介して所定の電圧Ｖｃが印加されている。また、オペア
ンプ５３の負側入力端子と出力端子間には更にスイッチ
５６が接続されている。また、オペアンプ５３の正側入
力端子には抵抗Ｒ６を介して電圧Ｖｃが印加されている
。

これらＣＲ回路５２．５５、オペアンプ５３、抵抗ＲＪ
　、Ｒｓ　、Ｒｅ　、コンデンサＣ４、スイッチ５６に
よってアクティブフィルタ５７が形成されている。この
アクティブフィルタ５７の出力は、アンプ５８を介して
ループフィルタ３９の出力として切換スイッチ１１の他
人力になる。

スイッチ５１．５４は、システムコントローラ１０から
出力される制御信号ＳＥが例えば高レベルになったとき
オンになる構成となっており、スイッチ５６は、システ
ムコントローラ１０からの制御信号Ｓ巳が例えば低レベ
ルになったときオンになる構成となっている。これらス
イッチ５１．５４がオン、かつスイッチ５６がオフのと
きは、位相差信号ｍ及び周波数弁別信号ｑの位相補償作
用が働くが、スイッチ５Ｌ５４がオフ、かつスイッチ５
６がオンのときは、後述する如く出力のレベルが所定レ
ベルにクランプされ、かつコンデンサＣ４がノンチャー
ジ状態になる（以下、この状態をクランプ状態と称する
）。

以上の構成におけるシステムコントローラ１０のプロセ
ッサの動作を第１０図のフローチャートを参照して説明
する。

メインルーチン等の実行中に操作部のキー操作によりス
タート指令が発せられると、プロセッサは制御信号Ｓ　
Ａ　−Ｓ　（、によって各スイッチの初期設定を行ない
、切換スイッチ９から加速信号生成回路１２の出力が選
択的に出力され、スイッチ１９及びループフィルタ３９
におけるスイッチ５１．５４はオフになり、ループフィ
ルタ３９におけるスイッチ５６はオンになり、切換スイ
ッチ１１からはループアンプ２６の出力が選択的に出力
され、切換スイッチ３４からは基準ＨＤ信号が選択的に
出力され、かつ切換スイッチ２７からは初期基準電圧Ｖ
ｏが選択的に出力されるようにする（ステップＳｌ）。

このステップＳ１によってループフィルタ３つは、クラ
ンプ状態となる。

次いで、プロセッサはピックアップ７を担持しているス
ライダを半径方向に移送するスライダモータの駆動回路
に駆動指令を送出してプレイ動作の開始位置にピックア
ップ７を移動させ（ステップＳ２）、起動信号生成回路
１２にオン指令信号ｉを送出してスピンドルモータ２を
加速させると共に時間管理用のタイマをスタートさせる
（ステップＳ３）。

次いで、プロセッサはディスクコード読取回路２０及び
同期検出回路３０からそれぞれディスクコード検出パル
スｐ２及びＦＰ検出パルスｐ１が出力されているか否か
の判定（ステップＳ４）とタイムオーバーか否かすなわ
ち時間管理用のタイマの出力データが所定値以上になっ
ているか否かの判定（ステップＳ５）とを交互に行なう
ことによって、検出パルスＩ）１．１）２が起動時から
所定時間以内に出力されるか否かの判定をなす。ステッ
プＳ４、Ｓ５によって検出パルスｐ１．ｐ２が所定時間
以内に出力されたと判定されたときは、プロセッサは制
御信号ＳＡによって切換スイッチ９から切換スイッチ１
１を経たループアンプ２６の出力が選択的に出力される
ようにしてＦＰ／ＤＣサーボループをオンにすると共に
時間管理用のタイマを再スタートさせる（ステップＳ６
）。

次いで、プロセッサはＦＰ／ＤＣサーボロック検出信号
り及びＨＤ検出信号ｅ２がＦＰ／ＤＣサーボループオン
後所定時開所定時間以内れるか否かの判定を行なう（ス
テップＳ７、Ｓ８）。ステップＳ７、Ｓ８によってＦＰ
／ＤＣサーボロック検出信号り及びＨＤ検出信号ｅ２が
所定時間以内に出力されたと判定されたときは、プロセ
ッサは制御信号ＳＦをリセット回路４０に供給して分周
回路３２をリセットしくステップＳ９）、次のＨＤ検出
信号ｅ２によりＨＤ位相誤差が位相比較回路３１から出
力される時点を検知して制御信号ＳＯによって切換スイ
ッチ１１からループフィルタ３９の出力が選択的に出力
されるようにしてＨＤサーボループをオンにすると共に
時間管理用のタイマを再スタートさせ、かつ制御信号Ｓ
εによってループフィルタ３９におけるスイッチ５１．
５４をオンにし、５６をオフにしてクランプ状態を解除
する（ステップ５ＩＯ）。こののち、プロセッサはＨＤ
サーボロック検検出信号炉ＨＤサーボループオン後後窓
定時間以内出力されるか否かの判定を行なう（ステップ
Ｓｌｌ、５１２）。ステップＳ１１、Ｓ１２によってＨ
Ｄサーボロック検検出信号炉所定時間以内に出力された
と判定されたときは、プロセッサはステップＳ１に移行
する直前に実行していたルーチンの実行を再開する。

ステップＳ１１、Ｓ１２によってＨＤサーボロック検検
出信号炉所定時間以内に出力されなかったと判定された
ときは、プロセッサは検出パルスｐ１、ｐ２が出力され
ているか否かを判定する（ステップ５１３）。ステップ
Ｓ１２において検出パルスｐＩ、ｐ２が出力されている
と判定されたときは、プロセッサは再びステップＳ６に
移行する。

ステップＳ４、Ｓ５によって検出パルスｐｌ。

ｐ２が所定時間以内に出力されなかったと判定されたと
きは、プロセッサは制御信号ＳＡによって切換スイッチ
９から制御信号生成回路８の出力が選択的に出力される
ようにしてＦＧサーボループをオンにする（ステップ５
１４）。こののち、プロセッサは検出パルスｐ１，１）
２が出力されるか否かの判定を繰り返して行ない（ステ
ップ５１５）、検出パルスり１．ｐ２が出力されたと判
定されたときのみステップＳ６に移行する。

また、ステップＳ７、Ｓ８によってＦＰ／ＤＣサーボロ
ック検出信号ｇ及びＨＤ検出信号ｅ２が所定時間以内に
出力されなかったと判定されたとき、及びステップＳ１
３において検出パルスｐ１゜ｐ２が出力されてないと判
定されたときもプロセッサはステップＳ１４に移行する
。

以上の動作におけるステップＳ３によってスピンドルモ
ータ２の回転動作が起動され、ディスク１の回転速度が
徐々に加速される。ディスク１の回転速度が規定の回転
速度に近付いてディスクコードの伝送レートによって定
まる所定の範囲内の値になると、復調回路１６から出力
されるＭＵＳＥ信号中のディスクコードの読取が可能と
なり、ディスクコード読取回路２０からディスクコード
検出パルスｐ２が出力される。また、それと同時に同期
検出回路３０からは、フレームパルスがパターン認識に
より検出され、検出パルスｐ１が出力される。

検出パルスｐｚｌ）２が起動時から所定時間内に出力さ
れると、ステップ８４〜Ｓ６によってＦＰ／ＤＣサーボ
ループがオンになる。また、このとき周波数弁別回路２
５においては、検出パルスｐ１が出力されてから検出パ
ルスｐ２が出力されるまでの時間間隔及び検出パルスｐ
２が出力されてから検出パルスｐ１が出力されるまでの
時間間隔の測定がなされ、得られた値に応じたレベルを
有する誤差信号が生成されて周波数弁別がなされる。こ
の周波数弁別回路２５から出力された誤差信号によって
ＦＰ／ＤＣサーボループが動作する。

ＦＰ／ＤＣサーボループは、検出パルスり＋＋ｐ２を用
いた周波数制御ループとなっているため、検出パルスｐ
１又はｐ２単独でループを構成する場合に比してループ
帯域を広くすることが可能であり、連応性、安定性とも
に向上を図ることができる。尚、必要であれば、位相制
御をかけることも可能である。

このＦ　Ｐ／Ｄ　Ｃサーボループによってディスク１の
回転速度を規定の回転速度の上敷％の範囲内の値にする
ことができる。

Ｆ　Ｐ／Ｄ　Ｃサーボループがロック状態になると、同
期検出回路３０におけるＨＤ検出が可能になり、ＨＤ検
出信号ｅ２が出力される。ＦＰ／ＤＣサーボループがオ
ンになってから所定時間以内にこのＦＰ／ＤＣサーボル
ープがロック状態になり、かつＨＤ検出信号ｅ２が出力
されると、ステップＳ７〜ＳＩＯによってＦＰ／ＤＣサ
ーボループがオフになると同時にＨＤサーボループがオ
ンになり、ＨＤ信号による時間軸の粗調整が開始される
。

ＨＤ信号は、ディスクコードに比して周波数レートが高
いので、ＨＤサーボループがオンすることによってスピ
ンドルサーボループのループ帯域を広げるなどのループ
特性の向上を図ることができ、スピンドルサーボの安定
性が良好となる。

このＨＤサーボループがオンになる前は、ループフィル
タ３９において、スイッチ５１．５４がオフであり、か
つスイッチ５６がオンであるので、アクティブフィルタ
５７の出力電圧ｖ□は、オペアンプ５３の負側入力端子
に印加されている電圧ＶＣに等しくなる。また、それと
同時に同期検出回路３０におけるＨＤ検出が可能になる
前の位相差信号ｍ及び周波数弁別信号ｑがアクティブフ
ィルタ５７に供給されず、また抵抗Ｒ４とコンデンサＣ
４との直列接続点に電圧Ｖｃが印加されているので、コ
ンデンサＣ４の両端間には電圧が印加されず、コンデン
サＣ４は電荷が蓄積されてない状態（ノンチャージ状態
）になっている。

ここで、ＨＤサーボループのロック時のアクティブフィ
ルタ５７の出力電圧Ｖｏが電圧Ｖｃに等しくなることと
している故、ＨＤサーボループがオンになる前にコンデ
ンサＣ４はＨＤサーボループのロック時のチャージ状態
に近い状態となる。

従って、ＨＤサーボループのオン時において、スイッチ
５１．５４がオンになり、かつスイッチ５６がオフにな
ってループフィルタ３９のクランプ状態が解除される瞬
間にループフィルタ３つの出力がＨＤサーボループの制
御中心値に等しくなるのである。また、それと共にステ
ップＳ９により基準ＨＤ信号を発生する分周回路３２が
リセットされ、基準ＨＤ信号の位相とＨＤ検出パルスｅ
２間の位相差をディスク偏心分以下にしてＨＤサーボル
ープオン直後の初期変動を抑えることができるので、Ｈ
Ｄサーボループのロックインが迅速になされるのである
。

尚、上記実施例においてはＨＤサーボループのオンと同
時にスイッチ５１．５４がオンになり、かつスイッチ５
６がオフになってクランプ状態が解除されるとしたが、
ＨＤサーボループのオン時から若干遅れたタイミングで
クランプ状態が解除されるようにしてもよく、そうする
ことによってＨＤサーボループに外乱が与えられること
を確実になくすことができることとなる。

また、ＨＤサーボループの応答は臨界制動的であること
が望ましく、ＨＤサーボループの制動係数は１付近に設
定するとよい。また、ＨＤサーボループのロック時には
コンデンサＣ４にはオフセット分が充電されることがあ
るが、抵抗Ｒ４とコンデンサＣ４との直列接続点にはロ
ック時の出力電圧Ｖｏにほぼ等しい程度の電圧を印加す
れば実用上問題はない。

また、検出パルスｐ１．ｐ２が起動時から所定時間以内
に出力されなかったとき及びＦＰ／ＣＤサーボループが
オンになってから所定時間以内にこのＦＰ／ＣＤサーボ
ループがロック状態になり、かつＨＤ検出信号ｅ２が出
力されなかったとき並びにＨＤサーボループがオンにな
ってから所定時間以内にロック状態にならず、かつ検出
パルスｐ１、ｐ２が出力されないときは、ステップＳ１
３によってＦＣサーボループがオンになる。このＦＧサ
ーボループは、ディスクコード検出及びＦＰ検出が万−
行なえないときの保護のためのものである。ＦＧサーボ
ループがオンになると、切換スイッチ２７から初期基準
電圧Ｖｏが選択的に出力されて加減算回路５に供給され
ているため、乗算回路６の出力が初期基準電圧Ｖｏに一
致するようにスピンドルモータ２の回転速度が制御され
る。

ここで、ＣＬＶ（線速度一定）ディスクの演奏時の線速
度Ｖは、ディスクの回転角速度をωとし、ピックアップ
の半径位置をｒとすれば次式で表わされる。

Ｖ　ｍ　ｒω・・・・・・（１） また、ｒ及びωは、次式で表わされる。

「−αＶｐ・・・・・・（２） ω−βｖＦ・・・・・・（３） ここに、αは、距離−電圧変換定数［ｍ／ｖ］、Ｖｐは
、ピックアップ７を担持するスライダの半径位置に応じ
た電圧、βは、角速度−電圧変換定数［ｒａｄ／　ｓ　
／　ｖコ、■「は、Ｆ／Ｖ変換回路４の出力電圧である
。

今、線速度Ｖは一定であるため、（１）式〜（３）式よ
りＶｐ　ＶＦを一定に制御すればよいこととなる。

従って、初期基準電圧Ｖｏを適当に設定することにより
、ディスク１の回転速度を規定値の±１５％程度の値に
することができる。フレームパルス検出及びディスクコ
ード検出は、ディスクの回転速度が規定値の±１５％以
内の値であれば可能であるので、問題はない。

尚、起動時は、加速信号生成回路１２のオン時間の管理
によりディスク１の立ち上り回転数は、はぼ予想できる
ため、再生開始位置を固定すれば、ＦＧサーボループを
オンにする場合が生じなくなるので、初期基準電圧Ｖｏ
は不要となる。

また、制御信号Ｓ（によって切換スイッチ３４からＨＤ
検出信号ｅ１が選択的に出力されるようにすると、既に
説明した如（ＰＬＬ回路２３からＨＤ検出信号ｅ１に位
相同期した可変タイミング信号が出力されて時間軸の微
調整が開始され、ディスクの偏心等に起因するジッタが
除去される。

このとき、スピンドルサーボループは、ＨＤサボループ
であってもその帯域は十数Ｈｚ、ジッタ制御系のＰＬＬ
ループの帯域は数ＫＨｚであるため、ＰＬＬループの応
答は速く、ＰＬＬループ切換えによる引込みは瞬時に行
なわれ、スピンドルサーボ系に外乱が与えられることは
ない。

従って、ＰＬＬループの切換えは、ＦＰ／ＣＤサーボル
ープがロック状態になってＨＤ検出が可能になった時点
で行なってもよいが１、スピンドル系のＨＤサーボルー
プがロック状態になった時点で行なうようにしてもよい
。

また、制御信号ｓＢによりスイッチ１９がオンになると
、ＭＵＳＥ信号のクランプが開始されるが、このＭＵＳ
Ｅ信号のクランプの開始は、ＨＤ検出ＯＫ信号ｄが出力
されてから行なうようにするとよい。

以上の如くして時間軸制御動作が起動され、プレイ動作
がなされているときは、ＨＤサーボループによって時間
軸制御がなされ、ＦＧサーボルプはオフとなっているが
、ＦＧパルスは、ディスク１の回転に伴って常時発生し
、Ｆ／Ｖ変換回路４からＦ／Ｖ変換電圧Ｖ＝が出力され
る。従って、乗算回路６からＦ／Ｖ変換電圧ＶＦと位置
検出電圧Ｖｐとを乗算して得られる信号ＶＦ　ｖｐが出
力される。この信号ＶＦＶｐは、サンプルホールド回路
２２にＦＣパルスが発せられる毎に保持され、サンプル
ホールド回路２２の保持信号が更新されることとなる。

尚、プレイ動作中に切換制御信号ＳＱによって切換スイ
ッチ２７からサンプルホールド回路２２の出力が選択的
に出力されるものとすれば、このサンプルホールド回路
２２の出力が加減算回路５に供給されてサンプルホール
ド回路２２の出力から信号ｖＦ　Ｖｐが差し引かれ、加
減算回路５の出力のレベルはＯとなる。

以上、起動時及びこの起動に続くプレイ動作中の各部の
動作について説明したが、プレイ動作中にＦＰ／ＤＣ及
びＨＤサーボループをオープンにするサーボオープン指
令としてのサーチ指令或いはスキャン指令が発せられた
場合の各部の動作について第１１図のフローチャートを
参照してについて説明する。

メインルーチン等の実行中にタイマ等による割り込みに
よってプロセッサはステップＳ２１に移行し、サーチ指
令が発せられたか否かを判定する。

ステップＳ２１においてサーチ指令が発せられてないと
判定されたときは、プロセッサはスキャン指令が発せら
れたか否かを判定する（ステップ５２２）。ステップＳ
２２において、スキャン指令が発せられてないと判定さ
れたときは、ステップＳ２１に移行する直前に実行して
いたルーチンの実行を再開する。

ステップＳ２１において、サーチ指令が発せられたと判
定されたときは、プロセッサはサーチアドレスを取り込
み、取り込まれたサーチアドレスより数フレームだけ遡
った位置に対応する目標アドレスを計算する（ステップ
５２３）。ステップ３２３の実行後、プロセッサはＦＧ
サンプル禁止信号ｓＨのサンプルパルス発生回路１４へ
の送出を開始しくステップ５２４）、切換制御信号ＳＡ
によって切換スイッチ９から制御信号生成回路８の出力
が選択的に出力されるようにしてＦＧサーボルニブをオ
ンにする（ステップ５２５）。

ステップＳ２５の実行後、プロセッサは目標アドレスま
でのトラック数を計算し、得られたトラック数だけピッ
クアップの情報読取点をジャンプさせるサーチ動作を制
御するサブルーチンを実行しくステップ５２６）、ディ
スクコード読取回路２０の出力データＤｃによってピッ
クアップ７の情報読取点が目標アドレスに到達したか否
かを判定する（ステップ５２７）。ステップＳ２７にお
いてピックアップ７の情報読取点が目標アドレスに到達
してないと判定されたときは、プロセッサは再びステッ
プＳ２６に移行する。ステップＳ２７においてピックア
ップ７の情報読取点が目標アドレスに到達したと判定さ
れたときは、プロセッサは切換制御信号５ＡＳＳＤによ
ってループアンプ２６の出力が切換スイッチ１１，９を
介して選択的に出力されるようにしてＦＰ／ＤＣサーボ
ループをオンにしたのち（ステップ５２８）、第１０図
のフローチャートにおけるステップ８４〜Ｓ１４と同一
のサブルーチンによってＨＤサーボループをオンにしく
ステップ５２９）　、ＦＣサンプル禁止信号ｓＨの退出
を停止しくステップ５３０）、ステップＳ２１に移行す
る直前に実行していたルーチンの実行を再開する。

ステップＳ２２において、スキャン指令が発せられてい
ると判定されたときは、プロセッサはピックアップ７を
担持するスライダを半径方向に駆動するためのモータ駆
動回路への駆動信号の供給を開始してスライｌを強制的
に移送させ（ステップ５３１）、ＦＣサンプル禁止信号
５）−１をサンプルパルス発生回路１４への送出を開始
しくステップ５３２）、切換制御信号ＳＡによって切換
スイッチ９から制御信号生成回路８の出力が選択的に出
力されるようにしてＦＧサーボループをオンにする（ス
テップ５３３）。

ステップ３３３の実行後、プロセッサはトラッキングサ
ーボループをオフにしくステップ５３４）、所定時間Ｔ
５経過後にトラッキングサーボループをオンにする（ス
テップＳ３５．５３６）。

ステップＳ３６の実行後、プロセッサは切換制御信号Ｓ
Ａ％ＳＤによってループアンプ２６の出力が切換スイッ
チ１１．９を介して選択的に出力されるようにしてＦＰ
／ＤＣサーボループをオンにしたのち（ステップ５３７
）、第１０図のフローチャートにおけるステップ８４〜
Ｓ１４と同一のサブルーチンによってＨＤサーボループ
をオンにしくステップ５３８）、メモリ２９の出力デー
タを格納する画像メモリ（図示せず）に１フレ一ム期間
だけライトイネーブル信号を供給して画像メモリに１フ
レ一ム分のデータが書き込まれ、かつ画像メモリに書き
込まれた１フレ一ム分のデータが繰り返して読み出され
て復調処理されるようにする（ステップ５３９）。この
ステップＳ３９の実行後、プロセッサはトラッキングサ
ーボループがオンになってから所定時間Ｔ６が経過した
か否かの判定を繰り返して行なう（ステップ５４０）。

ステップＳ４０において所定時間が経過したと判定され
ると、プロセッサはスキャン指令が継続して発せられて
いるか否かを判定する（ステップ５４１）。ステップ５
４１においてスキャン指令が継続して発せられていると
判定されたときは、プロセッサは再びステップ８３３に
移行し、ステップＳ４１においてスキャン指令が継続し
て発せられてないと判定されたときは、プロセッサはス
ライダを駆動するためのモータ駆動回路への駆動信号の
供給を停止しくステップ５４２）、ステップＳ３０に移
行する。

以上の動作におけるステップＳ２４によってサンプルホ
ールド回路２２へのサンプルパルスの供給、が禁止され
て乗算回路６の出力信号ｖＦ　Ｖｐがサンプルホールド
回路２２に保持されたのちステップＳ２５によってＦＧ
サーボループがオンとなり、ステップＳ２６．Ｓ２７に
よって目標アドレスのサーチがなされる。このサーチ中
においては、サンプルホールド回路２２に保持されてい
る信号ＶＦＶρのレベルは、プレイ時のレベルすなわち
ディスク１の回転速度が規定の回転速度に一致している
ときのレベルに等しくなっている。

このサンプルホールド回路２２の保持出力と乗算回路６
から出力される信号ｖＦ　Ｖｐとが一致するようにディ
スク１の回転速度制御がなされるため、ｒωを一定に制
御するＣＬＶディスクの回転数制御がプレイ時の状態に
近い状態でなされることとなる。従って、サーチ中であ
ってもほぼプレイ時に近い状態でディスク１からＲＦ信
号がｉ４られ、ディスクコードの読取も安定に行なえる
。また、サーチ動作程度の時間内に温度ドリフト等の影
響を受けることはない。

次に、スキャン指令が発せられると、ステップＳ３１に
よってスライダが強制的に移送され始め、ステップＳ３
２によってサンプルホールド回路２２へのサンプルパル
スの供給が禁止されて乗算回路６の出力信号ｖＦ　Ｖｐ
がサンプルホールド回路２２に保持されたのちステップ
５３３によってＦＧサーボループがオンとなり、ステッ
プＳ３４〜Ｓ４０によってスキャン動作がなされる。ス
キャン動作は、スライダの強制移送時にトラッキングサ
ーボループをオンオフすることにより情報読取とジャン
プとが交互になされるようにする動作であり、本例にお
いては更に情報読取時に読み取られたデータを１フレ一
ム分だけ画像メモリに書き込み、繰り返して読み出すと
いう動作がなされる。

この画像メモリに１フレ一ム分のデータを書き込み、繰
り返して読み出す動作によりスキャン中においても乱れ
のない画像が得られる。

このスキャン中のジャンプ動作時（トラッキングサーボ
ループオフ時）にＦＧサーボループがオンとなり、かつ
ジャンプ動作直前にサンプルホールド回路２２に乗算回
路６の出力信号ＶＦ　ＶＰが保持されるので、ジャンプ
中のディスク１の回転速度制御がプレイ時と同様になさ
れ、スピンドル系への外乱の侵入が防止される。従って
、ジャンプ動作と交互になされる読取動作への移行時及
びスキャン終了後のプレイ動作への移行時において、時
間軸系の引込みを安定に行なうことができることとなる
。

尚、上記実施例においては、ジャンプ動作と交互になさ
れる読取動作中においても、サンプルホールド回路２２
へのサンプルパルスの供給が禁止されていたが、読取動
作中のメモリ書き換え時にはサンプルホールド回路２２
へのサンプルパルスの供給がなされるようにしてもよい
。

また、静止画再生時においては、画像メモリ再生中にピ
ックアップの情報読取点はディスクが一回転する毎に隣
接トラックにジャンプするという待機動作がなされるが
、この待機動作中においてもＦＧサーボループをオンに
することが有効である。

また、上記実施例においては位置検出手段及び速度検出
手段は、それぞれ電圧Ｖｐ及びＶＦを発生するように形
成されていたが、位置検出手段及び速度検出手段は、そ
れぞれ相対位置及び相対速度に応じた大きさを表わすデ
ィジタルデータを発生するように形成されていてもよい
。

発明の効果 以上詳述した如く本発明による時間軸制御装置において
は、読取信号中の同期信号に基づいて記録ディスクの回
転速度の制御による時間軸制御をなす第１サーボループ
と、記録ディスクに対するピックアップの情報読取点の
相対速度に応じた大きさを有する速度信号を発生する速
度検出手段と、記録ディスクの半径方向における前記ピ
ックアップの情報読取点の相対位置に応じた大きさを有
する位置信号を発生する位置検出手段と、速度信号と位
置信号とを乗算する乗算手段と、保持指令に応じて乗算
手段の出力を保持する保持手段と、保持手段の出力と乗
算手段の出力間の差に応じたエラー信号によって記録デ
ィスクの回転速度の制御による時間軸制御をなす第２サ
ーボループとを設け、第１サーボループをオープンにす
るサーボオープン指令に応答して保持指令を発するよう
にしている。

従って、本発明による時間軸制御装置においては、同期
信号による制御をなす第１サーボループのオープン直前
にこの第１サーボループによって回転速度が制御されて
いるときの速度信号と位置信号との乗算出力が保持され
、この保持された乗算出力と第１サーボループオープン
時に得られる乗算出力とが一致するように回転速度の制
御がなされるので、安価な部品を使用した位置検出手段
によって得た位置信号及び簡単な構成の速度検出手段に
よって得た速度信号によっても第１サーボループオープ
ン時において同期信号による回転速度制御と同様に正確
な制御がなされるのである。

よって、本発明による時間軸制御装置においては、パイ
ロット信号を用いずに時間軸制御を良好に行なうことが
でき、かつ製造コストを安価にすることができるのであ
る。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック図、第２図
は、ディスクコードのフォーマットを示す図、第３図は
、第１図の装置におけるディスクコード読取回路２０の
具体的な構成を示すブロック図、第４図は、第１図の装
置における周波数弁別回路２５の具体的な構成を示す回
路ブロック図、第５図は、第４図の回路の各部の動作を
示すタイミングチャート、第６図は、第１図の装置にお
ける同期検出回路３０の具体的な構成を示すブロック図
、第７図及び第８図は、第６図の回路におけるＨＤパタ
ーン検出回路の動作を示す波形図、第９図は、第１図の
装置におけるループフィルタ３９の具体的な構成を示す
回路図、第１０図及び第１１図は、第１図の装置におけ
るプロセッサの動作を示すフローチャート、第１２図は
、ＭＵＳＥ信号の波形図、第１３図は、ＨＤ信号の波形
図、第１４図は、フレームパルスの波形図である。 主要部分の符号の説明 ２・・・・・・スピンドルモータ ３・・・・・・周波数発電機 ４・・・・・・Ｆ／Ｖ変換回路 ６・・・・・・乗算回路 １４・・・・・・サンプルパルス発生回路２２・・・・
・・サンプルホールド回路９．１１．２７・・・・・・
切換スイッチ１０・・・・・・システムコントローラ２
０・・・・・・ディスクコード・読取回路２５．３３・
・・・・・周波数弁別回路３０・・・・・・同期検出回
路 ３１・・・・・・位相比較回路

Claims (2)

【特許請求の範囲】
1. （１）所定周波数の同期信号が挿入された信号を担う記
   録ディスクを演奏する装置における時間軸制御装置であ
   って、前記記録ディスクに記録されている信号を読み取
   るピックアップと、前記ピックアップによって得られた
   読取信号中の同期信号に基づいて前記記録ディスクの回
   転速度の制御による時間軸制御をなす第１サーボループ
   と、前記記録ディスクに対する前記ピックアップの情報
   読取点の相対速度に応じた大きさを有する速度信号を発
   生する速度検出手段と、前記記録ディスクの半径方向に
   おける前記ピックアップの情報読取点の相対位置に応じ
   た大きさを有する位置信号を発生する位置検出手段と、
   前記速度信号と前記位置信号とを乗算する乗算手段と、
   保持指令に応じて前記乗算手段の出力を保持する保持手
   段と、前記保持手段の出力と前記乗算手段の出力間の差
   に応じたエラー信号によって前記記録ディスクの回転速
   度の制御による時間軸制御をなす第２サーボループと、
   前記第１サーボループをオープンにするサーボオープン
   指令に応答して前記保持指令を発する指令発生手段とか
   らなる時間軸制御装置。
2. （２）前記速度信号及び位置信号は、各々速度及び位置
   に応じた電圧又はディジタル値を有することを特徴とす
   る請求項１記載の時間軸制御装置。