JP2672586B2

JP2672586B2 - 時間軸制御装置

Info

Publication number: JP2672586B2
Application number: JP63207117A
Authority: JP
Inventors: 孝夫澤辺
Original assignee: Pioneer Corp
Current assignee: Pioneer Corp
Priority date: 1988-08-20
Filing date: 1988-08-20
Publication date: 1997-11-05
Anticipated expiration: 2012-11-05
Also published as: JPH0256768A

Description

【発明の詳細な説明】技術分野本発明は、記録ディスクに記録されている映像情報等
の情報を再生するディスク演奏装置における時間軸制御
装置に関する。

背景技術いわゆる高品位（High Definition）ビデオ信号のサ
ンプリングを行ない、得られたサンプルデータに対して
一定の手順に従って間引きや並べ換え等のデータ処理を
行ない、その後被処理信号をD/A変換によってアナログ
信号に戻すようにして得られるビデオ信号（以下、サン
プル化ビデオ信号と称する）をベースバンド信号として
伝送或いは記録再生する方式が提案されている。

かかるサンプル化ビデオ信号を使用した例としては、
高品位ビデオ信号を帯電幅が約8MHzになるまで帯域圧縮
して放送衛星による伝送を可能にするMUSE（Multiple S
ub−Nyquist Sampling Encoding）方式がある。

このMUSE方式によれば、高品位ビデオ信号を光学式ビ
デオディスク等の記録媒体に記録することも容易にな
る。

第13図にMUSE信号の波形例を示す。MUSE信号には水平
同期信号（以下、HD信号と称す）が画像信号と同一極性
で付加されており、画像信号のｐ−ｐ値の約1/2の振幅
を有する。また、ｉ＋１番目のラインのHD信号波形は、
ｉ番目のラインのHD信号波形を反転したものである。

第14図にHD信号の波形を示す。MUSE信号は、１水平走
査期間が480のサンプル値からなり、第13図にサンプル
番号として示されている数字は、１水平走査期間の最初
のサンプルから何番目のサンプルであるかを表わしてい
る。ここで、サンプル番号６の振幅値は、HDポイントと
称される位相基準点であり、MUSE信号をデコードするデ
コーダにおいてMUSE信号のリサンプリングのために生成
されるクロックの位相制御に使用される。

また、第14図にレベルとして示されている数字は、MU
SE信号を256レベルに量子化した場合の各サンプルのレ
ベルを表わしている。上記HDポイントのレベルは128レ
ベルであり画像信号振幅の中央値である。

また、MUSE信号にはHD信号と共に第15図（Ａ）及び同
図（Ｂ）に示す如きフレームパルスが１番目及び２番目
のラインにそれぞれ挿入されている。このフレームパル
スによりHD信号波形の反転がリセットされている。

一方、ビデオディスクプレーヤ等のディスク演奏装置
は、ディスクを回転駆動するスピンドルモータの駆動制
御によってディスクと信号読取手段としてのピックアッ
プとの相対速度を制御することにより時間軸の粗調整を
行ない、ピックアップによってディスクから得られた読
取信号をCCD、メモリ等を使用して読取信号中の同期信
号と別途生成した基準信号との位相差に応じた時間だけ
遅延することによりディスクの偏心等による時間軸変動
を除去する時間軸の微調整を行なうように構成されてい
る。

このため、正常な再生がなされている場合、例えばビ
デオディスクプレーヤにおける再生の際のスピンドルモ
ータの立ち上がりやバースト的な大きなドロップアウト
によって回転速度が大きく乱れたとき或いはスキャン、
サーチ等のトリックプレイの後通常再生に戻るときのよ
うにディスクの回転が正常でない状態での時間軸制御に
は、HD信号を使用できないことになる。

発明の概要本発明は、上記した点に鑑みてなされたものであっ
て、HD信号を検出することが出来なくなっても時間軸制
御を良好に行なうことができる時間軸制御装置を提供す
ることである。

本発明による時間軸制御装置は、所定時間毎に配置さ
れた第１同期信号及び前記第１同期信号よりも長周期に
て配置された第２同期信号各々を含む情報信号が記録さ
れた記録ディスクから記録情報の再生を行うディスクプ
レーヤにおける時間軸制御装置であって、前記記録ディ
スクから再生された再生信号中から前記第１同期信号及
び第２同期信号を夫々検出する同期信号検出手段と、前
記第１同期信号に基づいて前記記録ディスクの回転速度
の制御による時間軸制御をなす第１サーボループと、前
記第２同期信号に基づいて前記記録ディスクの回転速度
の制御による時間軸制御をなす第２サーボループと、前
記第１及び第２サーボループの内のいずれか一方を択一
的にオン状態にするサーボループ選択手段とからなり、
前記第１サーポループは、該第１サーボループがオフ状
態である期間中はその出力値をサーボループの制御中心
値に固定するループフィルタを備えていることを特徴と
する。

実施例以下、本発明の実施例につき第１図乃至第12図を参照
して詳細に説明する。

第１図において、ディスク１はスピンドルモータ２に
よって回転駆動される。スピンドルモータ２にはこのス
ピンドルモータ２の回転数に応じた周波数のFG信号を発
生する周波数発電機３が内蔵されている。この周波数発
電機３から出力されたFG信号は、微分回路等からなるF/
V変換回路４に供給されてFG信号の周波数に応じたレベ
ルを有する信号に変換される。このF/V変換回路４の出
力は、加減算回路５に供給される。加減算回路５には、
基準電圧発生回路６の出力が供給されている。基準電圧
発生回路６には、例えばピックアップ７を担持するスラ
イダ（図示せず）のディスク１に対する半径方向におけ
る相対位置（以下、半径位置と称す）に応じた電圧を生
成するように接続されたポテンショメータ（図示せず）
の出力電圧v_Pが供給されている。基準電圧発生回路６
は、該ポテンショメータの出力電圧v_Pによってピックア
ップ７の半径位置に応じた基準電圧を発生するように構
成されている。

加減算回路５において、基準電圧発生回路６の出力か
らF/V変換回路４の出力が差し引かれ、エラー信号が生
成される。この加減算回路５の出力は、ループフィル
タ、ループゲイン調整アンプ等からなる制御信号生成回
路８を介して切換スイッチ９の一入力になっている。

切換スイッチ９は、システムコントローラ10から出力
される制御信号s_Aに応じて制御信号生成回路８、切換ス
イッチ11及び加速信号生成回路12の出力のうちの１つを
選択的に出力する構成となっている。また、加速信号生
成回路12は、システムコントローラ10から供給されるオ
ン指令信号ｉに応答してスピンドルモータ２を加速する
ための所定レベルの駆動信号を発生する構成となってい
る。切換スイッチ９の出力は、ドライブアンプ13を介し
てスピンドルモータ２に駆動信号として供給され、ディ
スク１の回転速度が制御される。起動時等において、切
換スイッチ９から制御信号生成回路８の出力が選択的に
出力されると、周波数発電機３、F/V変換回路４、加減
算回路５、制御信号生成回路８、切換スイッチ９、ドラ
イブアンプ13及びスピンドルモータ２で形成されるFGサ
ーボループがオンになってディスク１の回転速度がピッ
クアップ７の半径位置における規定速度に収束するよう
にスピンドルモータ２の駆動制御がなされる。

一方、ピックアップ７のRF（高周波）信号出力は、RF
アンプ15によって増幅されたのち、FM復調器等からなる
復調回路16に供給されてMUSE信号が復調される。尚、ピ
ックアップ７を担持するスライダを半径方向に駆動して
ピックアップの読み取り位置を制御するスライダモー
タ、モータ駆動回路等が設けられているが、本図では省
略されている。

復調回路16から出力されたMUSE信号は、LPF（ローパ
スフィルタ）17を介してクランプ回路18に供給される。
クランプ回路18には、スイッチ19を介して同期検出回路
30からクランプパルスが供給される。スイッチ19は、シ
ステムコントローラ10から出力される制御信号s_Bに応じ
てオンになる構成となっている。また、クランプ回路18
は、供給されたクランプパルスによってMUSE信号の所定
部を例えば128/256レベルにクランプした直流成分を再
生する。このクランプ回路18によって直流再生されたMU
SE信号は、A/D（アナログ・ディジタル）変換回路21及
び同期検出回路30に供給される。A/D変換回路21にはPLL
回路23の出力パルスｃが供給されている。

A/D変換回路21においてはPLL回路23の出力パルスｃに
よってMUSE信号のサンプリングがなされ、得られたサン
プル値が順次ディジタルデータに変換される。このA/D
変換回路21から出力されるサンプルデータは、メモリ29
及び同期検出回路30に供給される。同期検出回路30には
PLL回路23の出力パルスｃが供給されている。同期検出
回路30は、後述する如くフレームパルス点を検出してFP
検出パルスｇを出力する一方、同期信号の位相基準点で
ある128レベルのHDポイントの検出を行ってHDポイント
に同期したHD検出信号e₁を出力すると共に、HD信号波形
によってHD信号を検出してHDポイントには必ずしも同期
しないHD検出信号e₂を出力し、かつHD検出信号e₁に基づ
いてクランプパルスｆの生成を行なう構成となってい
る。

同期検出回路30から出力されたFP検出パルスｇは、周
波数弁別回路25に供給される。周波数弁回路25は、例え
ば分周回路32から出力されるカウントクロックパルスｋ
によってFP検出パルスｇの周波数カウントを行なって得
たデータをD/A変換して周波数弁別信号として出力する
と共にこのD/A変換入力の上位３ビット程度の値が安定
したときFPサーボロック検出信号ｌを発生する構成とな
っている。この周波数弁別回路25から出力された周波数
弁別信号は、ループアンプ26を介して切換スイッチ11の
一入力となっている。また、FPサーボロック検出信号ｌ
は、システムコントローラ10に供給される。

同期検出回路30から出力されたHD検出信号e₂は、位相
比較回路31及び周波数弁別回路33に供給される。位相比
較回路31は、HD検出信号e₂と分周回路32から出力される
基準HD信号との位相比較を行なって両信号間の位相差に
応じた位相差信号ｍを生成すると共にこの位相差信号ｍ
のレベルが所定値以下になったときHDサーボロック検出
信号ｎを発生する構成となっている。周波数弁別回路33
は分周回路32から出力されるカウントクロックパルスｋ
によってHD検出信号e₂の周波数カウントを行なって得ら
れたデータをD/A変換して周波数弁別信号ｑとして出力
する構成となっている。分周回路32は、基準クロック発
生回路24から出力される基準クロックａを４分周してカ
ウントクロックパルスｋを生成すると同時に基準クロッ
クａを480分周して基準HD信号を生成する構成となって
いる。

位相比較器31から出力された位相差信号ｍ及び周波数
弁別回路33から出力された周波数弁別信号ｑは、ループ
フィルタ39に供給される。ループフィルタ39は、後述す
る如く位相差信号ｍ及び周波数弁別信号ｑの位相補償を
なす例えばアナログアクティブフィルタからなってお
り、このアナログアクティブフィルタはシステムコント
ローラから出力される制御信号s_Eによってその出力の制
御中心値を生ずる状態を取るように構成されている。こ
のループフィルタ39の出力は、切換スイッチ11の他入力
となっている。

切換スイッチ11は、システムコントローラ10から出力
された制御信号s_Dによってループアンプ26の出力及びル
ープフィルタ39の出力のうちの一方を選択的に出力する
構成となっている。

切換スイッチ９から切換スイッチ11の出力が選択的に
出力され、かつ切換スイッチ11からループアンプ26の出
力が選択的に出力されるとき、ピックアップ７、RFアン
プ15、復調回路16、LPF17、クランプ回路18、A/D変換回
路21、同期検出回路30、周波数弁別回路25、ループアン
プ26、切換スイッチ11、９、ドライブアンプ13及びスピ
ンドルモータ２からなるFPサーボループが閉成されてス
ピンドルモータ２の回転速度がFP検出パルスｇの周波数
に応じて制御され、プレームパルスによる時間軸の粗調
整がなされる。

また、切換スイッチ９から切換スイッチ11の出力が選
択的に出力され、かつ切換スイッチ11からループフィル
タ39の出力が選択的に出力されるときピックアップ７、
RFアンプ15、復調回路16、LPF17、クランプ回路18、A/D
変換回路21、同期検出回路30、位相比較回路31、周波数
弁別回路33、ループフィルタ39、切換スイッチ11、９、
ドライブアンプ13及びスピンドルモータ２からなるHDサ
ーボループが閉成され、スピンドルモータ２の回転速度
がHD検出信号e₂の周波数及びHD検出信号e₂と基準HD信号
間の位相差に応じて制御され、HD信号による時間軸の粗
調整がなされる。

同期検出回路30から出力されるHD検出信号e₁は切換ス
イッチ34の一入力になっている。切換スイッチ34には分
周回路32から出力された基準HD信号が他入力として供給
されている。切換スイッチ34は、システムコントローラ
10から出力される制御信号s_Cに応じてHD検出信号e₁及び
基準HD信号のうち一方を選択的に出力する構成となって
いる。この切換スイッチ34の出力は、PLL回路23におけ
る位相比較回路35に供給されて分周回路36によって分周
されたVCO（電圧制御型発振器）37の出力と比較され、
両信号間の位相に応じた位相信号が生成される。この位
相差信号は、ループフィルタ、ループゲイン調整アンプ
等からなる制御信号生成回路38を介してVCO37に制御入
力として供給され、PLLループが形成される。そして、V
CO37からHD検出信号e₁又は基準HD信号に位相同期した1
6.2MHzを中心周波数とする可変タイミング信号が出力さ
れる。このVCO37の出力がPLL回路23の出力ｃとしてA/D
変換回路21、メモリ29及び同期検出回路30に供給され
る。

メモリ29は、例えばFIFO（先入れ先出し）メモリから
なり、A/D変換回路21から出力されたサンプルデータをP
LL回路23の出力パルスｃに同期して順次書き込むと共に
基準クロック発生回路24から出力される基準クロックａ
に同期して順次読み出す。

ここで、システムコントローラ10からの制御信号s_Cに
よって切換スイッチ34からHD検出信号e₁が選択的に出力
されると、PLL回路23からHD検出信号e₁に位相同期した1
6.2MHzを中心周波数とする可変タイミング信号が出力さ
れる。従って、この可変タイミング信号は、MUSE信号と
同一の時間軸変動を有し、この可変タイミング信号によ
ってサンプルデータがメモリ29に書き込まれ、書き込ま
れたデータが時間軸変動のない基準クロックａによって
読み出され、時間軸の微調整がなされる。この時間軸の
微調整によりディスクの偏心等に起因するジッタが除去
される。このメモリ29から読み出された一連のサンプル
データは、デコーダ（図示せず）等に供給される。

システムコントローラ10は、例えばプロセッサ、RO
M、RAM、時間管理用のタイマ等からなるマイクロコンピ
ュータで形成されている。このシステムコントローラ10
には、ポテンショメータの出力電圧v_P、同期検出回路30
において生成されるHD検出OK信号ｄ及びHD検出信号e₂、
FPサーボロック検出信号ｌ、HDサーボロック検出信号
ｎ、操作部（図示せず）のキー操作に応じた指令等が入
力される。システムコントローラ10において、プロセッ
サはROMに予め格納されているプログラムに従って入力
された信号を処理し、制御信号s_A〜s_E等によって各部を
制御する。

ここで、上記実施例における同期検出回路30の具体的
な構成を第２図に示す。第２図に示す如く、A/D変換回
路21の出力データはFP検出回路301、HD検出OK信号発生
回路304及びHD波形検出回路308に供給され、クランプ回
路18の出力はコンパレータ306に供給され、PLL回路23の
出力パルスｃはFP検出回路301、FPカウンタ302、除算回
路303、HD波形検出回路308に供給される。

FP検出回路301は、A/D変換回路21から出力されるディ
ジタル化されたMUSE信号中のフレームパルスをパターン
認識によって検出してFP検出パルスｇを出力する。この
FP検出パルスｇは、FPカウンタ302に供給される。FPカ
ウンタ302は、FP検出パルスｇの発生周期に応じたデー
タを生成する。このFPカウンタ302の出力データは、除
算回路303に供給される。除算回路303の出力は、HD検出
OK信号発生回路304及びHD検出回路305に供給される。HD
検出OK信号発生回路304からHD検出OK信号ｄが出力され
てHD検出回路305に供給される。また、HD検出回路305に
は遅延回路307によって遅延されたコンパレータ306の出
力が供給される。これら301〜307の各回路によって同期
信号の位相基準点である128レベルのHDポイントの検出
がなされ、HDポイントに同期したHD検出信号e₁が生成さ
れるのであるが、これら301〜307の各回路については特
願昭62−61496号に詳述されているので、詳細な説明は
省略する。

HD検出信号e₁は、クランプパルス発生回路309に供給
される。クランプパルス発生回路309は、FP検出パルス
ｇ及びHD検出信号e₁によってMUSE信号の例えば第563ラ
インに設けられているクランプレベル期間を検出して当
該期間に亘ってクランプパルスｆを出力するように構成
されている。

また、HD波形検出回路308は、第３図（Ａ）に示す如
きHD信号の波形を同図（Ｂ）に示す如きパルスｃによっ
て入力データの表わすレベルを順次検知することによっ
て検出し、同図（Ｃ）に示す如き立ち上がりエッジを有
するHD検出信号e₂を出力するように構成されている。
尚、PLL回路23に基準HD信号が選択的に供給されている
ときは、パルスｃは、HD信号の位相基準点に同期せず、
HD検出信号e₂は第４図に示す如く位相基準点から２〜４
パルス分（３パルス中心）の遅延をもったタイミングで
出力される。しかし、このようなHD検出信号e₂の位相誤
差は、スピンドルサーボ系で問題となるものではなく、
切換スイッチ34の切換によって時間軸の微調整が開始さ
れてパルスｃの位相が変化してもスピンドルサーボには
ほとんど影響がない。これは、スピンドルサーボ系のル
ープ帯域とジッタ制御PLLのループ帯域間にはおよそ100
倍程度の差があることによる。

次に、ループフィルタ39の具体的な構成を第５図に示
す。同図において、位相差信号ｍはスイッチ51及びCR回
路52を介してオペアンプ53の負側入力端子に供給され
る。CR回路52は、スイッチ51とオペアンプ53の負側入力
端子間に直列接続された抵抗R₁及びコンデンサC₁からな
っている。また、周波数弁別信号ｑは、スイッチ54及び
CR回路55を介してオペアンプ53の負側入力端子に供給さ
れる。CR回路55は、スイッチ54とオペアンプ53の負側入
力端子間に直列接続された抵抗R₂及びコンデンサC₂と、
スイッチ54とオペアンプ53の負側入力端子間に直列接続
された抵抗R₃及びコンデンサC₃とからなっている。

オペアンプ53の負側入力端子と出力端子間には抵抗R₄
及びコンデンサC₄が直列接続されている。これら抵抗R₄
及びコンデンサC₄の直列接続点には抵抗R₅を介して所定
の電圧V_Cが印加されている。また、オペアンプ53の負側
入力端子と出力端子間には更にスイッチ56が接続されて
いる。また、オペアンプ53の正側入力端子には抵抗R₆を
介して電圧V_Cが印加されている。これらCR回路52、55、
オペアンプ53、抵抗R₄、R₅、R₆、コンデンサC₄、スイッ
チ56によってアクティブフィルタ57が形成されている。
このアクティブフィルタ57の出力は、アンプ58を介して
ループフィルタ39の出力として切換スイッチ11の他入力
になる。

スイッチ51、54は、システムコントローラ10から出力
される制御信号s_Eが例えば高レベルになったときオンに
なる構成となっており、スイッチ56は、システムコント
ローラ10からの制御信号s_Eが例えば低レベルになったと
きオンになる構成となっている。これらスイッチ51、54
がオン、かつスイッチ56がオフのときは、位相差信号ｍ
及び周波数弁別信号ｑの位相補償作用が働くが、スイッ
チ51、54がオフ、かつスイッチ56がオンのときは、後述
する如く出力のレベルが所定レベルにクランプされ、か
つコンデンサC₄がノンチャージ状態になる（以下、この
状態をクランプ状態と称する）。

以上の構成におけるシステムコントローラ10のプロセ
ッサの動作を第６図のフローチャートを参照して説明す
る。

メインルーチン等の実行中に操作部のキー操作により
スタート指令が発せられると、プロセッサは制御信号s_A
〜s_Eによって各スイッチの初期設定を行ない、切換スイ
ッチ９から加速信号生成回路12の出力が選択的に出力さ
れ、スイッチ19及びループフィルタ39におけるスイッチ
51、54はオフになり、ループフィルタ39におけるスイッ
チ56はオンになり、切換スイッチ11からはループアンプ
26の出力が選択的に出力され、かつ切換スイッチ34から
は基準HD信号が選択的に出力されるようにする（ステッ
プS1）。このステップS1によってループフィルタ39は、
クランプ状態となる。

次いで、プロセッサはピックアップ７を担持している
スライダを半径方向に位相するスライダモータの駆動回
路に駆動指令を送出してプレイ動作の開始位置にピック
アップ７を移動させ（ステップS2）、起動信号生成回路
12にオン指令信号ｉを送出してスピンドルモータ２を加
速させると共に時間管理用のタイマをスタートさせる
（ステップS3）。

次いで、プロセッサは同期検出回路30からFP検出パル
スｇが出力されているか否かの判定（ステップS4）とタ
イムオーバーか否かすなわち時間管理用のタイマの出力
データが所定値以上になっているか否かの判定（ステッ
プS5）とを交互に行なうことによって、FP検出パルスｇ
が起動時から所定時間以内に出力されるか否かの判定を
なす。ステップS4、S5によってFP検出パルスｇが所定時
間以内に出力されたと判定されたときは、プロセッサは
制御信号s_Aによって切換スイッチ９から切換スイッチ11
を経たループアンプ26の出力が選択的に出力されるよう
にしてFPサーボループをオンにすると共に時間管理用の
タイマを再スタートさせる（ステップS6）。

次いで、プロセッサはFPサーボロック検出信号ｌ及び
HD検出信号e₂がFPサーボループオン後所定時間以内に出
力されるか否かの判定を行なう（ステップS7、S8）。ス
テップS7、S8によってFPロック検出信号ｌ及びHD検出信
号e₂が所定時間以内に出力されたと判定されたときは、
プロセッサは制御信号s_Dによって切換スイッチ11からル
ープフィルタ39の出力が選択的に出力されるようにして
HDサーボループをオンにすると共に時間管理用のタイマ
を再スタートさせ、かつ制御信号s_Eによってループフィ
ルタ39におけるスイッチ51、54をオンにし、56をオフに
してクランプ状態を解除する（ステップS9）。このの
ち、プロセッサはHDサーボロック検出信号ｎがHDサーボ
ループオン後所定時間以内に出力されるか否かの判定を
行なう（ステップS10、S11）。ステップS10、S11によっ
てHDサーボロック検出信号ｎが所定時間以内に出力され
たと判定されたときは、プロセッサはステップS1に移行
する直前に実行していたルーチンの実行を再開する。ス
テップS10、S11によってHDサーボロック検出信号ｎが所
定時間以内に出力されなかったと判定されたときは、プ
ロセッサはFP検出パルスｂが出力されているか否かを判
定する（ステップS12）。ステップS12においてFP検出パ
ルスｂが出力されていると判定されたときは、プロセッ
サは再びステップS6に移行する。

ステップS4、S5によってFP検出パルスｇが所定時間以
内に出力されなかったと判定されたときは、プロセッサ
は制御信号s_Aによって切換スイッチ９から制御信号生成
回路８の出力が選択的に出力されるようにしてFGサーボ
ループをオンにする（ステップS13）。こののち、プロ
セッサは同期検出回路30からFP検出パルスｇが出力され
るか否かの判定を繰り返して行ない（ステップS14）、F
P検出パルスｇが出力されたと判定されたときのみステ
ップS6に移行する。

また、ステップS7、S8によってFPサーボロック検出信
号ｌ及びHD検出信号e₂が所定時間以内に出力されなかっ
たと判定されたとき、及びステップS12においてFP検出
パルスｂが出力されてないと判定されたときもプロセッ
サはステップS13に移行する。

以上の動作におけるステップS3によってスピンドルモ
ータ２の回転動作が起動され、ディスク１の回転速度が
徐々に加速される。ディスク１の回転速度が規定の回転
速度の±20％の範囲内の値になると、復調回路16から出
力されるMUSE信号中のFPパルスの検出が可能となり、同
期検出回路30におけるFP検出回路301からFP検出パルス
ｇが出力される。このFP検出パルスｇが起動時から所定
時間以内に出力されると、ステップS4〜S6によってFPサ
ーボループがオンになり、フレームパルスによる時間軸
の粗調整が開始される。尚、このFPサーボループは、周
波数制御ループであり、位相制御ループは含まれていな
い。このため、ループ帯域が広く、かつループ特性が安
定となり、30Hzという低い周波数のフレームパルスによ
るFPサーボループの引込み時の安定性が確保できる。

このFPサーボループによってディスク１の回転速度を
規定の回転速度の±１％の範囲内の値にすることができ
る。

このFPサーボループがロック状態になると、同期検出
回路30におけるHD検出が可能になり、HD検出信号e₂が出
力される。FPサーボループがオンになってから所定時間
以内にこのFPサーボループがロック状態になり、かつHD
検出信号e₂が出力されると、ステップS7〜S9によってFP
サーボループがオフになると同時にHDサーボループがオ
ンになり、HD信号による時間軸の粗調整が開始される。

HD信号は、FPパルスに比して周波数レートが高いの
で、HDサーボループがオンすることによってスピンドル
サーボループのループ帯域が広くなることになり、スピ
ンドルサーボの安定性が良好となる。

このHDサーポループがオンになる前は、ループフィル
タ39において、スイッチ51、54がオフであり、かつスイ
ッチ56がオンであるので、アクティグフィルタ57の出力
電圧V_Oは、オペアンプ53の負側入力端子が印加されてい
る電圧V_Cに等しくなる。また、それと同時に同期検出回
路30におけるHD検出が可能になる前の位相差信号ｍ及び
周波数弁別信号ｑがアクティブフィルタ57に供給され
ず、また抵抗R₄とコンデンサC₄との直列接続点に電圧V_C
が印加されているので、コンデンサC₄の両端間には電圧
が印加されず、コンデンサC₄は電荷が蓄積されてない状
態（ノンチャージ状態）になっている。

ここで、HDサーボループのロック時のアクティブフィ
ルタ57の出力電圧V_Oが電圧V_Cに等しくなることとしてい
る故、HDサーポループがオンになる前にコンデンサC₄は
HDサーボループのロック時のチャージ状態に近い状態と
なる。従って、HDサーポループのオン時において、スイ
ッチ51、54がオンになり、かつスイッチ56がオフになっ
てループフィルタ39のクランプ状態が解除される瞬間に
ループフィルタ39の出力がHDサーボループの制御中心値
に等しくなることとなり、HDサーボループのロックイン
が迅速になされるのである。

尚、上記実施例においてはHDサーボループのオンと同
時にスイッチ51、54がオンになり、かつスイッチ56がオ
フになってクランプ状態が解除されるとしたが、HDサー
ボループのオン時から若干遅れたタイミングでクランプ
状態が解除されるようにしてもよく、そうすることによ
ってHDサーボループに外乱が与えられることを確実にな
くすことができることとなる。

尚、HDSサーボループの応答は臨界制動的であること
が望ましく、HDサーボループの制動係数は１に設定する
とよい。また、HDサーボループのロック時にはコンデン
サC₄にはオフセット分が充電されることがあるが、抵抗
R₄とコンデンサC₄との直列接続点にはロック時の出力電
圧V_Oにほぼ等しい程度の電圧を印加すれば実用上問題は
ない。

また、FP検出パルスｇが起動時から所定時間以内に出
力されなかったとき及びFPサーボループがオンになって
から所定時間以内はこのFPサーボループがロック状態に
なり、かつHD検出信号e₂が出力されなかったとき並びに
HDサーボループがオンになってから所定時間以内にロッ
ク状態にならず、かつFP検出パルスｇが出力されないと
きは、ステップS11によってFGサーボループがオンにな
る。このFGサーボループは、FP検出が万一行なえないと
きの保護のためのものであり、FGサーボループがオンに
なると、F/V変換回路４の出力電圧が基準電圧発生回路
６から出力された基準電圧と等しくなるようにスピンド
ルモータ２の回転速度が制御される。

ここで、CLV（線速度一定）ディスクの演奏時の線速
度ｖとディスクの回転数Ｎ［rpm］との関係は、ピック
アップの半径位置をｒとすれば、Ｎ＝（v/2πｒ）×60
という式で表わされ、第７図のグラフで示す如くなる。
このとき、基準電圧発生回路６は、ポテンショメータの
出力電圧によって示されるピックアップの半径位置が例
えば第７図に示す如く可変範囲を９分割して得た各範囲
のうちのいずれに存在する位置であるかを検知し、互い
に異なる９レベルのうちの検知した範囲に対応する１つ
を基準電圧として生成するように構成することができ
る。また、F/V変換回路４は、第８図に示す如く変動回
転数範囲内で直線性を保つように構成することができ
る。こうすることにより、ディスク１の回転速度は、FG
サーボにより規定の回転速度より若干高いか又は低い値
に制御され、FP検出が可能となる。

また、制御信号s_Cによって切換スイッチ34からHD検出
信号e₁が選択的に出力されるようにすると、既に説明し
た如くPLL回路23からHD検出信号e₁に位相同期した可変
タイミング信号が出力されて時間軸の微調整が開始さ
れ、ディスクの偏心等に起因するジッタが除去される。
このとき、スピンドルサーボループは、HDサーボループ
であってもその帯域は十数Hz、ジッタ制御系のPLLルー
プの帯域は数KHzであるため、PLLループの応答は速く、
PLLループ切換えによる引込み瞬時に行なわれ、スピン
ドルサーボ系に外乱が与えられることはない。

従って、PLLループの切換えは、FPサーボループがロ
ック状態になってHD検出が可能になった時点で行なって
もよいが、スピンドル系のHDサーボループがロック状態
になった時点で行なうようにしてもよい。

また、制御信号s_Bによりスイッチ19がオンになると、
MUSE信号のクランプが開始されるが、このMUSE信号のク
ランプの開始は、HD検出OK信号ｄが出力されてから行な
うようにするとよい。

以上、起動時の各部の動作について説明したが、次に
スキャン時の各部の動作について第９図のフローチャー
トを参照して説明する。

メインルーチン等の実行中にタイマ等による割り込み
によってプロセッサはステップS21に移行し、例えばス
キャンフラグがセットされているか否かによりスキャン
動作中であるか否かを判定する。尚、スキャンフラグ
は、スキャン動作を制御するルーチン（図示せず）によ
ってスキャン動作中においてセットされるものとする。

ステップS21においてスキャン動作中でないと判定さ
れたときは、プロセッサはステップS21に移行する直前
に実行していたルーチンの実行を直ちに再開し、スキャ
ン動作中であると判定されたときはHDサーボロック検出
信号ｎが出力されているか否かを判定する（ステップS2
2）。ステップS22においてHDロック検出信号ｎが出力さ
れてないと判定されたときは、プロセッサは制御信号s_D
によって切換スイッチ11からループアンプ26の出力が選
択的に出力されるようにしてFPサーボループをオンにす
ると共に制御信号s_Eによってループフィルタ39をクラン
プ状態にする（ステップS23）。

ステップS22においてHDロック検出信号ｎが出力され
ていると判定されたときは、プロセッサは例えばスキャ
ンフラグがクリヤされているか否かによりスキャン動作
が終了したか否かを判定する（ステップS24）。ステッ
プS24において、スキャン動作が終了してないと判定さ
れたときはプロセッサは再びステップS22に移行し、ス
キャン動作が終了したと判定されたときはプロセッサは
ステップS21に移行する直前に実行していたルーチンの
実行を再開する。

ステップS23によってFPサーボループをオンにしたの
ちは、プロセッサはFP検出パルスｇが出力されているか
否かを判定する（ステップS26）。ステップS26において
FP検出パルスｇが出力されていると判定されたときは、
プロセッサはFPサーボロック検出信号ｌが出力されてい
るか否かを判定する（ステップS27）。ステップS26にお
いてFP検出パルスｇが出力されてないと判定されたとき
は、プロセッサは制御信号s_Aによって切換スイッチ９か
ら制御信号生成回路８の出力が選択的に出力されるよう
にしてFGサーボループをオンにし（ステップS28）、FP
検出パルスｇが出力されているか否かの判定を繰り返し
て行ない（ステップS29）、FP検出パルスｇが出力され
たと判定されたときのみステップS23に移行する。

ステップS27いおいてFPサーボロック検出信号ｌが出
力されていると判定されたときは、プロセッサは制御信
号s_Dによって切換スイッチ11からループフィルタ39の出
力が選択的に出力されるようにしてHDサーボループをオ
ンにすると共に制御信号s_Eによってループフィルタ39に
おけるスイッチ51、54をオンにし、56をオフにしてクラ
ンプ状態を解除し（ステップS30）、再びステップS22に
移行する。

以上の動作におけるステップS22、S23によってスキャ
ン中にHDサーボループが非ロック状態になると、FPサー
ボループがオンになり、FPサーボループによる時間軸の
粗調整がなされる。スキャン動作中は、このFPサーボル
ープが支配的になり、スキャン動作終了後は、ステップ
S26〜S30によりHDサーボループが再びオンになる。この
HDサーボループが再びオンになるときも、ループフィル
タ39におけるスイッチ51、54、56の作用によってHDサー
ボループにコンデンサC₄による外乱は与えられないので
ある。

また、スキャン動作中もFP検出が不能になったとき
は、ステップS28によりFGサーボループがオンになる。
また、スキャン動作中であってもFPサーボループがロッ
ク状態になり、HD検出が可能になってHDサーボループが
オンになることもあり得る。

第10図は、ループフィルタ39の他の例を示すブロック
図であり、位相差信号ｍ及び周波数弁別信号ｑがディジ
タル信号である場合に使用して好適な構成例を示してい
る。同図において、位相差信号ｍ及び周波数弁別信号ｑ
はそれぞれスイッチ51及び54を介してディジタルフィル
タ61に供給される。ディジタルフィルタ61にはシステム
コントローラ10から制御信号s_Eがクランプパルスとして
供給されている。ディジタルフィルタ61は、クランプパ
ルスによってFPサーボループがオンのときはHDサーボル
ープのロック時の出力値すなわち制御中心値をプリセッ
ト値として出力するように構成されている。このディジ
タルフィルタ61の出力は、D/A変換器62に供給されてア
ナログ信号に変換されたのちLPF63及びアンプ64を介し
てスイッチ11の他入力となる。

以上の構成においてもHDサーボループのオン時に切換
スイッチ11の切換がなされたのちスイッチ51、54が瞬時
にオンになるようにすることにより第５図の回路と同様
の作用が働く。

第11図は、同期検出回路30の他の構成例を示すブロッ
ク図であり、A/D変換回路21の出力データは、FP検出回
路40、HDパターン検出回路41、遅延回路42に供給され
る。また、PLL回路23の出力パルスｃはFP検出回路40、H
D検出窓発生回路43、HDパターン検出回路41、遅延回路4
2、HD位相検出回路44、クランプパルス発生回路45に供
給される。

FP検出回路40は、FP検出回路26と同様にMUSE信号中の
フレームパルスをパターン認識によって検出してFP検出
パルスｇを出力する。このFP検出パルスｇは、HD検出窓
発生回路43及びクランプパルス発生回路45に供給され
る。HD検出窓発生回路43は、FP検出パルスｇによってフ
レームパルス点ｐの直後のHD信号を検出するための24ク
ロック期間に亘って依存する検出窓信号ｈを発生し、こ
ののちHDパターン検出回路41から出力されるHD検出信号
e₂の立ち上がり点を基準にして465クロック期間後の時
点から489クロック期間後の時点までの24クロック期間
に亘って存在する信号を検出窓信号ｈとして出力すると
いう動作をFP検出パルスｇが発生する毎に繰り返して行
なう。

検出窓信号ｈは、HDパターン検出回路41に供給され
る。HDパターン検出回路41は、検出窓信号ｈが存在する
ときのみ第３図（Ａ）に示す如きHD信号の存在をパター
ンによって認識し、同図（Ｂ）に示す如きクロックパル
スｃに同期して同図（Ｃ）に示す如くHD検出信号e₂を生
成する。このHDパターン検出回路41におけるパターン認
識は、例えばHDポイントの直前及び直後の３クロック期
間程度におけるパターンに対して行なわれる。HDポイン
トは、ジッタがない場合、HD検出信号e₂の立ち上がり点
から477クロック期間離れて存在することになるので、H
D検出窓発生回路43から出力されるHD検出窓信号ｈは次
のHDポイントを中心に24クロック期間に亘って存在する
こととなる。この24クロック期間幅がHD検出範囲とな
る。

また、MUSE信号をA/D変換して得られたデータは、遅
延回路42によって所定クロック期間だけ遅延されたのち
HD位相検出回路44に供給される。HD位相検出回路44は、
最初のHD検出信号e₂の発生後の最初のクロックパルスｃ
に同期して遅延回路44の出力データからHDポイントの基
準値である128レベルを差し引いて得た値に対応するレ
ベルを有するアナログ信号に変換しHD検出信号e₁として
出力し、以後480クロック期間おきに同様にして得たア
ナログ信号をHD検出信号e₁として出力する。また、それ
と共にHD位相検出回路44は、480クロック期間毎のHD検
出信号e₁及びe₂の発生によってHD検出OK信号ｄを出力す
る。このHD位相検出回路44から出力されたHD検出信号e₁
は、HDポイントに対するクロックパルスｃの位相誤差情
報を有している。このHD検出信号e₁をループフィルタ等
を介してVCOに供給し、このVCOからクロックパルスｃを
得るようにすることによりHDポイントに同期したクロッ
クパルスｃが得られ、また、このクロックパルスｃによ
って時間軸の微調整をなすことができる。

尚、HD検出信号e₂の発生時点から３クロック期間前に
HDポイントが位置するので、遅延回路42は、この遅延調
整をなすために設けられたものであり、ラッチ回路等に
よって構成される。

また、クランプパルス発生回路45は、FP検出パルスｇ
及びHD検出OK信号ｄによってMUSE信号の例えば563ライ
ンに設けられているクランプレベル期間を検出して当該
期間に亘ってクランプパルスｆを出力する。このクラン
プパルスｆは、MUSE信号の直流再生のためになすクラン
プの際に使用することができる。

以上の構成においてはHD検出信号e₁は、HDポイントに
対するクロックパルスｃの位相誤差情報を有しているの
で、第１図の装置においてクロックパルスｃを発生する
PLL回路23を形成している各ブロック、分周回路32及び
切換スイッチ34の接続を第12図に示す如くすることがで
きる。

第12図において、HD検出信号e₁は切換スイッチ34の一
入力になっている。切換スイッチ34の出力は、制御信号
生成回路38に供給される。この制御信号発生回路38の出
力は、VCO37に制御入力として供給される。このVCO37の
出力がパルスｃとして出力される。このVCO37の出力
は、分周回路36によって分周されたのち位相比較回路に
供給され、分周回路32の出力と比較される。この位相比
較回路35の出力は切換スイッチ34の他入力になってい
る。

以上の如き構成においても第１図の装置と同様の作用
が働くのは明らかである。

尚、HD検出信号e₁は、アナログ変換されたHD位相誤差
情報であるが、これをアナログ変換せずディジタル値の
ままで第10図に示すHD位相誤差信号ｍとして使用する方
法も可能である。この場合は、位相比較器31が不要であ
る。

発明の効果以上詳述した如く本発明による時間軸制御装置は、再
生ビデオ信号中から検出したHD信号に基づいて記録ディ
スクの回転速度の制御をなすHDサーボループと、再生ビ
デオ信号中から検出したフレームパルスに基づいて記録
ディスクの回転速度の制御をなすFPサーボループとを備
え、上記FPサーボループ及びHDサーボループ各々を択一
的にオン状態にするのである。

よって、かかる構成によれば、ディスクプレーヤの起
動時等において記録ディスクからHD信号の検出が困難で
あっても、この間、記録ディスクから比較的容易に再生
することが出来るフレームパルスに基づいた回転速度制
御を実施することが可能となるのである。

更に、本発明による時間軸制御装置においては、上記
HDサーボループにおけるループフィルタは、HDサーボル
ープのオープン時にその出力値をサーボループの制御中
心値に固定する構成しているので、HD信号による時間軸
制御の開始時にHDサーボループに外乱が与えられること
がなく、良好な時間軸制御がなされることとなる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック図、第２図
は、第１図の装置における同期検出回路30の具体的な構
成を示すブロック図、第３図及び第４図は、第２図の回
路HD波形検出回路の動作を示す波形図、第５図は、第１
図の装置におけるループフィルタ31の具体的な構成を示
す回路図、第６図は、第１図の装置におけるプロセッサ
の動作を示すフローチャート、第７図は、CVLディスク
におけるピックアップの半径位置と回転数との関係を示
すグラフ、第８図は、第１図の装置におけるF/V変換回
路４の特性を示すグラフ、第９図は、第１図の装置にお
けるプロセッサの動作を示すフローチャート、第10図
は、第１図の装置におけるループフィルタ31の具体的な
構成の他の例を示す回路ブロック図、第11図は、同期検
出回路30の具体的な構成の他の例を示すブロック図、第
12図は、同期検出回路30として第11図の回路を使用した
ときの第１図の装置の各ブロック間の接続を示す図、第
13図は、MUSE信号の波形図、第14図は、HD信号の波形
図、第15図は、フレームパルスの波形図である。主要部分の符号の説明２……スピンドルモータ９、11、34……切換スイッチ 10……システムコントローラ 25、33……周波数弁別回路 30……同期検出回路 31……位相比較回路 39……ループフィルタ

Claims

(57)【特許請求の範囲】

【請求項１】所定間隔毎に配置された第１同期信号及び
前記第１同期信号よりも長周期にて配置された第２同期
信号各々を含む情報信号が記録された記録ディスクから
記録情報の再生を行うディスクプレーヤにおける時間軸
制御装置であって、前記記録ディスクから再生された再生信号中から前記第
１同期信号及び第２同期信号を夫々検出する同期信号検
出手段と、前記第１同期信号に基づいて前記記録ディスクの回転速
度の制御による時間軸制御をなす第１サーボループと、前記第２同期信号に基づいて前記記録ディスクの回転速
度の制御による時間軸制御をなす第２サーボループと、前記第１及び第２サーボループの内のいずれか一方を択
一的にオン状態にするサーボループ選択手段とからな
り、前記第１サーボループは、該第１サーボループがオフ状
態である期間中はその出力値をサーボループの制御中心
値に固定するループフィルタを備えていることを特徴と
する時間軸制御装置。