JPH0256768A

JPH0256768A - 時間軸制御装置

Info

Publication number: JPH0256768A
Application number: JP63207117A
Authority: JP
Inventors: Takao Sawabe; 孝夫澤辺
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1988-08-20
Filing date: 1988-08-20
Publication date: 1990-02-26
Anticipated expiration: 2012-11-05
Also published as: JP2672586B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明は、記録ディスクに記録されている映像情報等の
情報を再生するディスク演奏装置における時間軸制御装
置に関する。

背景技術いわゆる高品位（Ｉｌｌｇｈ　Ｄｅｌ’１ｎｌｔｉｏｎ
　）ビデオ信号のサンプリングを行ない、得られたサン
プルデータに対して一定の手順に従って間引きや並べ換
え等のデータ処理を行ない、その後被処理信号をＤ／Ａ
変換によってアナログ信号に戻すようにして得られるビ
デオ信号（以下、サンプル化ビデオ信号と称する）をベ
ースバンド信号として伝送或いは記録再生する方式が提
案されている。

かかるサンプル化ビデオ信号を使用した例としては、高
品位ビデオ信号を帯域幅が約８ＭＨｚになるまで帯域圧
縮して放送衛星による伝送を可能にするＭＵ　Ｓ　Ｅ　
（ＭｕｌｔｉｐｌｅＳｕｂ−Ｎｙｑｕｌｓｔ　Ｓａｍｐ
Ｈｎｇ　Ｅｎｃｏｄｉｎｇ）方式がある。

このＭＵＳＥ方式によれば、高品位ビデオ信号を光学式
ビデオディスク等の記録媒体に記録することも容易にな
る。

第１３図にＭＵＳＥ信号の波形例を示す。ＭＵＳＥ信号
には水平同期信号（以下、ＨＤ信号と称す）が画像信号
と同一極性で付加されており、画像信号のｐ−ｐ値の約
１／２の振幅を有する。また、ｉ＋１番１」のラインの
ＨＤ信号波形は、ｉ番目のラインのＨＤ信号波形を反転
したものである。

第１４図にＨＤ信号の波形を示す。ＭＵＳＦ、信号は、
１水平走査期間が４８０のサンプル値からなり、第１３
図にサンプル番号として示されている数字は、１水平走
査期間の最初のサンプルから何番目のサンプルであるか
を表わしている。ここで、サンプル番号６の振幅値は、
ＨＤポイントと称される位相基準点であり、ＭＵＳＥ信
号をデコードするデコーダにおいてＭＵＳＥ信号のりサ
ンプリングのために生成されるクロックの位相制御に使
用される。

また、第１４図にレベルとして示されている数字は、Ｍ
ＵＳＥ信号を２５６レベルに量子化した場合の各サンプ
ルのレベルを表わしている。上記ＨＤポイントのレベル
は１２８レベルであり画像ｆＳ号振幅の中央値である。

また、ＭＵＳＥ信号にはＨＤ信号と共に第１５図（Ａ）
及び同図（Ｂ）に示す如きフレームパルスが１番目及び
２番目のラインにそれぞれ挿入されている。このフレー
ムパルスによりＨＤ信号波形の反転がリセットされてい
る。

一方、ビデオディスクプレーヤ等のディスク演奏装置は
、ディスクを回転駆動するスピンドルモータの駆動制御
によってディスクと信号読取手段としてのピックアップ
との相対速度を制御することにより時間軸の粗調整を行
ない、ピックアップによってディスクから得られた読取
信号をＣＯＤ。

メモリ等を使用して読取信号中の同期信号と別途生成し
た基準信号との位相差に応じた時間だけ遅延することに
よりディスクの偏心等による時間軸変動を除去する時間
軸の微：Ａ整を行なうように構成されている。

ところが、上記の如＜ＭＵＳＥ信号の同期信号は正極同
期であり、同期°信号の振幅が画像信号のレベル内に存
在する。この結果、ＭＵＳＥ信号においては従来のＮＴ
ＳＣ信号の場合のように振幅分離等の方法で同期信号を
検出することは困難であり、正常な時間軸で信号が再生
されてないと同期分離は難しい。

このため、正常な再生がなされてない場合、例えばビデ
オディスクプレーヤにおける再生の際のスピンドルモー
タの立ち上がりやバースト的な大きなドロップアウトに
よって回転速度の乱れが生じたとき或いはスキャン、サ
ーチ等のトリックプレイの後通常再生に戻るときのよう
にディスクの回転が正常でない状態での時間軸制御には
、ＭＵＳＥ信号の同期信号を使用できないことになる。

そこで、ＭＵＳＥ信号をビデオディスクに記録する際に
映像ＦＭ変調信号にこの映像ＦＭ変調信号の下側波帯よ
り低い帯域に正弦波のパイロット信号を周波数多重し、
再生時にこのパイロット信号を分離して時間軸誤差の検
出を行なうようにすることが提案されている。ところが
、かかる方式においてはディスク記録時のパイロット信
号の多重及びディスク再生時の分離、抽出といった過程
及びその回路が必要であり、また再生画像へのパイロッ
ト信号の影響を完全に除去することが困難であるという
欠点がある。

発明の概要本発明は、上記した点に鑑みてなされたものであって、
パイロット信号を用いずに時間軸制御を良好に行なうこ
とができる時間軸制御装置を提供することである。

本発明による時間軸制御装置は、第１指令に応じてオン
となって読取信号中のＨＤ信号に基づいて記録ディスク
の回転速度の制御による時間軸制御をなすＨＤサーボル
ープと、第２指令に応じてオンとなって読取信号中のフ
レームパルスに基づいて記録ディスクの回転速度の制御
による時間軸制御をなすＦＰサーボループと、起動時及
びＨＤサーボループが非ロック状態になった場合には読
取信号中のＨＤ信号が検出されるまで第２指令を発した
のち第１指令を発する制御手段とを含み、ＨＤサーボル
ープは、第３指令に応じてその出力の制御中心値を生ず
る状態を取るループフィルタを有し、かつ制御手段はＨ
Ｄサーボループのオープン時に第３指令を発するように
構成されている。

実施例以下、本発明の実施例につき第１図乃至第１２図を参照
して詳細に説明する。

第１図において、ディスク１はスピンドルモータ２によ
って回転駆動される。スピンドルモータ２にはこのスピ
ンドルモータ２の回転数に応じた周波数のＦＧ倍信号発
生する周波数発電機３が内蔵されている。この周波数発
電機３から出力されたＦＧ倍信号、微分回路等からなる
Ｆ／Ｖ変換回路４に供給されてＦＣ信号の周波数に応じ
たレベルを有する信号に変換される。このＦ／Ｖ変換回
路４の出力は、加減算回路５に供給される。加減算回路
５には、基準電圧発生回路６の出力が供給されている。

基準電圧発生回路６には、例えばピックアップ７を担持
するスライダ（図示せず）のディスク１に対する半径方
向における相対位置（以下、半径位置と称す）に応じた
電圧を生成するように接続されたポテンショメータ（図
示せず）の出力電圧ｖｐが供給されている。基準電圧発
生回路６は、該ポテンショメータの出力電圧ｖｐによっ
てピックアップ７の半径位置に応じた基準電圧を発生す
るように構成されている。

加減算回路５において、基準電圧発生回路６の出力から
Ｆ／Ｖ変換回路４の出力が差し引かれ、エラー信号が生
成される。この加減算回路５の出力は、ループフィルタ
、ループゲイン調整アンプ等からなる制御信号生成回路
８を介して切換スイッチ９の一人力になっている。

切換スイッチ９は、システムコントローラ１０から出力
される制御信号ｓＡに応じて制御信号生成回路８、切換
スイッチ１１及び加速信号生成回路１２の出力のうちの
１つを選択的に出力する構成となっている。また、加速
信号生成回路１２は、システムコントローラ１０から供
給されるオン指令信号ｉに応答してスピンドルモータ２
を加速するための所定レベルの駆動信号を発生する構成
となっている。切換スイッチ９の出力は、ドライブアン
プ１３を介してスピンドルモータ２に駆動信号として供
給され、ディスク１の回転速度が制御される。起動時等
において、切換スイッチ９から制御信号生成回路８の出
力が選択的に出力されると、周波数発電機３、Ｆ／Ｖ変
換回路４、加減算回路５、制御信号生成回路８、切換ス
イッチ９、ドライブアンプ１３及びスピンドルモータ２
で形成されるＦＣサーボループがオンになってディスク
１の回転速度がピックアップ７の半径位置における規定
速度に収束するようにスピンドルモータ２の駆動制御が
なされる。

一方、ピックアップ７のＲＦ（高周波）信号出力は、Ｒ
Ｆアンプ１５によって増幅されたのち、Ｆ　Ｍ復調器等
からなる復調回路１６に供給されてＭＵＳＥ信号が復調
される。尚、ピックアップ７を担持するスライダを半径
方向に駆動してピックアップの読み取り位置を制御する
スライダモータ、モータ駆動回路等が設けられているが
、本図では省略されている。

復調回路１６から出力されたＭＵＳＥ信号は、ＬＰＦ　
（ローパスフィルタ）１７を介してクランプ回路１８に
供給される。クランプ回路１８には、スイッチ１９を介
して同期検出回路３０からクランプパルスが供給される
。スイッチ１９は、システムコントローラ１０から出力
される制御信号ｓＢに応じてオンになる構成となってい
る。また、クランプ回路１８は、供給されたクランプパ
ルスによってＭＵＳＥ信号の所定部を例えば１２８７２
５ｆｔレベルにクランプして直流成分を再生する。この
クランプ回路１８によって直流再生されたＭＵＳＥ信号
は、Ａ／Ｄ　（アナログ・ディジタル）変換回路２１及
び同期検出回路３０に供給される。Ａ／Ｄ変換回路２１
にはＰＬＬ回路２３の出力パルスＣが供給されている。

Ａ／Ｄ変換回路２１においてはＰＬＬ回路２３の出力パ
ルスＣによってＭＵＳＥ信号のサンプリングがなされ、
得られたサンプル値が順次ディジタルデータに変換され
る。このＡ／Ｄ変換回路２１から出力されるサンプルデ
ータは、メモリ２９及び同期検出回路３０に供給される
。同期検出回路３０にはＰＬＬ回路２３の出力パルスＣ
が（」（給されている。同期検出回路３０は、後述する
如くフレームパルス点を検出してＦＰ検出パルスｇを出
力する一方、同期信号の位相基準点である１２８レベル
のＨＤポイントの検出を行ってＨＤポイントに同期した
ＨＤ検出信号ｅ１を出力すると共に、ＨＤ信号波形によ
ってＨＤ信号を検出してＨＤポイントには必ずしも同期
しないＨＤ検出信号ｅ２を出力し、かつＨＤ検出信号ｅ
１に基づいてクランプパルスｆの生成を行なう構成とな
っている。

同期検出回路３０から出力されたＦＰ検出パルスｇは、
周波数弁別回路２５に供給される。周波数弁別回路２５
は、例えば分周回路３２から出力されるカウントクロッ
クパルスｋによってＦＰ検出パルスｇの周波数カウント
を行なって得たデータをＤ／Ａ変換して周波数弁別信号
として出力すると共にこのＤ／Ａ変換入力の上位３ビッ
ト程度の値が安定したときＦＰサーボロック検出信号Ω
を発生する構成となっている。この周波数弁別回路２５
から出力された周波数弁別信号は、ループアンプ２６を
介して切換スイッチ１１の一人力となっている。また、
ＦＰザーボロック検出信号ｇは、システムコントローラ
１０にｌｊ％給される。

同期検出回路３０から出力されたＨＤ検出信号ｅ２は、
位相比較回路３１及び周波数弁別回路３３に供給される
。位相比較回路３１は、ＨＤ検出信号ｅ２と分周回路３
２から出力される基／ｒ１ＨＤ信号との位相比較を行な
って両信号間の位相差に応じた位相差信号ｍを生成する
と共にこの位相差信号ｍのレベルが所定値以下になった
ときＨＤサーボロック検出信号ｎを発生する構成となっ
ている。周波数弁別回路３３は分周回路３２から出力さ
れるカウントクロックパルスｋによってＨＤＩ出信号ｅ
２の周波数カウントを行なって得られたデータをＤ／Ａ
変換して周波数弁別信号ｑとして出力する（ＩＸ７成と
なってい゛る。分周回路３２は、基桑クロック発生回路
２４から出力される基阜クロックａを４分周してカウン
トクロックパルスｋを生成すると同時に基阜クロックａ
を４８０分周して基準ＨＤ信号を生成する構成となって
いる。

位相比較回路３１から出力された位相差信号ｍ及び周波
数弁別回路３３から出力された周波数弁別信号ｑは、ル
ープフィルタ３９に供給される。

ループフィルタ３９は、後述する如く位相差信号ｍ及び
周波数弁別信号ｑの位相補償をなす例えばアナログアク
ティブフィルタからなっており、このアナログアクティ
ブフィルタはシステムコントローラから出力される制御
信号ＳＥによってその出力の制御中心値を生ずる状態を
取るように構成されている。このループフィルタ３９の
出力は、切換スイッチ１１の他入力となっている。

切換スイッチ１１は、システムコントローラ１０から出
力される制御信号ｓＯによってループアンプ２６の出力
及びループフィルタ３９の出力のうちの一方を選択的に
出力する構成となっている。

切換スイッチ９から切換スイッチ１１の出力が選択的に
出力され、かつ切換スイ、ツチ１１からルブアンブ２６
の出力が選択的に出力されるとき、ピックアップ７、Ｒ
Ｆアンプ１５、復調回路１６、ＬＰＦ１７、クランプ回
路１８、Ａ／Ｄ変換回路２１、同期検出回路３０、周波
数弁別回路２５、ループアンプ２６、切換スイッチ１１
．９、ドライブアンプ１３及びスピンドルモータ２から
なるＦＰサーボループが閉成されてスピンドルモータ２
の回転速度がＦＰ検出パルスｇの周波数に応じて制御さ
れ、フレームパルスによる時間軸の粗調整がなされる。

また、切換スイッチ９から切換スイッチ１１の出力が選
択的に出力され、かつ切換スイッチ１１からループフィ
ルタ３９の出力が選択的に出力されるときピックアップ
７、ＲＦアンプ１５、復調回路１６、ＬＰＦ１７、クラ
ンプ回路１８、Ａ／Ｄ変換回路２１、同期検出回路３０
、位相比較回路３１、周波数弁別回路３３、ループフィ
ルタ３９、切換スイッチ１１．９、ドライブアンプ１３
及びスピンドルモータ２からなるＨＤサーボループが閉
成され、スピンドルモータ２の回転速度がＨＤ検出信号
ｅ２の周波数及びＨＤ検出信号ｅ２と基準ＨＤ倍信号間
位相差に応じて制御され、ＨＤ信号による時間軸の粗調
整がなされる。

同期検出回路３０から出力されるＨＤ検出信号ｅ１は切
換スイッチ３４の一人力になっている。

切換スイッチ３４には分周回路３２から出力された基準
ＨＤ信号が他入力として供給されている。

切換スイッチ３４は、システムコントローラ１０から出
力される制御信号ＳＣに応じてＨＤ検出信号ｅＩ及び基
準ＨＤ信号のうちの一方を選択的に出力する構成となっ
ている。この切換スイッチ３４の出力は、ＰＬＬ回路２
３における位相比較回路３５に供給されて分周回路３６
によって分周されたＶＣＯ（電圧制御型発振器）３７の
出力と比較され、両信号間の位相差に応じた位相差信号
が生成される。この位相差信号は、ループフィルタ、ル
ープゲイン調整アンプ等からなる制御信号生成回路３８
を介してＶＣＯ３７に制御入力として供給され、ＰＬＬ
ループが形成される。そして、ＶＣＯ３７からＨＤ検出
信号ｅ１又は基準ＨＤ信号に位相同期した１６．２ＭＨ
ｚを中心周波数とする可変タイミング信号が出力される
。このｖＣ０３７の出力がＰＬＬ回路２３の出力Ｃとし
てＡ／Ｄ変換回路２１、メモリ２９及び同期検出回路３
０に供給される。

メモリ２９は、例えばＦＩＦＯ（先入れ先出し）メモリ
からなり、Ａ／Ｄ変換回路２１から出力されたサンプル
データをＰＬＬ回路２３の出力パルスＣに同期して順次
書き込むと共に基準クロック発生回路２４から出力され
る基準クロックａに同期して順次読み出す。

ここで、システムコントローラ１０からの制御信号ｓｃ
によって切換スイッチ３４からＨＤ検出信号ｅ１が選択
的に出力されると、ＰＬＬ回路２３からＨＤ検出信号ｅ
ｌに位相同期した１６．２ＭＨｚを中心周波数とする可
変タイミング信号が出力される。従って、この可変タイ
ミング信号は、ＭＵＳＥ信号と同一の時間軸変動を有し
、この可変タイミング信号によってサンプルデータがメ
モリ２９に書き込まれ、書き込まれたデータが時間軸変
動のない基準クロックａによって読み出され、時間軸の
微調整がなされる。この時間軸の微調整によりディスク
の偏心等に起因するジッタが除去される。このメモリ２
９から読み出された一連のサンプルデータは、デコーダ
（図示せず）等に供給される。

システムコントローラ１０は、例えばプロセッサ、ＲＯ
ＭＳＲＡＭ、時間管理用のタイマ等からなるマイクロコ
ンピュータで形成されている。このシステムコントロー
ラ１０には、ポテンショメータの出力電圧Ｖ　Ｐ　ｓ同
期検出回路３０において生成されるＨＤ検出ＯＫ信号ｄ
及びＨＤ検出信号ｅ２、’ＦＰサーボロック検出信号ｆ
ｉ、ＨＤサーボロック検出信号ｎ１操作部（図示せず）
のキー操作に応じた指令等が人力される。システムコン
トローラ１０において、プロセッサはＲＯＭに予め格納
されているプログラムに従って入力された信号を処理し
、制御信号Ｓ　Ａ　’％’　Ｓ　Ｅ等によって各部を制
御する。

ここで、上記実施例における同期検出回路３０の具体的
な構成を第２図に示す。ｍ２図に示す如く、Ａ／Ｄ変換
回路２１の出力データはＦＰ検出回路３０１、ＨＤ検出
ＯＫ信号発生回路３０４及びＨＤ波形検出回路３０８に
供給され、クランプ回路１８の出力はコンパレータ３０
６に供給され、ＰＬＬ回路２３の出力パルスＣはＦＰ検
出回路３０１、ＦＰカウンタ３０２、除算回路３０３、
ＨＤ波形検出回路３０８に供給される。

ＦＰ検出回路３０１は、Ａ／Ｄ変換回路２１から出力さ
れるディジタル化されたＭＵＳＥ信号中信号−−ムパル
スをパターン認工によって検出してＦＰ検出パルスｇを
出力する。このＦＰＩ出パルスｇは、ＦＰカウンタ３０
２に供給される。ＦＰカウンタ３０２は、ＦＰ検出パル
スｇの発生周期に応じたデータを生成する。このＦＰカ
ウンタ３０２の出力データは、除算回路３０３に供給さ
れる。除算回路３０３の出力は、ＨＤ検出ＯＫ信号発生
回路３０４及びＨＤ検出回路３０５に供給される。ＨＤ
検出ＯＫ信号発生回路３０４からＨＤ険検出Ｋ信号ｄが
出力されてＨＤ検出回路３０５に供給される。また、Ｈ
Ｄ検出回路３０５には遅延回路３０７によって遅延され
たコンパレータ３０６の出力が供給される。これら３０
１〜３０７の各回路によって同期信号の位相基桑点であ
る１２８レベルのＨＤポイントの検出がなされ、ＨＤポ
イントに同期したＨＤ検出信号ｅ１が生成されるのであ
るが、これら３０１〜３０７の各回路については特願昭
６２−６１４９６号に詳述されているので、詳細な説明
は省略する。

ＨＤＩ出信号ｅ１は、クランプパルス発生回路３０９に
供給される。クランプパルス発生回路３０９は、ＦＰＩ
出パルスｐ及びＨＤ検出信号ｅ１によってＭＵＳＥ信号
の例えば第５６３ラインに設けられているクランプレベ
ル期間を検出して当該期間に亘ってクランプパルスｆを
出力するように構成されている。

また、ＨＤ波形検出回路３０８は、第３図（Ａ）に示す
如きＨＤ信号の波形を同図（Ｂ）に示す如きパルスＣに
よって入力データの表わすレベルを順次検知することに
よって検出し、同図（Ｃ）に示す如き立ち上がりエツジ
を有するＨＤ検出信号ｅ２を出力するように構成されて
いる。尚、ＰＬＬ回路２３に基準ＨＤ信号が選択的に供
給されているときは、パルスＣは、ＨＤ信号の位相基準
点に同期せず、ＨＤ検出信号ｅ２は第４図に示す如く位
相基準点から２〜４パルス分（３パルス中心）の遅延を
もったタイミングで出力される。しかし、このようなＨ
Ｄ検出信号ｅ２の位相誤差は、スピンドルサーボ系で問
題となるものではなく、切換スイッチ３４の切換によっ
て時間軸の微：凋性が開始されてパルスＣの位相が変化
してもスピンドルサーボにはほとんど影響がない。これ
は、スピンドルサーボ系のループ帯域とジッタ制御ＰＬ
Ｌのループ帯域間にはおよそ１００倍程度の差があるこ
とによる。

次に、ループフィルタ３９の具体的な構成を第５図に示
す。同図において、位相差信号ｍはスイッチ５１及びＣ
Ｒ回路５２を介してオペアンプ５３の負側入力端子に供
給される。ＣＲ回路５２は、スイッチ５１とオペアンプ
５３の負側入力端子間に直列接続された抵抗Ｒ１及びコ
ンデンサｃ１がらなっている。また、周波数弁別信号ｑ
は、スイッチ５４及びＣＲ回路５５を介してオペアンプ
５３の負側入力端子に１３（給される。ＣＲ回路５５は
、スイッチ５４とオペアンプ５３の負側入力端子間に直
列接続された抵抗Ｒ２及びコンデンサｃ２と、スイッチ
５４とオペアンプ５３の負側入力端子間に直列接続され
た抵抗Ｒ３及びコンデンサｃ３とからなっている。

オペアンプ５３の負側入力端子と出力端子間には抵抗Ｒ
４及びコンデンサＣ４が直列接続されている。これら抵
抗Ｒ４及びコンデンサｃ４の直列接続点には抵抗Ｒ５を
介して所定の電圧Ｖｃが印加されている。また、オペア
ンプ５３の負側入力端子と出力端子間には更にスイッチ
５６が接続されている。また、オペアンプ５３の正側入
力端子には抵抗Ｒ６を介して電圧Ｖｃが印加されている
。

これらＣＲ回路５２．５５、オペアンプ５３、抵抗Ｒ４
、Ｒ５、Ｒ６、コンデンサｃ４、スイッチ５６によって
アクティブフィルタ５７が形成されている。このアクテ
ィブフィルタ５７の出力は、アンプ５８を介してループ
フィルタ３９の出力として切換スイッチ１１の他入力に
なる。

スイッチ５１，５４は、システムコントローラ１０から
出力される制御信号ＳＥが例えば高レベルになったとき
オンになる構成となっており、スイッチ５６は、システ
ムコントローラ１ｏがらの制御信号ＳＥが例えば低レベ
ルになったときオンになる構成となっている。これらス
イッチ５１．５４かオン、かつスイッチ５６がオフのと
きは、位相差信号ｍ及び周波数弁別信号ｑの位相補償作
用が働くが、スイッチ５１．５４がオフ、かつスイッチ
５６がオンのときは、後述する如く出力のレベルが所定
レベルにクランプされ、がっコンデンサＣ４がノンチャ
ージ状態になる（以下、この状態をクランプ状態と称す
る）。

以上の構成におけるシステムコントローラ１０のプロセ
ッサの動作を第６図のフローチャートを参照して説明す
る。

メインルーチン等の実行中に操作部のキー操作によりス
タート指令が発せられると、プロセッサは制御信号Ｓ　
Ａ　−Ｓ　Ｈによって各スイッチの初期設定を行ない、
切換スイッチ９から加速信号生成回路１２の出力が選択
的に出力され、スイッチ１９及びループフィルタ３９に
おけるスイッチ５１．５４はオフになり、ループフィル
タ３９におけるスイッチ５６はオンになり、切換スイッ
チ１１からはループアンプ２６の出力が選択的に出力さ
れ、かつ切換スイッチ３４からは基準ＨＤ信号が選択的
に出力されるようにする（ステップＳｌ）。このステッ
プＳ１によってループフィルタ３９は、クランプ状態と
なる。

次いで、プロセッサはピックアップ７を担持しているス
ライダを半径方向に移送するスライダモータの駆動回路
に駆動指令を送出してプレイ動作の開始位置にピックア
ップ７を移動させ（ステップＳ２）、起動信号生成回路
１２にオン指令信号ｉを送出してスピンドルモータ２を
加速させると共に時間管理用のタイマをスタートさせる
（ステップＳ３）。

次いで、プロセッサは同期検出回路３０からＦＰ検検出
パルスゲ出力されているか否かの判定（ステップＳ４）
とタイムオーバーか否かすなわち時間管理用のタイマの
出力データが所定値以上になっているか否かの判定（ス
テップＳ５）とを交互に行なうことによって、ＦＰ検検
出パルスゲ起動時から所定時間以内に出力されるか否か
の判定をなす。ステップＳ４．８５によってＦＰ検検出
パルスゲ所定時間以内に出力されたと判定されたときは
、プロセッサは制御信号ＳＡによって切換スイッチ９か
ら切換スイッチ１１を経たループアンプ２６の出力が選
択的に出力されるようにしてＦＰサーボループをオンに
すると共に時間管理用のタイマを再スタートさせる（ス
テップＳ６）。

次いで、プロセッサはＦＰサーボロック検出信号ｐ及び
ＨＤ検出信号ｅ２がＦＰサーボループオン後後走定時間
以内出力されるか否かの判定を行なう（ステップＳ７、
Ｓ８）。ステップＳ７、Ｓ８によってＦＰロック険検出
号ｇ及びＨＤ　＃ｔＬ出信号ｅ２が所定時間以内に出力
されたと判定されたときは、プロセッサは制御信号ｓＯ
によって切換スイッチ１１からループフィルタ３９の出
力が選択的に出力されるようにしてＨＤサーボループを
オンにすると共に時間管理用のタイマを再スタートさせ
、かつ制御信号ＳＥによってループフィルタ３９におけ
るスイッチ５１．５４をオンにし、５６をオフにしてク
ランプ状態を解除する（ステップＳ９）。こののち、プ
ロセッサはＨＤサーボロック検検出信号炉ＨＤサーボル
ープオン後後足定時間以内出力されるか否かの判定を行
なう（ステップＳ１０．５１１）。ステップＳ１０、Ｓ
１１によってＨＤサーボロック検検出信号炉所定時間以
内に出力されたと判定されたときは、プロセッサはステ
ップＳ１に移行する直前に実行していたルーチンの実行
を再開する。ステップＳ１０、Ｓ１１によってＨＤサー
ボロック検検出信号炉所定時間以内に出力されなかった
と判定されたときは、プロセッサはＦＰ検検出パルスゲ
出力されているか否かを判定する（ステップ５１２）。

ステップＳ１２においてＦＰ検検出パルスゲ出力されて
いると判定されたときは、プロセッサは再びステップＳ
６に移行する。

ステップＳ４、Ｓ５によってＦＰ検検出パルスゲ所定時
間量−内に出力されなかったと判定されたときは、プロ
セッサは制御信号８Ａによって切換スイッチ９から制御
信号生成回路８の出力が選択的に出力されるようにして
ＦＣサーボループをオンにする（ステップ８１３）。こ
ののち、プロセッサは同期検出回路３０からＦＰ検検出
パルスゲ出力されるか否かの判定を繰り返して行ない（
ステップ５１４）、ＦＰ検検出パルスゲ出力されたと判
定されたときのみステップＳ６に移行する。

また、ステップＳ７、Ｓ８によってＦＰサーボロック検
出信号ｇ及びＨＤ検出信号ｅ２が所定時間以内に出力さ
れなかったと判定されたとき、及びステップＳ１２にお
いてＦＰ険検出ルスｂが出力されてないと判定されたと
きもプロセッサはステップＳ１３に移行する。

以上の動作におけるステップＳ３によってスピンドルモ
ータ２の回転動作が起動され、ディスク１の回転速度が
徐々に加速される。ディスク１の回転速度が規定の回転
速度の±２０％の範囲内の値になると、復調回路１６か
ら出力されるＭＵＳＥ信号中のＦＰパルスの検出が可能
となり、同期検出回路３０におけるＦＰＰ出回路３０１
からＦＰ検検出パルスケ出力される。このＦＰ検検出パ
ルスケ起動時から所定時間以内に出力されると、ステッ
プ８４〜Ｓ６によってＦＰサーボループがオンになり、
フレームパルスによる時間軸の粗調整が開始される。尚
、このＦＰサーボループは、周波数制御ループであり、
位相制御ループは含まれていない。このため、ループ帯
域が広く、かつループ特性が安定となり、３０Ｈｚとい
う低い周波数のフレームパルスによるＦＰサーボループ
の引込み時の安定性が確保できる。

このＦＰサーボループによってディスク１の回転速度を
規定の回転速度の±１％の範囲内の値にすることができ
る。

このＦＰサーボループがロック状態になると、同期検出
回路３０におけるＨＤ検出が可能になり、ＨＤ検出信号
ｅ２が出力される。ＦＰサーボループがオンになってか
ら所定時間以内にこのＦＰサーボループがロック状態に
なり、かつＨＤ検出信号ｅ２が出力されると、ステップ
８７〜Ｓ９によってＦＰサーボループがオフになると同
時にＨＤサーボループがオンになり、ＨＤ信号による時
間軸の粗調整が開始される。

ＨＤ信号は、ＦＰパルスに比して周波数レートが高いの
で、ＨＤサーボループがオンすることによってスピンド
ルサーボループのループ帯域が広くなることになり、ス
ピンドルサーボの安定性が良好となる。

このＨＤサーボループがオンになる前は、ループフィル
タ３９において、スイッチ５１．５４がオフであり、か
つスイッチ５６がオンであるので、アクティブフィルタ
５７の出力電圧ＶＯは、オペアンプ５３の負側入力端子
に印加されている電圧Ｖｃに等しくなる。また、それと
同時に同期検出回路３０におけるＨ　Ｄ　＋ｔＬ出が可
能になる前の位相差信号ｍ及び周波数弁別信号ｑがアク
ティブフィルタ５７に供給されず、また抵抗Ｒ４とコン
デンサＣ４との直列接続点に電圧Ｖｃが印加されている
ので、コンデンサＣ４の両端間には電圧が印加されず、
コンデンサＣ４は電荷が蓄積されてない状態（ノンチャ
ージ状８）になっている。

ここで、ＨＤサーボループのロック時のアクティブフィ
ルタ５７の出力電圧Ｖｏが電圧Ｖｃに等しくなることと
している故、ＨＤサーボループがオンになる前にコンデ
ンサＣ４はＨＤサーボループのロック時のチャージ状態
に近い状態となる。

従って、ＨＤサーボループのオン時において、スイッチ
５１．５４がオンになり、かつスイッチ５６がオフにな
ってループフィルタ３９のクランプ状態が解除される瞬
間にループフィルタ３９の出力がＨＤサーボループの制
御中心値に等しくなることとなり、ＨＤサーボループの
ロックインが迅速になされるのである。

尚、上記実施例においてはＨＤサーボループのオンと同
時にスイッチ５１．５４がオンになり、かつスイッチ５
６がオフになってクランプ状態が解除されるとしたが、
ＨＤサーボループのオン時から若干遅れたタイミングで
クランプ状態が解除されるようにしてもよく、そうする
ことによってＨＤサーボループに外乱が与えられること
を確実になくすことができることとなる。

尚、ＨＤサーボループの応答は臨界制動的であることが
望ましく、ＨＤサーボループの制動係数は１に設定する
とよい。また、ＨＤサーボループのロック時にはコンデ
ンサＣ４にはオフセット分が充電されることがあるが、
抵抗Ｒ４とコンデンサＣ４との直列接続点にはロック時
の出力電圧ＶＯにほぼ等しい程度の電圧を印加すれば実
用上問題はない。

また、ＦＰ検検出パルスケ起動時から所定時間以内に出
力されなかったとき及びＦＰサーボループがオンになっ
てから所定時間以内にこのＦＰサーボループがロック状
態になり、かつＨＤ検出信号ｅ２が出力されなかったと
き並びにＨＤサーボループがオンになってから所定時間
以内にロック状態にならず、かつＦＰ検検出パルスゲ出
力されないときは、ステップＳｌｌによってＦＣサーボ
ループがオンになる。このＦＣサーボループは、ＦＰＩ
出が万−行なえないときの保護のためのものであり、Ｆ
Ｇサーボループがオンになると、Ｆ／Ｖ変換回路４の出
力電圧が基準電圧発生回路６から出力された基準電圧と
等しくなるようにスピンドルモータ２の回転速度が制御
される。

、ここで、ＣＬＶ　Ｃ線速度一定）ディスクの演奏時の
線速度Ｖとディスクの回転数Ｎ　［ｒｐ１１］との関係
は、ピックアップの半径位置をｒとすれば、Ｎ−（ｖ／
２πｒ）Ｘ６０という式で表わされ、第７図のグラフで
示す如くなる。このとき、基準電圧発生回路６は、ポテ
ンショメータの出力電圧によって示されるピックアップ
の半径位置が例えば第７図に示す如く可変範囲を９分割
して得た各範囲のうちのいずれに存在する位置であるか
を検知し、互いに異なる９レベルのうちの検知した範囲
に対応する１つを基準電圧として生成するように構成す
ることができる。また、Ｆ／Ｖ変換回路４は、第８図に
示す如く変動回転数範囲内で直線性を保つように構成す
ることができる。こうすることにより、ディスク１の回
転速度は、ＦＣサーボにより規定の回転速度より若干高
いか又は低い値に制御され、ＦＰ検出が可能となる。

また、制御信号ｓｃによって切換スイッチ３４からＨＤ
検出信号ｅ１が選択的に出力されるようにすると、既に
説明した如＜　ＰＬＬ回路２３からＨＤ検出信号ｅ１に
位相同期した可変タイミング信号が出力されて時間軸の
微調整が開始され、ディスクの偏心等に起因するジッタ
が除去される。

このとき、スピンドルサーボループは、ＨＤサーボルー
プであってもその帯域は十数Ｈｚ、ジッタ制御系のＰＬ
Ｌループの帯域は数ＫＨｚであるため、ＰＬＬループの
応答は速く、ＰＬＬループ切換えによる引込みは瞬時に
行なわれ、スピンドルサーボ系に外乱が与えられること
はない。

従って、ＰＬＬループの切換えは、ＦＰサーボループが
ロック状態になってＨＤ検出が可能になった時点で行な
ってもよいが、スピンドル系のＨＤサーボループがロッ
ク状態になった時点で行なうようにしてもよい。

また、制御信号ｓ８によりスイッチ１９がオンになると
、ＭＵＳＥ信号のクランプが開始されるが、このＭＵＳ
Ｅ信号のクランプの開始は、ＨＤ検出ＯＫ信号ｄが出力
されてから行なうようにするとよい。

以上、起動時の各部の動作について説明したが、次にス
キャン時の各部の動作について第９図のフローチャート
を参照して説明する。

メインルーチン等の実行中にタイマ等による割り込みに
よってプロセッサはステップＳ２１に移行し１１例えば
スキャンフラグがセットされているか否かによりスキャ
ン動作中であるか否かを判定する。尚、スキャンフラグ
は、スキャン動作を制御するルーチン（図示せず）によ
ってスキャン動作中においてセットされるものとする。

ステップＳ２１においてスキャン動作中でないと判定さ
れたときは、プロセッサはステップＳ２１に移行する直
前に実行していたルーチンの実行を直ちに再開し、スキ
ャン動作中であると判定されたときはＨＤサーボロック
検検出信号炉出力されているか否かを判定する（ステッ
プ５２２）。

ステップＳ２２においてＨＤロック検検出信号炉出力さ
れてないと判定されたときは、プロセッサは制御信号ｓ
Ｏによって切換スイッチ１１からループアンプ２６の出
力が選択的に出力されるようにしてＦＰサーボループを
オンにすると共に制御信号ＳＥによってループフィルタ
３９をクランプ状態にする（ステップ８２３）。

ステップＳ２２においてＨＤロック検検出信号炉出力さ
れていると判定されたときは、プロセッサは例えばスキ
ャンフラグがクリヤされているか否かによりスキャン動
作が終了したか否かを判定する（ステップ５２４）。ス
テップＳ２４において、スキャン動作が終了してないと
判定されたときはプロセッサは再びステップＳ２２に移
行し、スキャン動作が終了したと判定されたときはプロ
セッサはステップＳ２１に移行する直前に実行していた
ルーチンの実行を再開する。

ステップ８２３によってＦＰサーボループをオンにした
のちは、プロセッサはＦＰＩ出パルスｇが出力されてい
るか否かを判定する（ステップ５２６）。ステップＳ２
６においてＦＰ検検出パルスゲ出力されていると判定さ
れたときは、プロセッサはＦＰサーボロック検検出信号
炉出力されているか否かを判定する（ステップ５２７）
。ステップＳ２６においてＦＰ検検出パルスゲ出力され
てないと判定されたときは、プロセッサは制御信号ＳＡ
によって切換スイッチ９から制御信号生成回路８の出力
が選択的に出力されるようにしてＦＧサーボループをオ
ンにしくステップ５２８）、ＦＰ険検出ルスｇが出力さ
れているか否かの判定を繰り返して行ない（ステップ５
２９）　、ＦＰ検検出パルスゲ出力されたと判定された
ときのみステップ３２３に移行する。

ステップＳ２７においてＦＰサーボロック検検出信号炉
出力されていると判定されたときは、プロセッサは制御
信号ｓＤによって切換スイッチ１１からループフィルタ
３９の出力が選択的に出力されるようにしてＨＤサーボ
ループをオンにすると共に制御信号Ｓεによってループ
フィルタ３９におけるスイッチ５１．５４をオンにし、
５６をオフにしてクランプ状態を解除しくステップ５３
０）、再びステップＳ２２に移行する。

以上の動作におけるステップＳ２２、Ｓ２３によってス
キャン中にＨＤ、サーボループが非ロック状態になると
、ＦＰサーボループがオンになり、ＦＰサーボループに
よる時間軸の粗調整がなされる。スキャン動作中は、こ
のＦＰサーボループが支配的になり、スキャン動作終了
後は、ステップ３２６〜Ｓ３０によりＨＤサーボループ
が再びオンになる。このＨＤサーボループが再びオンに
なるときも、ループフィルタ３９におけるスイッチ５１
．５４．５６の作用によってＨＤサーボループにコンデ
ンサＣ４による外乱は与えられないのである。

また、スキャン動作中もＦＰ検出が不能になったときは
、ステップＳ２８によりＦＧサーボループがオンになる
。また、スキャン動作中であってもＦＰサーボループが
ロック状態になり、ＨＤ検出が可能になってＨＤサーボ
ループがオンになることもあり得る。

第１０図は、ループフィルタ３９の他の例を示すブロッ
ク図であり、位相差信号ｍ及び周波数弁別信号ｑがディ
ジタル信号である場合に使用して好適な構成例を示して
いる。同図において、位相差信号ｍ及び周波数弁別信号
ｑはそれぞれスイッチ５１及び５４を介してディジタル
フィルタ６１に供給される。ディジタルフィルタ６１に
はシステムコントローラ１０から制御信号ＳＥがクラン
プパルスとして供給されている。ディジタルフィルタ６
１は、クランプパルスによってＦＰサーボループがオン
のときはＨＤサーボループのロック時の出力値すなわち
制御中心値をプリセット値として出力するように構成さ
れている。このディジタルフィルタ６１の出力は、Ｄ／
Ａ変換器６２に供給されてアナログ信号に変換されたの
ちＬＰＦ６３及びアンプ６４を介してスイッチ１１の他
入力となる。

以上の構成においてもＨＤサーボループのオン時に切換
スイッチ１１の切換がなされたのちスイッチ５１．５４
が瞬時にオンになるようにすることにより第５図の回路
と同様の作用が働く。

第１１図は、同期検出回路３０の他の構成例を示すブロ
ック図であり、Ａ／Ｄ変換回路２１の出力データは、Ｆ
ＰＰ出回路４０、ＨＤパターン検出回路４１、遅延回路
４２に供給される。また、ＰＬＬ回路２３の出力パルス
ＣはＦＰＰ出回路４０、ＨＤ検出窓発生回路４３、ＨＤ
パターン検出回路４１、遅延回路４２、ＨＤ位相検出回
路４４、クランプパルス発生回路４５に供給される。

ＦＰＰ出回路４０は、ＦＰＰ出回路２６と同様にＭＵＳ
Ｅ信号中信号−−ムパルスをパターン認識によって検出
してＦＰ検検出パルスゲ出力する。

このＦＰ検検出パルスゲ、ＨＤＤ出窓発生回路４３及び
クランプパルス発生回路４５に供給される。

ＨＤＤ出窓発生回路４３は、ＦＰ検出パルスｇ１；よっ
てフレームパルス点ｐの直後のＨＤ信号を検出するため
の２４クロック期間に亘って存在する検出窓信号りを発
生し、こののちＨＤパターン検出回路４１から出力され
るＨＤ検出信号ｅ２の立ち上がり点を基準にして４６５
クロック期間後の時点から４８９クロック期間後の時点
までの２４クロック明間に亘って存在する信号を検出窓
信号りとして出力するという動作をＦＰ検検出パルスゲ
発生する毎に繰り返して行なう。

検出窓信号りは、ＨＤパターン検出回路４１に供給され
る。ＨＤパターン検出回路４１は、検出窓信号りが存在
するときのみ第３図（Ａ）に示す如きＨＤ信号の存在を
パターンによって認識し、同図（Ｂ）に示す如きクロッ
クパルスＣに同期して同図（Ｃ）に示す如（ＨＤ検出信
号ｅ２を生成する。このＨＤパターン検出回路４１にお
けるパターン認識は、例えばＨＤポイントの直前及び直
後の３クロック期間程度におけるパターンに対して行な
われる。ＨＤポイントは、ジッタがない場合、ＨＤ検出
信号ｅ２の立ち上がり点から４７７クロック期間離れて
存在することになるので、ＨＤＤ出窓発生回路４３から
出力されるＨＤＤ出窓信号りは次のＨＤポイントを中心
に２４クロック期間に亘って存在することとなる。この
２４クロック期間幅がＨＤ検出範囲となる。

また、ＭＵＳＥ信号をＡ／Ｄ変換して得られたデータは
、遅延回路４２によって所定クロック期間だけ遅延され
たのちＨＤＤ相検出回路４４に供給される。ＨＤＤ相検
出回路４４は、最初のＨＤ検出信号ｅ２の発生後の最初
のクロックパルスＣに同期して遅延回路４４の出力デー
タからＨＤポイントの基準値である１２８レベルを差し
引いて得た値に対応するレベルを有するアナログ信号に
変換しＨＤ検検出信号層１して出力し、以後４８０クロ
ック期間おきに同様にして得たアナログ信号をＨＤ検検
出信号層１して出力する。また、それと共にＨＤＤ相検
出回路４４は、４８０クロック期間毎のＨＤ検検出信号
層１びｅ２の発生によってＨＤＩ出ＯＫ信号ｄを出力す
る。このＨＤＤ相検出回路４４から出力されたＨＤ検検
出信号層１、ＨＤポイントに対するクロックパルスＣの
位相誤差情報を有している。このＨＤ険検出号ｅ１をル
ープフィルタ等を介してｖＣＯに供給し、このｖＣＯか
らクロックパルスＣを得るようにするごとによりＨＤポ
イントに同期したクロックパルスＣが得られ、また、こ
のクロックパルスＣによって時間軸の微調整をなすこと
ができる。

尚、ＨＤ検出信号ｅ２の発生時点から３クロック期間前
１こＨＤポイントが位置するので、遅延回路４２は、こ
の遅延調整をなすために設けられたものであり、ラッチ
回路等によって構成される。

また、クランプパルス発生回路４５は、ＦＰ検検出パル
スゲびＨＤ＠出ＯＫ信号ｄによってＭＵＳＥ信号の例え
ば第５６３ラインに設けられているクランプレベル期間
を検出して当該期間に亘ってクランプパルスｆを出力す
る。このクランプパルスｆは、ＭＵＳＥ信号の直流再生
のためになすクランプの際に使用することができる。

以上の構成においてはＨＤ検検出信号層１、ＨＤポイン
トに対するクロックパルスＣの位相誤差情報を有してい
るので、第１図の装置においてクロックパルスＣを発生
するＰＬＬ回路２３を形成している各ブロック、分周回
路３２及び切換スイッチ３４の接続を第１２図に示す如
くすることができる。

第１２図において、ＨＤ検出信号ｅｌは切換スイッチ３
４の一人力になっている。切換スイッチ３４の出力は、
制御信号生成回路３８に供給される。この制御信号発生
回路３８の出力は、ｖＣＯ３７に制御入力として供給さ
れる。このＶＣＯ３７の出力がパルスＣとして出力され
る。このｖＣ０３７の出力は、分周回路３６によって分
周されたのち位相比較回路に供給され、分周回路３２の
出力と比較される。この位相比較回路３５の出力は切換
スイッチ３４の他人力になっている。

以上の如き構成においても第１図の装置と同様の作用が
働くのは明らかである。

尚、ＨＤＩ出信号ｅ１は、アナログ変換された′−ＨＤ
位相誤差情報であるが、これをアナログ変換せずディジ
タル値のままで第１０図に宗すＨＤ位位相誤差信号色し
て使用する方法も可能である。

この場合は、位相比較器３１が不要である。

発明の効果以上詳述した如く本発明による時間軸制御装置は、第１
指令に応じてオンとなって読取信号中のＨＤ信号に基づ
いて記録ディスクの回転速度の制御による時間軸制御を
なすＨＤサーボループと、第２指令に応じてオンとなっ
て読取信号中のフレームパルスに基づいて記録ディスク
の回転速度の制御による時間軸制御をなすＦＰサーボル
ープと、起動時及びＨＤサーボループが非ロック状態に
なった場合には読取信号中のＨＤ信号が検出されるまで
第２指令を発したのち第１指令を発する制御手段とを含
み、ＨＤサーボループは、第３指令に応じてその出力の
制御中心値を生ずる状態を取るループフィルタを有し、
かつ制御手段は例えば電源オン直後、スキャン動作時等
のＨＤサーボループのオープン時に第３指令を発するよ
うに構成されている。従って、本発明による時間軸制御
装置においては、起動時等におい℃記録ディスクの回転
速度が検出が容易なフレームパルスによってＨＤ信号の
検出が行なえる程度に制御されたのちこのＨＤ信号によ
る高精度な時間軸制御が開始されることとなり、時間軸
制御用のパイロット信号が不要となる。また、ＨＤ信号
による時間軸制御をなすＨＤサーボループにおけるルー
プフィルタはＨＤサーボループのオープン時にその出力
の制御中心値を生ずる状態を取るので、ＨＤ信号による
時間軸制御の開始時にＨＤサーボループに外乱が与えら
れることがなく、良好な時間軸制御がなされることとな
る。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック図、第２図
は、第１図の装置における同期検出回路３０の具体的な
構成を示すブロック図、第３図及び第４図は、第２図の
回路ＨＤ波形検出回路の動作を示す波形図、第５図は、
第１図の装置におけるループフィルタ３１の具体的な構
成を示す回路図、第６図は、第１図の装置におけるプロ
セッサの動作を示すフローチャート、第７図は、ＣＬＶ
ディスクにおけるピックアップの半径位置と回転数との
関係を示すグラフ、第８図は、第１図の装置におけるＦ
／Ｖ変換回路４の特性を示すグラフ、第９図は、第１図
の装置におけるプロセッサの動作を示すフローチャート
、第１０図は、第１図の装置におけるループフィルタ３
１の具体的な構成の他の例を示す回路ブロック図、第１
１図は、同期検出回路３０の具体的な構成の他の例を示
すブロック図、第１２図は、同期検出回路３０として第
１１図°の回路を使用したときの第１図の装置の各ブロ
ック間の接続を示す図、第１３図は、ＭＵＳＥ信号の波
形図、第１４図は、ＨＤ信号の波形図、第１５図は、フ
レームパルスの波形図である。主要部分の符号の説明２・・・・・・スピンドルモータ９．１１．３４・・・・・・切換スイッチ１０・・・・
・・システムコントローラ２５．３３・・・・・・周波
数弁別回路３０・・・・・・同期検出回路３１・・・・・・位相比較回路３９・・・・・・ループフィルタ

Claims

【特許請求の範囲】

所定レベル点をサンプリング用タイミング信号の位相基
準点とする第１同期信号と前記第１同期信号のＮ（Ｎは
自然数）倍の周期をもって発生する第２同期信号とが挿
入されたサンプル化ビデオ信号を担う記録ディスクから
信号読取手段によって得られた読取信号中の第１及び第
２同期信号によって時間軸制御をなす時間軸制御装置で
あって、第１指令に応じてオンとなって前記読取信号中
の第１同期信号に基づいて前記記録ディスクの回転速度
の制御による時間軸制御をなす第１サーボループと、第
２指令に応じてオンとなって前記読取信号中の第２同期
信号に基づいて前記記録ディスクの回転速度の制御によ
る時間軸制御をなす第２サーボループと、起動時及び前
記第１サーボループが非ロック状態になった場合には前
記読取信号中の第１同期信号が検出されるまで前記第２
指令を発したのち前記第１指令を発する制御手段とを含
み、前記第１サーボループは、第３指令に応じてその出
力の制御中心値を生ずる状態を取るループフィルタを有
し、かつ前記制御手段は前記第１サーボループのオープ
ン時に前記第３指令を発することを特徴とする時間軸制
御装置。