JPH01201865A - 時間軸制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、記録ディスクに記録されている映像情報等の
情報を再生するディスク演奏装置における時間軸制御方
式に関する。

背景技術 いわゆる高品位（Ｈｌｇｈ　Ｄｅｆｌｎｌｔｌｏｎ　）
ビデオ信号のサンプリングを行ない、得られたサンプル
データに対して一定の手順に従って間引きや並べ換え等
のデータ処理を行ない、その後被処理信号をＤ／Ａ変換
によってアナログ信号に戻すようにして得られるビデオ
信号（以下、サンプル化ビデオ信号と称する）をベース
バンド信号として伝送或いは記録再生する方式が提案さ
れている。

かかるサンプル化ビデオ信号を使用した例としては、高
品位ビデオ信号を帯域幅が約８ＭＨｚになるまで帯域圧
縮して放送衛星による伝送を可能にするＭＵ　Ｓ　Ｅ　
（Ｍｕｌｔｉｐｌｅ　５ｕｂ−Ｎｙｑｕｉｓｔ　５ａｌ
ｌ）Ｉｌｎ−ｇ　Ｅｎｃｏｄｉｎｇ）方式がある。

このＭＵＳＥ方式によれば、高品位ビデオ信号を光学式
ビデオディスク等の記録媒体に記録することも容易にな
る。

第１２図にＭＵＳＥ信号の波形例を示す。ＭＵＳＥ信号
には水平同期信号（以下、ＨＤ信号と称す）が画像信号
と同一極性で付加されており、画像信号のｐ−ｐ値の約
１／２の振幅を有する。ま　　　　　　゛た、ｉ＋１番
目のラインのＨＤ信号波形は、１番目のラインのＨＤ信
号波形を反転したものである。

第１３図にＨＤ信号の波形を示す。ＭＵＳＥ信号は、１
水平走査期間が４８０のサンプル値からなり、第１３図
にサンプル番号として示されている数字は、１水平走査
期間の最初のサンプルから何番目のサンプルであるかを
表わしている。二二で、サンプル番号６の振幅値は、Ｈ
Ｄポイントと称される位相基準点であり、ＭＵＳＥ信号
をデコードするデコーダにおいてＭＵＳＥ信号のりサン
プリングのために生成されるクロックの位相制御に使用
される。

また、第１３図にレベルとして示されている数字は、Ｍ
ＵＳＥ信号を２５６レベルに息子化した場合の各サンプ
ルのレベルを表わしている。上記ＨＤポイントのレベル
は１２８レベルであり画像信号振幅の中央値である。

また、ＭＵＳＥ信号にはＨＤ信号と共に第１４図（Ａ）
及び同図（Ｂ）に示す如きフレームパルスが１番目及び
２番目のラインにそれぞれ挿入されている。このフレー
ムパルスによりＨＤ信号波形の反転がリセットされてい
る。

一方、ビデオディスクプレーヤ等のディスク演奏装置は
、ディスクを回転駆動するスピンドルモータの駆動制御
によってディスクと信号読取手段としてのピックアップ
との相対速度を制御することにより時間軸の粗調整を行
ない、ピックアップによってディスクから得られた読取
信号をＣＣＤ。

メモリ等を使用して読取信号中の同期信号と別途生成し
た基準信号との位相差に応じた時間だけ遅延することに
よりディスクの偏心等による時間軸変動を除去する時間
軸の微調整を行なうように構成されている。

ところが、上記の如＜ＭＵＳＥ信号の同期信号は正極同
期であり、同期信号の振幅が画像信号のレベル内に存在
する。この結果、ＭＵＳＥ信号においては従来のＮＴＳ
Ｃ信号の場合のように振幅分離等の方法で同期信号を検
出することは困難であり、正常な時間軸で信号が再生さ
れてないと同期分離は難しい。

このため、正常な再生がなされてない場合、例えばビデ
オディスクプレーヤにおける再生の際のスピンドルモー
タの立ち上がりやバースト的な大きなドロップアウトに
よって回転速度の乱れが生じたとき或いはスキャン、サ
ーチ等のトリックプレイの後通常再生に戻るときのよう
にディスクの回転が正常でない状態での時間軸制御には
、ＭＵＳＥ信号の同期信号を使用できないことになる。

そこで、ＭＵＳＥ信号をビデオディスクに記録する際に
映像ＦＭ変調信号にこの映像ＦＭ変調信号の下側波帯よ
り低い帯域に正弦波のパイロット信号を周波数多重し、
再生時にこのパイロット信号を分離して時間軸誤差の検
出を行なうようにすることが提案されている。ところが
、かかる方式においてはディスク記録時のパイロット信
号の多重及びディスク再生時の分離、抽出といった過程
及びその回路が必要であり、また再生画像へのパイロッ
ト信号の影響を完全に除去することが困難であるという
欠点がある。

発明の概要 本発明は、上記した点に鑑みてなされたものであって、
パイロット信号を用いずに時間軸制御を良好に行なうこ
とができる時間軸制御方式を提供することである。

本発明による時間軸制御方式は、指令に応答して記録デ
ィスクの半径方向における信号読取手段の相対位置に応
じた第１基準信号と記録ディスクの回転速度に応じた速
度検出信号とのレベル差に応じた第１エラー信号を生成
し、この第１エラー信号に基づくスピンドルサーボによ
って回転速度の制御を行ない、その後に信号読取手段に
よって得られた読取信号中の第２同期信号と第２基準信
号との位相差に応じた第２エラー信号を生成し、この第
２エラー信号に基づくスピンドルサーボによって回転速
度の制御を行ない、読取信号から第１同期信号が検出さ
れたとき検出された第１同期信号と第３基準信号との位
相差に応じた第３エラー信号を生成し、この第３エラー
信号に基づくスピンドルサーボによって回転速度の制御
を行なって時間軸の粗調整をなすことを特徴としている
。

実施例 以下、本発明の実施例につき第１図乃至第１１図を参照
して詳細に説明する。

第１図において、ディスク１はスピンドルモータ２によ
って回転駆動される。スピンドルモータ２にはこのスピ
ンドルモータ２の回転数に応じた周波数のＦＧ倍信号発
生する周波数発電機３が内蔵されている。この周波数発
電機３から出力されたＦＧ倍信号、微分回路等からなる
Ｆ／Ｖ変換回路４に供給されてＦＧ倍信号周波数に応じ
たレベルを有する信号に変換される。このＦ／Ｖ変換回
路４の出力は、加減算回路５に供給される。加減算回路
５には、基準電圧発生回路６の出力が供給されている。

基準電圧発生回路６には、例えばピックアップ７を担持
するスライダ（図示せず）のディスク１に対する半径方
面における相対位置（以下、半径位置と称す）に応じた
電圧を生成するように接続されたポテンショメータ（図
示せず）の出力電圧ｖｐが供給されている。基準電圧発
生回路６は、出力開始指令に応答して該ポテンショメー
タの出力電圧ｖｐによってピックアップ７の半径位置に
応じた基準電圧を発生するように構成されている。

加減算回路５において、基準電圧発生回路６の出力から
Ｆ／Ｖ変換回路４の出力が差し引かれ、エラー信号が生
成される。この加減算回路５の出力は、ループフィルタ
、ループゲイン調整アンプ等からなる制御信号生成回路
８を介して切換スイッチ９の一人力になっている。

切換スイッチ９は、システムコントローラ１０から出力
される切換指令信号ＳＡに応じて制御信号生成回路８及
び１２の出力のうちの一方を選択的に出力する構成とな
っている。この切換スイッチ９の出力は、ドライブアン
プ１３を介してスピンドルモータ２に駆動信号として供
給され、ディスク１の回転速度が制御される。起動時等
において、切換スイッチ９から制御信号生成回路８の出
力が選択的に出力されると、周波数発電機３、Ｆ／Ｖ変
換回路４、加減算回路５、制御信号生成回路８、切換ス
イッチ９、ドライブアンプ１３及びスピンドルモータ２
で形成されるＦサーボ（周波数サーボ）ループがオンに
なってディスク１の回転速度がピックアップ７の半径位
置における規定速度に収束するようにスピンドルモータ
２の駆動制御がなされる。

一方、ピックアップ７のＲＦ（高周波）信号出力は、Ｒ
Ｆアンプ１５によって増幅されたのち、ＦＭ復調器等か
らなる復調回路１６に供給されてＭＵＳＥ信号が復調さ
れる。尚、ピックアップ７を担持するスライダを半径方
向に駆動してピックアップの読み取り位置を制御するス
ライダモータ、モータ駆動回路等が設けられているが、
本図では省略されている。

復調回路１６から出力されたＭＵＳＥ信号は、ＬＰＦ　
（ローパスフィルタ）１７を介してクランプ回路１８に
供給される。クランプ回路１８には、スイッチ１９を介
して同期検出回路３０からクランプパルスが供給される
。スイッチ１９は、システムコントローラ１０から出力
されるオン指令信号ＳＢに応じてオンになる構成となっ
ている。また、クランプ回路１８は、供給されたクラン
プパルスによってＭＵＳＥ信号の所定部を例えば１２８
１２５Ｂレベルにクランプして直流成分を再生する。

このクランプ回路１８によって直流再生されたＭＵＳＥ
信号は、Ａ／Ｄ　（アナログ中ディジタル）変換回路２
１及びＦＰＰ出回路２０に供給される。

Ａ／Ｄ変換回路２１にはＰＬＬ回路２３の出力パルスＣ
が供給されており、ＦＰＰ出回路２０には水晶発振器等
からなる基準クロック発生回路２４から出力されるか又
は外部から入力端子ＩＮ＋に供給される１６．２ＭＨｚ
の基準クロックａが切換スイッチ２２を介して供給され
ている。尚、切換スイッチ２２は、システムコントロー
ラ１０から出力される切換指令信号ＳＥによって基準ク
ロック発生回路２４の出力及び入力端子ＩＮ、に供給さ
れた信号のうちの一方を選択的に出力する構成となって
いる。

ＦＰＰ出回路２０は、ＭＵＳＥ信号中のフレームパルス
をパターン認識によって検出するように構成されている
。すなわち、ＦＰＰ出回路２０は、ＭＵＳＥ信号の第１
ラインに対応する部分に挿入されているフレームパルス
をパターン認識で検出し、第２ラインに対応する部分に
挿入されかつ位相反転されている第２図（Ａ）に示す如
きフレームパルスのパターンを同図（Ｂ）に示す如き基
準クロックａによって順次認識してＨＤ期間の始端から
８クロック期間前方に存在するフレームパルス点ｐを検
出して同図（Ｃ）に示す如きＦＰ検検出パルス音発生す
る。このＦＰＰ出回路２０から出力されたＦＰ検検出パ
ルス音、システムコントローラ１０及び位相比較回路２
５に供給される。

Ａ／Ｄ変換回路２１においてはＰＬＬ回路２３の出力パ
ルスＣによってＭＵＳＥ信号のサンプリングがなされ、
得られたサンプル値が順次ディジタルデータに変換され
る。このＡ／Ｄ変換回路２１から出力されるサンプルデ
ータは、メモリ・２９及び同期検出回路３０に供給され
る。同期検出回路３０にはＰＬＬ回路２３の出力パルス
Ｃが供給されている。同期検出回路３０は、後述する如
く同期信号の位相基準点である１２８レベルのＨＤポイ
ントの検出を行ってＨＤポイントに同期したＨＤ検出信
号ｅ１を出力すると共に、ＨＤ信号波形によってＨＤ信
号を検出してＨＤポイントには必ずしも同期しないＨＤ
検出信号ｅ２を生成し、かつＨＤ検出信号ｅ１に基づい
てクランプパルスｆの生成を行なう構成となっている。

同期検出回路３０から出力されるＨＤ検出信号ｅ２は、
位相比較回路３１に供給され、分周回路３２から出力さ
れる基準ＨＤ信号との位相比較がなされて両信号間の位
相差に応じたエラー信号が生成される。尚、分周回路３
２は、基準クロックａを４８０分周して基準ＨＤ信号を
生成すると同時に基準りＯツクａを５４００００　（−
４８０ｘｌ１２５）分周して３０Ｈｚの基準ＦＰパルス
を生成する構成となっている。

位相比較回路３１から出力されたエラー信号は、ロック
検出回路３３に供給されると同時にスイッチ２６を介し
て制御信号生成回路１２に供給されている。スイッチ２
６は、システムコントローラ１０から出力されるオン指
令信号ｓ□に応じてオンになる構成となっている。また
、制御信号発生回路１２には位相比較回路２５の出力も
供給されている。位相比較回路２５には、分周回路３２
から出力されるか又は入力端子ＩＮ２に外部から供給さ
れる３０Ｈｚの基準ＦＰパルスが切換スイッチ２７を介
して供給される。切換スイッチ２７は、システムコント
ローラ１０から出力される切換指令信号ＳＥに応じて分
周回路３２及び入力端子ＩＮ２に供給された信号のうち
の一方を選択的に出力する構成となっている。位相比較
回路２５においてはＦＰ検検出パルス音基準ＦＰパルス
との位相比較がなされ、両信号間の位相差に応じたエラ
ー信号が生成される。制御信号生成回路１２は、位相比
較回路２５及び３１から出力されたエラー信号を加算合
成したのちループフィルタ、ループゲイン調整アンプ等
を介して出力する構成となっている。この制御信号発生
回路１２の出力は、切換スイッチ９の他人力になってい
る。

切換スイッチ９が制御信号生成回路１２の出力を選択的
に出力し、かつスイッチ２６がオフのとき、ピックアッ
プ７、ＲＦアンプ１５、復調回路１６、ＬＰＦ１７、ク
ランプ回路１８、ＦＰＰ出回路２０、位相比較回路２５
、制御信号生成回路１２、切換スイッチ９、ドライブア
ンプ１３及びスピンドルモータ２からなるスピンドルサ
ーボループが閉成されてスピンドルモータ２の回転速度
がＦＰ検検出パルス色基準ＦＰパルス間の位相差に応じ
て制御され、フレームパルスによる時間軸の粗調整がな
される。

また、切換スイッチ９が制御信号生成回路１２の出力を
選択的に出力し、かつスイッチ２６がオンになると、上
記フレームパルスによるスピンドルサーボループと共に
ピックアップ７、ＲＦアンプ１５、復調回路１６、ＬＰ
Ｆ１７、クランプ回路１８、Ａ／Ｄ変換回路２１、同期
検出回路３０、位相比較回路３１、スイッチ２６、制御
信号生成回路１２、切換スイッチ９、ドライブアンプ１
３及びスピンドルモータ２からなるスピンドルサーボル
ープが閉成される。そうすると、スピンドルモータ２の
回転速度がＦＰ検検出パルス色基準ＦＰパルス間の位相
差及びＨＤ検出信号ｅ２と基準ＨＤＤ号間の位相差に応
じて制御され、ＨＤ信号及びフレームパルスによる時間
軸の粗調整がなされる。

ロック検出回路３３は、位相比較回路３１の出力の絶対
値が所定値以下になったときロック検出信号を出力する
構成となっている。このロック検出回路３３によってＨ
Ｄ信号によるスピンドルサーボループのロック状態が検
出される。

同期検出回路３０から出力されるＨＤ検検出信号層１切
換スイッチ３４の一人力になっている。

切換スイッチ３４には分周回路３２から出力されたＩＬ
ＨＤ信号が低入力として供給されている。

切換スイッチ３４は、システムコントローラ１０から出
力される切換指令信号ｓ（に応じてＨＤ検検出信号層１
び基準ＨＤ信号のうちの一方を選択的に出力する構成と
なっている。この切換スイッチ３４の出力は、ＰＬＬ回
路２３における位相比較回路３５に供給されて分周回路
３６によって分周されたＶＣＯ（電圧制御型発振器）３
７の出力と比較され、両信号間の位相差に応じた位相差
信号が生成される。この位相差信号は、ループフィルタ
、ループゲイン調整アンプ等からなる制御信号生成回路
３８を介してＶＣＯ３７に制御入力として供給され、Ｐ
ＬＬループが形成される。そして、ＶＣＯ３７からＨＤ
検検出信号層１は基準ＨＤ信号に位相同期した１６．２
ＭＨｚを中心周波数とする可変タイミング信号が出力さ
れる。このＶＣＯ３７の出力がＰＬＬ回路２３の出力Ｃ
としてＡ／Ｄ変換回路２１、メモリ２９及び同期検出回
路３０に供給される。

メモリ２つは、例えばＦＩＦＯ（先入れ先出し）メモリ
からなり、Ａ／Ｄ変換回路２１から出力されたサンプル
データをＰＬＬ回路２３の出力パルスＣに同期して順次
書き込むと共に基準クロック発生回路２４から出力され
る基準クロックａに同期して順次読み出す。

ここで、システムコントローラ１０からの切換指令信号
ＳＣによって切換スイッチ３４からｌ（Ｄ検出信号ｅ１
が選択的に出力されると、ＰＬＬ回路２３からＨＤ検出
信号ｅ］に位相同期した１６゜２　Ｍ　Ｈｚを中心周波
数とする可変タイミング信号が出力される。従って、こ
の可変タイミング信号は、ＭＵＳＥ信号と同一の時間軸
変動を有し、この可変タイミング信号によってサンプル
データがメモリ２９に書き込まれ、書き込まれたデータ
が時間軸変動のない基準クロックａによって読み出され
、時間軸の微調整がなされる。この時間軸の微調整によ
りディスクの偏心等に起因するジッタが除去される。こ
のメモリ２９から読み出された一連のサンプルデータは
、デコーダ（図示せず）等に供給される。

システムコントローラ１０は、例えばプロセッサ、ＲＯ
ＭＳＲＡＭ等からなるマイクロコンピュータで形成され
ている。このシステムコントローラ１０には、ポテンシ
ョメータの出力電圧Ｖ　Ｐ　％ロック検出回路３３の検
出出力、同期検出回路３０において生成されるＨＤ検出
ＯＫ信号ｄ及びＨＤ検出信号ｅ２、操作部（図示せず）
のキー操作に応じた指令等が入力される。システムコン
トローラ１０において、プロセッサはＲＯＭに予め格納
されているプログラムに従って入力された信号を処理し
、切換指令信号ｓＡｓ　８ＣＳＳＥ％オン指令信号ＳＢ
％ＳＤの送出等によって各部を制御する。

ここで、上記実施例における同期検出回路３０の具体的
な構成を第３図に示す。第３図に示す如く、Ａ／Ｄ変換
回路２１の出力データはＦＰ検出回路３０１、ＨＤ検出
ＯＫ信号発生回路３０４及びＨＤ波形検出回路３０８に
供給され、クランプ回路１８の出力はコンパレータ３０
６に供給され、ＰＬＬ回路２３の出力パルスＣはＦＰ検
出回路３０１、ＦＰカウンタ３０２、除算回路３０３、
ＨＤ波形検出回路３０８に供給される。

ＦＰ検出回路３０１は、ＦＰ検出回路２６と同様にＡ／
Ｄ変換回路２１から出力されるディジタル化されたＭＵ
ＳＥ信号中のフレームパルスをパターン認識によって検
出してＦＰ検出パルスｇを出力する。このＦＰ検出パル
スｇは、ＦＰカウンタ３０２に供給される。ＦＰカウン
タ３０２は、ＦＰカウンタ２７と同様にＦＰ検出パルス
ｇの発生周期に応じたデータを生成する。このＦＰカウ
ンタ３０２の出力データは、除算回路３０３に供給され
る。除算回路３０３の出力は、ＨＤ検出ＯＫ信号発生回
路３０４及びＨＤ検出回路３０５に供給される。ＨＤ検
出ＯＫ信号発生回路３０４からＨＤ検出ＯＫ信号ｄが出
力されてＨＤ検出回路３０５に供給される。また、ＨＤ
検出回路３０５には遅延回路３０７によって遅延された
コンパレータ３０６の出力が供給される。これら３０１
〜３０７の各回路によって同期信号の位相基準点である
１２８レベルのＨＤポイントの検出がなされ、ＨＤポイ
ントに同期したＨＤ検出信号ｅ１が生成されるのである
が、これら３０１〜３０７の各回路については特願昭６
２−６１４９６号に詳述されているので、詳細な説明は
省略する。

ＨＤ検出信号ｅ１は、クランプパルス発生回路３０９に
供給される。クランプパルス発生回路３０９は、ＦＰ検
出パルスｐ及びＨＤ検出信号ｅ１によってＭＵＳＥ信号
の例えば第５６３ラインに設けられているクランプレベ
ル期間を検出して当該期間に亘ってクランプパルスｆを
出力するように構成されている。

また、ＨＤ波形検出回路３０８は、第４図（Ａ）に示す
如きＨＤ信号の波形を同図（Ｂ）に示す如きパルスＣに
よって入力データの表わすレベルを順次検知することに
よって検出し、同図（Ｃ）に示す如き立ち上がりエツジ
を有するＨＤ検出信号ｅ２を出力するように構成されて
いる。尚、ＰＬＬ回路２３に基準ＨＤ信号が選択的に供
給されているときは、パルスＣは、ＨＤ信号の位相基準
点に同期せず、ＨＤ検出信号ｅ２は第５図に示す如く位
相基準点から２〜４パルス分（３パルス中心）の遅延を
もったタイミングで出力される。しかし、このようなＨ
Ｄ検出信号ｅ２の位相誤差は、スピンドルサーボ系で問
題となるものではなく、切換スイッチ３４の切換によっ
て時間軸の微調性が開始されてパルスＣの位相が変化し
てもスピンドルサーボにはほとんど影響がない。これは
、スピンドルサーボ系のループ帯域とジッタ制御ＰＬＬ
のループ帯域間にはおよそ１００倍程度の差があること
による。

以上の構成におけるシステムコントローラ１０のプロセ
ッサの動作を第６図のフローチャートを参照して説明す
る。

メインルーチン等の実行中に操作部のキー操作によりス
タート指令が発せられると、プロセッサは切換指令信号
ＳＡ％Ｓｃ及びオン指令信号８８％ｓ□を出力しないよ
うにして切換スイッチ９から制御信号生成回路８の出力
が選択的に出力され、切換スイッチ３４から基準ＨＤ信
号が選択的に出力され、かつスイッチ１９及び２６はオ
フになるようにし、これらスイッチの初期設定を行なう
（ステップＳｌ）。尚、このとき切換スイッチ２２から
は基準クロック発生回路２４の出力が選択的に出力され
、かつ切換スイッチ２７からは分周回路３２の出力が選
択的に出力されるようにメインルーチン等によって切換
制御がなされているものとする。

次いで、プロセッサは、ピックアップ７を担持している
スライダを半径方向に移送するスライダモータの駆動回
路に駆動指令を送出して再生開始位置にピックアップを
移動させ（ステ・ノブＳ２）、基準電圧発生回路６に出
力開始指令を送出する（ステップＳ３）。次いで、プロ
セッサはＦＰＰ出回路２６からＦＰｔＱ出パルスｂが出
力されたか否かの判定を繰り返して行ない（ステップＳ
４）、ＦＰ検検出パルスゲ出力されたと判定されたとき
のみ切換スイッチ９への切換指令信号ＳＡの送出を開始
する（ステップＳ５）。

次いで、プロセッサは同期検出回路３０からＨＤ検出信
号ｅ２が出力されたか否かの判定を繰り返して行ない（
ステップＳ６）、ＨＤ検出信号ｅ２が出力されたと判定
されたときのみスイ・ソチ２６へのオン指令信号ＳＤの
送出を開始する（ステップＳ７）。次いで、プロセッサ
はロック検出回路３３からロック検出信号が出力された
か否かの判定を繰り返して行ない（ステップＳ８）、ロ
ック検出信号が出力されたと判定されたときのみ切換ス
イッチ３４への切換指令信号ｓｃの送出を開始する（ス
テップＳ９）。次いで、プロセッサは同期検出回路３０
からＨＤ検出ＯＫ信号ｄが出力されたか否かの判定を繰
り返して行ない（ステップ５１０）、ＨＤ検出ＯＫ信号
、ｄが出力されたと判定されたときのみスイッチ１９へ
のオン指令信号ｓＢの送出を開始しくステップ５１１）
、ステップＳ１に移行する直前に実行していたルーチン
の実行を再開する。

以上の動作におけるステップＳ３によって基準電圧発生
回路６からピックアップ７の半径位置に応じた基準電圧
が出力され始める。そうすると、ステップＳ１によって
切換スイッチ９から制御信号生成回路８の出力が選択的
に出力され、Ｆサーボが閉成されているので、Ｆ／Ｖ変
換回路４の出力電圧が基準電圧発生回路６から出力され
た基準電圧と等しくなるようにスピンドルモータ２の回
転速度が制御され、時間軸のＦサーボによる粗調整が開
始される。

ここで、ＣＬｖ（線速度一定）ディスクの演奏時の線速
度■とディスクの回転数Ｎ　［ｒｐｍ　］との関係は、
ピックアップの半径位置をｒとすれば、Ｎ−（Ｖ／２π
ｒ）Ｘ６０という式で表わされ、第７図のグラフで示す
如くなる。このとき、基準電圧発生回路６は、ポテンシ
ョメータの出力電圧によって示されるピックアップの半
径位置が例えば第７図に示す如く可変範囲を９分割して
得た各範囲のうちのいずれに存在する位置であるかを検
知し、互いに異なる９レベルのうちの検知した範囲に対
応する１つを基準電圧として生成するように構成するこ
とができる。また、Ｆ／Ｖ変換回路４は、第８図に示す
如く変動回転数範囲内で直線性を保つように構成するこ
とができる。こうすることにより、ディスク１の回転速
度は、Ｆサーボにより規定の回転速度より若干高いか又
は低い値に制御される。

このＦサーボにより、復調回路１６におけるＭＵＳＥ信
号の復調が可能となる。復調されたＭＵＳＥ信号がＦＰ
Ｐ出回路２０に供給されると、ＦＰＰ出回路２０からＦ
Ｐ検検出パルスゲ出力される。そうすると、ステップＳ
４によってこのＦＰ検検出パルスゲ出力されたことが検
知され、ステップＳ５が実行される。このステップＳ５
の実行によって切換スイッチ９から制御信号生成回路１
２の出力が選択的に出力され始める。この結果、ＦＰ検
検出パルスゲ基づくスピンドルサーボループが閉成され
、フレームパルスによる時間軸の粗調整がなされる。

ＦＰ検検出パルスゲ基づくスピンドルサーボがロック状
態になるにつれて、同期検出回路３０におけるＨＤ検出
が可能になり、ＨＤＩ出信号ｅ２が出力される。そうす
ると、ステップＳ６によってこのＨＤ検出信号ｅ２が出
力されたことが検知され、ステップＳ７が実行される。

このステップＳ７の実行によって位相比較回路３１の出
力がスイッチ２６を通って制御信号生成回路１２に供給
され始める。この結果、ＨＤ検出信号ｅ２に基づくスピ
ンドルサーボループが閉成され、フレームパルス及びＨ
Ｄ信号による時間軸の粗調整がなされる。尚、ＨＤ検出
信号ｅ２は、ＦＰ検出パルスｂに比して周波数レートが
高いので、ＨＤ検出信号ｅ２に基づくスピンドルサーボ
ループの開成によってスピンドルサーボループのループ
帯域が広くなり、スピンドルサーボの安定性が良好とな
る。

ＨＤ検出信号ｅ２に基づくスピンドルサーボがロックし
てロック検出回路３３からスピンドルロック検出信号が
出力されると、ステップＳ８によってこのスピンドルロ
ック検出信号が出力されたことが検知され、ステップＳ
９が実行される。このステップＳ９の実行によって切換
スイッチ３４からＨＤ検出信号ｅ１が選択的に出力され
るようになる。

スピンドルサーボ系は、ディスク偏心によって発生する
ジッタには追従しないため、切換スイッチ３４の切換に
よるロック位相の変動はほとんどなく、より正確なＨＤ
位相情報が供給されることとなる。

ステップＳ１０によって同期検出回路３０からＨＤ検出
ＯＫ信号ｄが出力されたことが検知されると、ステップ
Ｓ１１が実行されてスイッチ１９がオンとなり、ＭＵＳ
Ｅ信号のクランプが開始さ　　　　　　−れる。尚、Ｍ
ＵＳＥ信号はクランプが開始されるまでは交流結合され
ているものとする。

これらステップ８９〜ＳｌｌによってＰＬＬ回路２３及
びメモリ２９によるＨＤ信号の位相基準点に基づく時間
軸の微調性が開始される。

以上の作用は、入力端子ＩＮ、、ＩＮ２の各々に外部か
ら１６．２ＭＨｚの基準クロック及び３０Ｈｚの基準Ｆ
Ｐパルスが供給され、かつこれら基準クロック及び基準
ＦＰパルスが切換指令信号ＳＥによって切換スイッチ２
２及び２７から選択的に出力される場合も同様に働くの
で、複数のディスクプレーヤを互いに同期させるために
各プレーヤを外部から供給された基準信号に同期して動
作させるいわゆる外部同期が容易である。

第９図は、同期検出回路３０の他の構成例を示すブロッ
ク図であり、Ａ／Ｄ変換回路２１の出力データは、ＦＰ
Ｐ出回路４０、ＨＤパターン検出回路４１、遅延回路４
２に供給される。また、ＰＬＬ回路２３の出力パルスＣ
はＦＰＰ出回路４０、ＨＤ＠出窓発生回路４３、ＨＤパ
ターン検出回路４１、遅延回路４２、ＨＤ位相検出回路
４４、クランプパルス発生回路４５に供給される。

ＦＰＰ出回路４０は、ＦＰＰ出回路２６と同様にＭＵＳ
Ｅ信号中のフレームパルスをパターン認識によって検出
してＦＰ検検出パルスゲ出力する。

このＦＰ検検出パルスゲ、ＨＤ検出窓発生回路４３及び
クランプパルス発生回路４５に供給される。

ＨＤ検出窓発生回路４３は、ＦＰ検検出パルスゲよって
フレームパルス点ｐの直後のＨＤ信号を検出するための
２４クロック期間に亘って存在する検出窓信号りを発生
し、こののちＨＤパターン検出回路４１から出力される
ＨＤ検出信号ｅ２の立ち上がり点を基準にして４６５ク
ロック期間後の時点から４８９クロック期間後の時点ま
での２４クロック期間に亘って存在する信号を検出窓信
号りとして出力するという動作をＦＰ検検出パルスゲ発
生する毎に繰り返して行なう。

検出窓信号りは、ＨＤパターン検出回路４１に供給され
る。ＨＤパターン検出回路４１は、検出窓信号りが存在
するときのみ第４図（Ａ）に示す如きＨＤ信号の存在を
パターンによって認識し、同図（Ｂ）に示す如きクロッ
クパルスＣに同期して同図（Ｃ）に示す如（ＨＤ検出信
号ｅ２を生成する。このＨＤパターン検出回路４１にお
けるパターン認識は、例えばＨＤポイントの直前及び直
後の３クロック期間程度におけるパターンに対して行な
われる。ＨＤポイントは、ジッタがない場合、ＨＤ検出
信号ｅ２の立ち上がり点から４７７クロツク期間離れて
存在することになるので、ＨＤ検出窓発生回路４３から
出力されるＨＤ検出窓信号りは次のＨＤポイントを中心
に２４クロック期間に亘って存在することとなる。この
２４クロック期間幅がＨＤ検出範囲となる。

また、ＭＵＳＥ信号をＡ／Ｄ変換して得られたデータは
、遅延回路４２によって所定クロック期間だけ遅延され
たのちＨＤ位相検出回路４４に供給される。ＨＤ位相検
出回路４４は、最初の）ＩＤ検出信号ｅ２の発生後の最
初のクロックパルスＣに同期して遅延回路４４の出力デ
ータからＨＤポイントの基準値である１２８レベルを差
し引いて得た値に対応するレベルを有するアナログ信号
をＨＤ検出信号ｅ１として出力し、以後４８０クロック
期間おきに同様にして得たアナログ信号をＨＤ検出信号
ｅ１として出力する。また、それと共にＨＤ位相検出回
路４４は、４８０クロック期間毎のＨＤ検出信号ｅ１及
びｅ２の発生によってＨＤ検出ＯＫ信号ｄを出力する。

このＨＤ位相検出回路４４から出力されたＨＤ検出信号
ｅ１は、ＨＤポイントに対するクロックパルスＣの位相
誤差情報を有している。このＨＤ検出信号ｅ１をループ
フィルタ等を介してＶＣＯに供給し、このＶＣＯからク
ロックパルスＣを得るようにすることによりＨＤポイン
トに同期したクロックパルスＣが得られ、また、このク
ロックパルスＣによって時間軸の微調整をなすことがで
きる。

尚、ＨＤ検出信号ｅ２の発生時点から３クロック期間前
にＨＤポイントが位置するので、遅延回路４２は、この
遅延調整をなすために設けられたものであり、ラッチ回
路等によって構成される。

また、クランプパルス発生回路４５は、ＦＰ検出パルス
ｇ及びＨＤ検出ＯＫ信号ｄによってＭＵＳＥ信号の例え
ば第５６３ラインに設けられているクランプレベル期間
を検出して当該期間に亘ってクランプパルスｆを出力す
る。このクランプパルスｆは、ＭＵＳＥ信号の直流再生
のためになすクランプの際に使用することができる。

以上の構成においてはＨＤ検出信号ｅｌは、ＨＤポイン
トに対するクロックパルスＣの位相誤差情報を有してい
るので、第１図の装置においてクロックパルスＣを発生
するＰＬＬ回路２３を形成している各ブロック、分周回
路３２及び切換スイッチ３４の接続を第１０図に示す如
くすることができる。

第１０図において、ＨＤ検出信号ｅ１は切換スイッチ３
４の一人力になっている。切換スイッチ３４の出力は、
制御信号生成回路３８に供給される。この制御信号発生
回路３８の出力は、Ｖ６Ｏ１３に制御入力として供給さ
れる。このＶ６Ｏ１３の出力がパルスＣとして出力され
る。このＶ６Ｏ１３の出力は、分周回路３６によって分
周されたのち位相比較回路に供給され、分周回路３２の
出力と比較される。この位相比較回路３５の出力は切換
スイッチ３４の他人力になっている。

第１１図は、本発明の他の実施例を示すブロック図であ
り、第１図の装置におけるＦＰＰ出回路２０が除去され
、同期検出回路３０におけるＦＰＰ出回路３０１の出力
がＦＰ検検出パルス色してシステムコントローラ１０及
び位相比較回路２５に供給されることを除いて他の各部
は第１図の装置と同様に接続構成されている。

かかる構成におけるシステムコントローラ１０における
プロセッサは、第１図の装置における場合と同様に第６
図のフローチャートに基づくプログラムに従って動作す
るものとすれば、第１図の装置と同様にステップＳ３に
よって基準電圧発生回路６からピックアップ７の半径位
置に応じた基準電圧が出力され始める。

このとき、ステップＳ１によって切換スイッチ３４から
基準ＨＤ信号が選択的に出力されるので、ＰＬＬ回路２
３からは基準クロックａに同期した１６．２ＭＨｚのパ
ルスが出力される。このパルスが同期検出回路３０にお
けるＦＰＰ出回路３０１に供給されるので、第１図の装
置と同様にＦＰＰ出パルスかシステムコントローラ１０
及び位相比較回路２５に供給され、フレームパルスによ
る時間軸の粗調整がなされる。このフレームパルスによ
る時間軸の粗調整以降の各動作は、第１図の装置と同様
に行なわれる。

以上の装置においても第１図の装置と同様の作用が働く
のは明らかであり、また同期検出回路３０として第９図
に示す構成の回路を用い、かつＰＬＬ回路２３を構成す
る各ブロック、分周回路３２及び切換スイッチ３４の接
続を第１０図に示す如くすることができる。

尚、上記実施例においては、ステップＳ７によってオン
指令信号ＳＩ）の送出を開始してＨＤ検出信号ｅ２によ
るスピンドルサーボループを閉成し、このスピンドルサ
ーボがロックしたことを検出したのちステップＳ９によ
って切換指令信号ＳＣを出力してＨＤ検出信号ｅ１がＰ
ＬＬ回路２３に供給されるようにしていたが、ＨＤ検出
が可能となった時点で切換指令信号Ｓｃを出力してＨＤ
検出信号ｅ１がＰＬＬ回路２３に供給されるようにして
ＨＤ信号の位相基準点に基づく時間軸の微調整をなし、
ＨＤ信号の位相基準点に同期したパルスＣを生成したの
ちオン指令信号ｓＯの送出を開始するようにしてもよい
。

また、上記実施例においてはＦＰ検出パルスｂに基づく
スピンドルサーボループが閉成されてい゛るときにスイ
ッチｓＯをオンにしてＨＤ検出信号ｅ２に基づ（スピン
ドルサーボループを閉成するとしたが、切換スイッチに
よってＦＰ検出パルスｂに基づくスピンドルサーボルー
プをオープンにすると同時にＨＤ検出信号ｅ２に基づく
スピンドルサーボループを閉成するようにしてもよい。

また、上記実施例においてはＨＤ検出信号ｅ２に基づく
スピンドルサーボループは、位相制御ループであるとし
たが、該スピンドルサーボループを周波数フィードバッ
クを含む位相周波数制御ループとしてもよく、更にＰＬ
Ｌ回路２３に基準ＨＤ信号が選択的に供給されていると
きはｖｃｏ発振の制御を位相制御ではなく基準ＨＤ信号
による周波数制御によって行なってもよい。

また、上記実施例における切換スイッチ９の代りに加算
回路を接続し、制御信号生成回路８及び１２の出力を加
算してドライブアンプ１３に供給するようにすることも
考えられる。

以上、起動時について説明したが、本発明は、サーチ、
スキャン等のトリックプレイ終了後に通常再生を開始す
る場合にも適用することができる。

発明の効果 以上詳述した如く本発明による時間軸制御方式は、指令
に応答して記録ディスクの半径方向における信号読取手
段の相対位置に応じた第１基準信号と記録ディスクの回
転速度に応じた速度検出信号とのレベル差に応じた第１
エラー信号を生成し、この第１エラー信号に基づくスピ
ンドルサーボによって回転速度の制御を行ない、その後
に信号読取手段によって得られた読取信号中の第２同期
信号と第２基準信号との位相差に応じた第２エラー信号
を生成し、この第２エラー信号に基づくスピンドルサー
ボによって回転速度の制御を行ない、読取信号から第１
同期信号が検出されたとき検出された第１同期信号と第
３基準信号との位相差に応じた第３エラー信号を生成し
、この第３エラー信号に基づくスピンドルサーボによっ
て回転速度の制御を行なって時間軸の粗調整をなすので
、起動時等において記録ディスクの回転速度が同期信号
の検出が行なえる程度に制御されたのち同期信号による
時間軸制御がなされることとなり、時間軸制御用のパイ
ロット信号が不要となる。また、第２同期信号と第２基
準信号との位相差に応じた第２エラー信号に基づくスピ
ンドルサーボによって回転速度の制御を行なうので、信
号読取手段の半径位置に応じた第１基準信号を生成する
手段としてのポテンショメータの特性の温度による変化
、或いはトラックピッチのバラツキによって第１基準信
号に誤差が生じても、良好な時間軸制御をなすごとがで
きると共に第２基準信号を外部から供給することにより
複数のプレーヤを互いに同期させるいわゆる外部同期が
容易となる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック図、第２図
は、第１図の装置の各部の動作を示す波形図、第３図は
、第１図の装置における同期検出回路３０の具体的な構
成を示すブロック図、第４図及び第５図は、第３図の回
路ＨＤ波形検出回路の動作を示す波形図、第６図は、第
１図の装置におけるプロセッサの動作を示すフローチャ
ート、第７図は、ＣＬｖディスクにおけるピックアップ
の半径位置と回転数との関係を示すグラフ、第８図は、
第１図の装置におけるＦ／Ｖ変換回路４の特性を示すグ
ラフ、第９図は、同期検出回路３０の具体的な構成の他
の例を示すブロック図、第１０図は、同期検出回路３０
として第９図の回路を使用したときの第１図の装置の各
ブロック間の接続を示す図、第１１図は、本発明の他の
実施例を示すブロック図、第１２図は、ＭＵＳＥ信号の
波形図、第１３図は、ＨＤ信号の波形図、第１４図は、
フレームパルスの波形図である。 出願人　　　パイオニア株式会社

Claims (2)

【特許請求の範囲】
1. （１）所定レベル点をサンプリング用タイミング信号の
   位相基準点とする第１同期信号と前記第１同期信号のＮ
   （Ｎは自然数）倍の周期をもって発生する第２同期信号
   とが挿入されたサンプル化ビデオ信号を担う記録ディス
   クから信号読取手段によって得られた第１及び第２同期
   信号によって時間軸の粗調整及び微調整を行なう時間軸
   制御方式であって、指令に応答して前記記録ディスクの
   半径方向における前記信号読取手段の相対位置に応じた
   第１基準信号と前記記録ディスクの回転速度に応じた速
   度検出信号とのレベル差に応じた第１エラー信号を生成
   し、前記第１エラー信号に基づいて前記記録ディスクの
   回転速度を一旦制御し、その後に前記信号読取手段によ
   って得られた信号中の第２同期信号と第２基準信号との
   位相差に応じた第２エラー信号を生成し、前記第２エラ
   ー信号に基づいて前記記録ティスクの回転速度を制御し
   、前記信号読取手段によって得られた信号中の第１同期
   信号が検出されたとき検出された第１同期信号と第３基
   準信号との位相差に応じた第３エラー信号を生成し、前
   記第３エラー信号に基づいて前記記録ディスクの回転速
   度を制御して時間軸の粗調整を行なうことを特徴とする
   時間軸制御方式。
2. （２）前記第３エラー信号による時間軸の粗調整を開始
   したのち前記信号読取手段によって得られた信号中の第
   ２同期信号の位相基準点を検出し、検出した位相基準点
   に位相同期したタイミング信号を生成し、前記タイミン
   グ信号に基づいて時間軸の微調整を行なうことを特徴と
   する請求項１記載の時間軸制御方式。