JPH01201864A - 時間軸制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、記録ディスクに記録されている映像情報等の
情報を再生するディスク演奏装置における時間軸制御方
式に関する。

背景技術 いわゆる高品位（Ｈｌｇｈ　Ｄｅｆｉｎｉｔｉｏｎ　）
ビデオ信号のサンプリングを行ない、得られたサンプル
デ°　−夕に対して一定の手順に従って間引きや並べ換
え等のデータ処理を行ない、その後被処理信号をＤ／Ａ
変換によってアナログ信号に戻すようにして得られるビ
デオ信号（以下、サンプル化ビデオ信号と称する）をベ
ースバンド信号として伝送或いは記録再生する方式が提
案されている。

かかるサンプル化ビデオ信号を使用した例としては、高
品位ビデオ信号を帯域幅が約８ＭＨｚになるまで帯域圧
縮して放送衛星による伝送を可能にするＭ　Ｕ　Ｓ　Ｅ
　（Ｍｕｌｔｉｐｌｅ　Ｓｕｂ−ＮｙＱｕｉｓｔＳａｍ
ｐＨｎｇ　Ｅｎｃｏｄｉｎｇ）　　方式がある。

このＭＵＳＥ方式によれば、高品位ビデオ信号を光学式
ビデオディスク等の記録媒体に記録することも容易にな
る。

第１２図にＭＵＳＥ信号の′波形例を示す。ＭＵＳＥ信
号には水平同期信号（以下、ＨＤ信号と称す）が画像信
号と同一極性で付加されており、画像信号のｐ−ｐ値の
約１／２の振幅を有する。また、ｉ＋１番目のラインの
ＨＤ信号波形は、ｉ番目のラインのＨＤ信号波形を反転
したものである。

第１３図にＨＤ信号の波形を示す。ＭＵＳＥ信号は、１
水平走査期間が４８０のサンプル値からなり、第１３図
にサンプル番号として示されている数字は、１水平走査
期間の最初のサンプルから何番目のサンプルであるかを
表わしている。ここで、サンプル番号６の振幅値は、Ｈ
Ｄポイントと称される位相基準点であり、ＭＵＳＥ信号
をデコードするデコーダにおいてＭＵＳＥ信号のりサン
プリングのために生成されるクロックの位相制御に使用
される。

また、第１３図にレベルとして示されている数字は、Ｍ
ＵＳＥ信号を２５６レベルに量子化した場合の各サンプ
ルのレベルを表わしている。上記ＨＤポイントのレベル
は１２８レベルであり画像信号振幅の中央値である。

また、ＭＵＳＥ信号にはＨＤ信号と共に第１４図（Ａ）
及び同図（Ｂ）に示す如きフレームパルスがｌｔｒ目及
び２番目のラインにそれぞれ挿入されている。このフレ
ームパルスによりＨＤ信号波形の反転がリセットされて
いる。

一方、ビデオディスクプレーヤ等のディスク演奏装置は
、ディスクを回転駆動するスピンドルモータの駆動制御
によってディスクと信号読取手段としてのピックアップ
との相対速度を制御することにより時間軸の粗調整を行
ない、ピックアップによってディスクから得られた読取
信号をＣＯＤ。

メモリ等を使用して読取信号中の同期信号と別途生成し
た基準信号との位相差に応じた時間だけ遅延することに
よりディスクの偏心等による時間軸阜動を除去する時間
軸の微調整を行なうように構成されている。

ところが、上記の如＜ＭＵＳＥ信号の同期信号は正極同
期であり、同期信号の振幅が画像信号のレベル内に存在
する。この結果、ＭＵＳＥ信号においては従来のＮＴＳ
Ｃ信号の場合のように振幅分離等の方法で同期信号を検
出することは困難であり、正常な時間軸で信号が再生さ
れてないと同期分離は難しい。

このため、正常な再生がなされてない場合、例えばビデ
オディスクプレーヤにおける再生の際のスピンドルモー
タの立ち上がりやバースト的な大きなドロップアウトに
よって回転速度の乱れが生じたとき或いはスキャン、サ
ーチ等のトリックプレイの後通常再生に戻るときのよう
にディスクの回転が正常でない状態での時間軸制御には
、ＭＵＳＥ信号の同期信号を使用できないことになる。

そこで、ＭＵＳＥ信号をビデオディスクに記録する際に
映像ＦＭ変調信号にこの映像ＦＭ変調信号の下側波帯よ
り低い帯域に正弦波のパイロット信号を周波数多重し、
再生時にこのパイロット信号を分離して時間軸誤差の検
出を行なうようにすることが提案されている。ところが
、かかる方式においてはディスク記録時のパイロット信
号の多重及びディスク再生時のパイロット信号の分離、
抽出といった過程及びそのための回路が必要であり、ま
た再生画像へのパイロット信号の影響を完全に除去する
ことが困難であるという欠点がある。

発明の概要 本発明は、上記した点に鑑みてなされたものであって、
パイロット信号を用いずに時間軸制御を良好に行なうこ
とができる時間軸制御方式を提供することである。

本発明による時間軸制御方式は、指令に応答して記録デ
ィスクの半径方向における信号読取手段の相対位置に応
じた第１基準信号と記録ディスクの回転速度に応じた速
度検出信号とのレベル差に応じた第１エラー信号を生成
し、この第１エラー信号に基づくスピンドルサーボによ
って回転速度を一旦制御し、その後に信号読取手段によ
って得られた信号中の第２同期信号の周期に応じて前記
基準信号のレベルを修正し、信号読取手段によって得ら
れた信号から第１同期信号が検出されたとき検出された
第１同期信号と第２基準信号との位相差に応じた第２エ
ラー信号を生成し、この第２エラー信号に基づくスピン
ドルサーボによって回転速度を制御して時間軸の粗調整
をなすことを特徴としている。

実施例 以下、本発明の実施例につき第１図乃至第１１図を参照
して詳細に説明する。

第１図において、ディスク１はスピンドルモータ２によ
って回転駆動される。スピンドルモータ２にはこのスピ
ンドルモータ２の回転数に応じた周波数のＦＧ倍信号発
生する周波数発電機３が内蔵されている。この周波数発
電機３から出力されたＦＧ倍信号、微分回路等からなる
Ｆ／Ｖ変換回路４に供給されてＦＣ信号の周波数に応じ
たレベルを有する信号に変換される。このＦ／Ｖ変換回
路４の出力は、加減算回路５に供給される。加減算回路
５には、基準電圧発生回路６の出力が供給されている。

基準電圧発生回路６には、例えばピックアップ７を担持
するスライダ（図示せず）のディスク１に対する半径方
向における相対位置（以下、半径位置と称す）に応じた
電圧を生成するように接続されたポテンショメータ（図
示せず）の出力電圧ｖｐが供給されている。基準電圧発
生回路６は、出力開始指令に応答して該ポテンショメー
タの出力電圧ｖｐによってピックアップ７の半径位置に
応じた基準電圧を発生すると共にこの基準電圧を後述す
るＦＰ間隔データによって補正して出力するように構成
されている。

加減算回路５において、基準電圧発生回路６の出力から
Ｆ／Ｖ変換回路４の出力が差し引かれ、誤差信号が生成
される。この加゛減算回路５の出力は、ループフィルタ
、ループゲイン調整アンプ等からなる制御信号生成回路
８を介して切換スイッチ９の一人力になっている。

切換スイッチ９は、システムコントローラ１０から出力
される切換指令信号ＳＡに応じて制御信号生成回路８及
び１２の出力のうちの一方を選択的に出力する構成とな
っている。この切換スイッチ９の出力は、ドライブアン
プ１３を介してスピンドルモータ２に駆動信号として供
給され、ディスク１の回転速度が制御される。起動時等
において、切換スイッチ９から制御信号生成回路８の出
力が選択的に出力されると、周波数発電機３、Ｆ／Ｖ変
換回路４、加減算回路５、制御信号生成回路８、切換ス
イッチ９、ドライブアンプ１３及びスピンドルモータ２
で形成されるＦサーボ（周波数サーボ）ループがオンに
なってディスク１の回転速度がピックアップ７の半径位
置における規定速度に収束するようにスピンドルモータ
２の駆動制御がなされる。

一方、ピックアップ７のＲＦ（高周波）信号出力は、Ｒ
Ｆアンプ１５によって増幅されたのち、ＦＭ復調器等か
らなる復調回路１６に供給されてＭＵＳＥ信号が復調さ
れる。尚、ピックアップ７を担持するスライダを半径方
向に駆動してピックアップの読み取り位置を制御するス
ライダモータ、モータ駆動回路等が設けられているが、
本図では省略されている。

復調回路１６から出力されたＭＵＳＥ信号は、ＬＰＦ　
（ローパスフィルタ）１７を介してクランプ回路１８に
供給される。クランプ回路１８には、スイッチ１９を介
して同期検出回路３０からクランプパルスが供給される
。スイッチ１９は、システムコントローラ１０から出力
されるオン指令信号ＳＳに応じてオンになる構成となっ
ている。また、クランプ回路１８は、供給されたクラン
プパルスによってＭＵＳＥ信号の所定部を例えば１２８
７２５６レベルにクランプして直流成分を再生する。

このクランプ回路１８によって直流再生されたＭＵＳＥ
信号は、Ａ／Ｄ　（アナログ・ディジタル）変換回路２
１及び同期検出回路２゛０に供給される。

Ａ／Ｄ変換回路２１にはＰＬＬ回路２３の出力パルスＣ
が供給されており、同期検出回路２０には水晶発振器等
からなる基準クロック発生回路２４から出力される１６
．２ＭＨｚの基準クロックａが供給されている。

同期検出回路２０において、ＭＵＳＥ信号はＦＰ検出回
路２６に供給される。ＦＰ検出回路２６は、ＭＵＳＥ信
号中のフレームパルスをパターン認識によって検出する
ように構成されている。すなわち、ＦＰ検出回路２６は
、ＭＵＳＥ信号の第１ラインに対応する部分に挿入され
ているフレームパルスをパターン認識で検出し、第２ラ
インに対応する部分に挿入されかつ位相反転されている
第２図（Ａ）に示す如きフレームパルスのパターンを同
図（Ｂ）に示す如き基準クロックａによって順次認識し
てＨＤ初期間始端から８クロック期　　　　　−間前方
に存在するフレームパルス点ｐを検出して同図（Ｃ）に
示す如きＦＰ検出パルスｂを発生する。このＦＰ検出回
路２６から出力されたＦＰ検出パルスｂは、システムコ
ントローラ１０及びＦＰカウンタ２７に供給される。Ｆ
Ｐカウンタ２７は、計数開始指令に応答して連続する２
つのＦＰ検出パルスｂ間の間隔に対応する期間内に発生
する基準クロックａのパルス数を計数して出力するよう
に構成されている。このＦＰカウンタ２７によってＦＰ
検出パルスｂの発生周期に応じた計数値ＮＦが得られる
。このＦＰカウンタ２７の出力は基準信号発生回路６に
供給されてＦサーボの修正がなされる。

Ａ／Ｄ変換回路２１においてはＰＬＬ回路２３の出力パ
ルスＣによってＭＵＳＥ信号のサンプリングがなされ、
得られたサンプル値が順次ディジタルデータに変換され
る。このＡ／Ｄ変換回路２１から出力されるサンプルデ
ータは、メモリ２９及び同期検出回路３０に供給される
。同期検出回路３０にはＰＬＬ回路２３の出力パルスＣ
が供給されている。同期検出回路３０は、後述する如く
同期信号の位相基準点である１２８レベルのＨＤポイン
トの検出を行ってＨＤポイントに同期したＨＤ検出信号
ｅ１を出力すると共に、ＨＤ信号波形によってＨＤ信号
を検出してＨＤポイントには必ずしも同期しないＨＤ検
出信号ｅ２を生成し、かつＨＤ検出信号ｅ１に基づいて
クランプパルスｆの生成を行なう構成となっている。

同期検出回路３０から出力されるＨＤ検出信号ｅ２は、
位相比較回路３１に供給され、分周回路３２から出力さ
れる基準ＨＤ信号との位相比較がなされて両信号間の位
相差に応じた誤差信号が生成される。尚、分周回路３２
は、基準クロックａを４８０分周して基準ＨＤ信号を生
成する構成となっている。

位相比較回路３１から出力された誤差信号は、ロック検
出回路３３に供給されると同時に制御信号生成回路１２
を介して切換スイッチ９の低入力になっている。この切
換スイッチ９が制御信号生成回路１２の出力を選択的に
出力するとき、ピックアップ７、ＲＦアンプ１５、復調
回路１６、ＬＰＦ１７、クランプ回路１８、Ａ／Ｄ変換
回路２１、同期検出回路３０、位相比較回路３１、制御
信号生成回路１２、切換スイッチ９、ドライブアンプ１
３及びスピンドルモータ２からなるスピンドルサーボル
ープが閉成されてスピンドルモータ２の回転速度がＨＤ
検出信号ｅ２と基準ＨＤ信号間の位相差に応じて制御さ
れ、ＨＤ信号による時間軸の粗調整がなされる。

ロック検出回路３３は、位相比較回路３１の出力の絶対
値が所定値以下になったときロック検出信号を出力する
構成となっている。このロック検出回路３３によってＨ
Ｄ検出信号ｅ２に基づくスピンドルサーボのロック状態
が検知される。

同期検出回路３０から出力されるＨＤ検出信号ｅ１は切
換スイッチ３４の一人力になっている。

切換スイッチ３４には分周回路３２から出力された基準
ＨＤ信号が低入力として供給されている。

切換スイッチ３４は、システムコントローラ１０から出
力される切換指令信号ｓ（に応じてＨＤ検出信号ｅ１及
び基準ＨＤ信号のうちの一方を選択的に出力する構成と
なっている。この切換スイッチ３４の出力は、ＰＬＬ回
路２３における位相比較回路３５に供給されて分周回路
３６によって分周されたＶＣＯ（ｍ圧制御型発振器）３
７の出力と比較され、両信号間の位相差に応じた位相差
信号か生成される。この位相差信号は、ループフィルタ
、ループゲイン調整アンプ等からなる制御信号生成回路
３８を介してＶＣＯ３７に制御入力として供給され、Ｐ
ＬＬループが形成される。そして、ＶＣＯ３７からＨＤ
検出信号ｅ１又は基準ＨＤ信号に位相同期した１６．２
ＭＨｚを中心周波数とする可変タイミング信号が出力さ
れる。このＶＣＯ３７の出力がＰＬＬ回路２３の出力Ｃ
としてＡ／Ｄ変換回路２１、メモリ２９及び同期検出回
路３０に供給される。

メモリ２９は、例えばＦＩＦＯ（先入れ先出し）メモリ
からなり、Ａ／Ｄ変換回路２１から出力されたサンプル
データをＰＬＬ回路２３の出力パルスＣに同期して順次
書き込むと共に基準クロック発生回路２４から出力され
る基準クロックａに同期して順次読み出す。

ここで、システムコントローラ１０からの切換指令信号
Ｓ（によって切換スイッチ３４からＨＤ検出信号ｅ１が
選択的に出力されると、ＰＬＬ回路２３からＨＤ検出信
号ｅ１に位相同期した１６゜２ＭＨｚを中心周波数とす
る可変タイミング信号が出力される。従って、この可変
タイミング信号は、ＭＵＳＥ信号と同一の時間軸変動を
有し、この可変タイミング信号によってサンプルデータ
がメモリ２９に書き込まれ、書き込まれたデータが時間
軸変動のない基準クロックａによって読み出され、時間
軸の微調整がなされる。この時間軸の微調整によりディ
スクの偏心等に起因するジッタが除去される。このメモ
リ２９から読み出された一連のサンプルデータは、デコ
ーダ（図示せず）等に供給される。

システムコントローラ１０は、例えばプロセッサ、ＲＯ
ＭＳＲＡＭ等からなるマイクロコンピュータで形成され
ている。このシステムコントローラ１０には、ポテンシ
ョメータの出力電圧ＶＰｓロツタ検出回路３３の検出出
力、同期検出回路３０において生成されるＨＤ検出ＯＫ
信号ｄ及びＨＤ検出信号ｅ２、操作部（図示せず）のキ
ー操作に応じた指令等が入力される。システムコントロ
ーラ１０において、プロセッサはＲＯＭに予め格納され
ているプログラムに従って入力された信号を処理し、切
換指令信号５ＡＳＳＣ％オン指令信号ｓＢの送出等によ
って各部を制御する。

ここで、上記実施例における同期検出回路３０の具体的
な構成を第３図に示す。第３図に示す如く、Ａ／Ｄ変換
回路２１の出力データはＦＰ検出回路３０１、ＨＤ検出
ＯＫ信号発生回路３０４及びＨＤ波形検出回路３０８に
供給され、クランプ回路１８の出力はコンパレータ３０
６に供給され、ＰＬＬ回路２３の出力パルスＣはＦＰ検
出回路３０１、ＦＰカウンタ３０２、除算回路３０３、
ＨＤ波形検出回路３０８に供給される。

ＦＰ検出回路３０１は、ＦＰ検出回路２６と同様にＡ／
Ｄ変換回路２１から出力されるディジタル化されたＭＵ
ＳＥ信号中のフレームパルスをパターン認識によって検
出してＦＰ検出パルスｇを出力する。このＦＰ検出パル
スｇは、ＦＰカウンタ３０２に供給される。ＦＰカウン
タ３０２は、ＦＰカウンタ２７と同様にＦＰ検出パルス
ｇの発生周期に応じたデータを生成する。このＦＰカウ
ンタ３０２の出力データは、除算回路３０３に供給され
る。除算回路３０３の出力は、ＨＤ検出ＯＫ信号発生回
路３０４及びＨＤ検出回路３０５に供給される。ＨＤ検
出ＯＫ信号発生回路３０４からＨＤ検出ＯＫ信号ｄが出
力されてＨＤ検出回路３０５に供給される。また、ＨＤ
検出回路３０５には遅延回路３０７によって遅延された
コンパレータ３０６の出力が供給される。これら３０１
〜３０７の各回路によって同期信号の位相基準点である
１２８レベルのＨＤポイントの検出がなされ、ＨＤポイ
ントに同期したＨＤ検出信号ｅｌが生成されるのである
が、これら３０１〜３０７の各回路については特願昭６
２−６１４９６号に詳述されているので、詳細な説明は
省略する。

ＨＤ検出信号ｅｌは、クランプパルス発生回路３０９に
供給される。クランプパルス発生回路３０９は、ＦＰ検
出パルスｐ及びＨＤ検出信号ｅｌによってＭＵＳＥ信号
の例えば第５６３ラインに設けられているクランプレベ
ル期間を検出して当該期間に亘ってクランプパルスｆを
出力するように構成されている。

また、ＨＤ波形検出回路３０８は、第４図（Ａ）に示す
如きＨＤ信号の波形を同図（Ｂ）に示す如きパルスＣに
よって入力データの表わすレベルを順次検知するたとに
よって検出し、同図（Ｃ）に示す如き立ち上がりエツジ
を°有するＨＤ検出信号ｅ２を出力するように構成され
ている。尚、ＰＬＬ回路２３に基準ＨＤ信号が選択的に
供給されているときは、パルスＣは、ＨＤ信号の位相基
準点に同期せず、ＨＤ検出信号ｅ２は第５図に示す如く
位相基準点から２〜４パルス分（３パルス中心）の遅延
を有するタイミングで出力される。しかし、このような
ＨＤ検出信号ｅ２の位相誤差は、スピンドルサーボ系で
問題となるものではなく、切換スイッチ３４の切換によ
って時間軸の微調性が開始されてパルスＣの位相が変化
してもスピンドルサーボにはほとんど影響がない。これ
は、スピンドルサーボ系のループ帯域とジッタ制御ＰＬ
Ｌのループ帯域間にはおよそ１００倍程度の差があるこ
とによる。

以上の構成におけるシステムコントローラ１０のプロセ
ッサの動作を第６図のフローチャートを参照して説明す
る。

メインルーチン等の実行中に操作部のキー操作によりス
タート指令が発せられると、プロセッサは切換指令信号
ＳＡ％ＳＣ及びオン指令信号ｓＢを出力しないようにし
て切換スイッチ９から制御信号生成回路８の出力が選択
的に出力され、切換スイッチ３４から基準ＨＤ信号が選
択的に出力され、かつスイッチ１９はオフになるように
し、これらスイッチの初期設定を行なう（ステップＳｌ
）。次いで、プロセッサは、ピックアップ７を担持して
いるスライダを半径方向に移送するスライダモータの駆
動回路に駆動指令を送出して再生開始位置にピックアッ
プを移動させ（ステップＳ２）、基準電圧発生回路６に
出力開始指令を送出する（ステップＳ３）。次いで、プ
ロセッサはＦＰＰ出回路２６からＦＰ検検出パルスゲ出
力されたか否かの判定を繰り返して行ない（ステップＳ
４）、ＦＰ検検出パルスゲ出力されたと判定されたとき
のみＦＰカウンタ２７に計数開始指令を送出する（ステ
ップＳ５）。

次いで、プロセッサは同期検出回路３０からＨＤ検出信
号ｅ２が出力されたか否かの判定を繰り返して行ない（
ステップＳ６）　、ＨＤ検出信号ｅ２が出力されたと判
定されたときのみ切換スイッチ９への切換指令信号ＳＡ
の送出を開始する（ステップＳ７）。次いで、プロセッ
サはロック検出回路３３からロック検出信号が出力され
たか否かの判定を繰り返して行ない（ステップＳ８）、
ロック検出信号が出力されたと判定されたときのみ切換
スイッチ３４への切換指令信号ｓ（の送出を開始する（
ステップＳ９）。次いで、プロセッサは同期検出回路３
０からＨＤ検出ＯＫ信号ｄが出力されたか否かの判定を
繰り返して行ない（ステップ５ＩＯ）、ＨＤ検出ＯＫ信
号ｄが出力されたと判定されたときのみスイッチ１９へ
のオン指令信号ｓＢの送出を開始しくステップ５１１）
、ステップＳ１に移行する直前に実行していたルーチン
の実行を再開する。

以上の動作におけるステップＳ３によって基準電圧発生
回路６からピックアップ７の半径位置に応じた基準電圧
が出力され始める。そうすると、ステップＳ１によって
切換スイッチ９から制御信号生成回路８の出力が選択的
に出力され、Ｆサーボループが閉成されているので、Ｆ
／ｖ変換回路４の出力電圧が基準電圧発生回路６から出
力された基準電圧と等しくなるようにスピンドルモータ
２の回転速度が制御され、時間軸のＦサーボによる粗調
整が開始される。

ここで、ＣＬＶ　（線速度一定）ディスクの演奏時の線
速度Ｖとディスクの回転数Ｎ［ｒｐｎ＋］との関係は、
ピックアップの半径位置をｒとすれば、Ｎ−（Ｖ／２π
ｒ）Ｘ６０という式で表わされ、第７図のグラフで示す
如くなる。このとき、基準電圧発生回路６は、ポテンシ
ョメータの出力電圧によって示されるピックアップの半
径位置が例えば第７図に示す如く可変範囲をｂ分割して
得た各範囲のうちのいずれに存在する位置であるかを検
知し、互いに異なる９レベルのうちの検知した範囲に対
応する１つを基準電圧として生成するように構成するこ
とができる。また、Ｆ／Ｖ変換回路４は、第８図に示す
如く変動回転数範囲内で直線性を保つように構成するこ
とができる。こうすることにより、ディスク１の回転速
度は、Ｆサーボにより規定の回転速度より若干高いか又
は低い値に制御される。

このＦサーボにより、復調回路１６におけるＭＵＳＥ信
号の復調が可能となる。復調されたＭＵＳＥ信号が同期
検出回路２０におけるＦＰＰ出回路２６に供給されると
、ＦＰＰ出回路２６からＦＰ検検出パルスゲ出力される
。そうすると、ステップＳ４によってこのＦＰ検検出パ
ルスゲ出力されたことが検知され、ステップＳ５の実行
による基帛電圧の修正が開始される。

ＦＰカウンタ２７の出力は、スピンドルモータ２が規定
の回転速度で回転している場合は、５４００００　（−
４８０ｘｌ　１２５）クロックに対応する所定の値にな
るが、ステップＳ５の実行直後においてはスピンドルモ
ータ２の回転速度は規定の速度より若干高いか又は低い
ので、５４００００クロツクに対応する値より若干小又
は大となる。

基準電圧発生回路６においては、例えばこのＦＰカウン
タ２７の出力の値と所定の値との比が計算され、得られ
た比に応じて基準電圧が修正される。

この結果、Ｆサーボの精度が高くなり、ポテンショメー
タの温度特性、ディスク１のトラックピッチのバラツキ
等による基準電圧の誤差が補正され、スピンドルモータ
２の回転数が規定の回転数に接近する。

Ｆサーボがロック状態になるにつれて、同期検出回路３
０におけるＨＤ検出が可能になり、ＨＤ検出信号ｅ２が
出力される。そうすると、ステップＳ６によってこのＨ
Ｄ検出信号ｅ２が出力されたことが検知され、ステップ
Ｓ７が実行される。

このステップＳ７によって切換スイッチ９から制御信号
生成回路１２の出力が選択的に出力され始める。この結
果、ＨＤ検出信号ｉ２に基づくスピンドルサーボループ
が閉成される。

このＨＤ検出信号ｅ２によるスピンドルサーボがロック
してロック検出回路３３からロック検出信号が出力され
ると、ステップＳ８によってこのロック検出信号が出力
されたことが検知され、ステップＳ９が実行される。こ
のステップＳ９の実行によって切換スイッチ３４からＨ
Ｄ検出信号ｅ１が選択的に出力されるようになる。

スピンドルサーボ系は、ディスク偏心によって発生する
ジッタには追従しないため、切換スイッチ３４の切換に
よるロック位相の変動はほとんどなく、より正確なＨＤ
位を日情報が供給されることとなる。

ステップＳＩＯによって同期検出回路３０からＨＤ検出
ＯＫ信号ｄが出力されたことが検知されると、ステップ
Ｓ１１が実行されてスイッチ１９がオンとなり、ＭＵＳ
Ｅ信号のクランプが開始される。尚、ＭＵＳＥ信号は、
クランプが開始されるまでは交流結合されているものと
する。

これらステップ８９〜Ｓ１１によってＰＬＬ回路２３及
びメモリ２９によるＨＤ信号の位相基準点に基づく時間
軸の微調整が開始される。

第９図は、同期検出回路３０の他の構成例を示すブロッ
ク図であり、Ａ／Ｄ変換回路２１の出力データは、ＦＰ
Ｐ出回路４０、ＨＤパターン検出回路４１、遅延回路４
２に供給される。また、ＰＬＬ回路２３の出力パルスＣ
はＦＰＩ、ｌｆｔ出回路４０、ＨＤ検出窓発生回路４３
、ＨＤパターン検出回路４１、遅延回路４２、ＨＤ位相
検出回路４４、クランプパルス発生回路４５に供給され
る。

ＦＰＰ出回路４０は、ＦＰＰ出回路２６と同様にＭＵＳ
Ｅ信号中のフレームパルスをパターン認識によって検出
してＦＰ検出パルスｇを出力する。

このＦＰ検出パルスｇは、ＨＤ検出窓発生回路４３及び
クランプパルス発生回路４５に供給される。

１（Ｄ検出窓発生回路４３は、ＦＰ検検出パルスゲよっ
てフレームパルス点ｐの直後のＨＤ信号を検出するため
の２４クロック期間に亘って存在する検出窓信号りを発
生し、こののちＨＤパターン検出回路４１から出力され
るＨＤ検出信号ｅ２の立ち上がり点を基準にして４６５
クロック期間後の時点から４８９クロック期間後の時点
までの２４クロック期間に互って存在する信号を検出窓
信号りとして出力するという動作をＦＰ検検出パルスゲ
発生する毎に繰り返して行なう。

検出窓信号りは、ＨＤパターン検出回路４１に供給され
る。ＨＤパターン検出回路４１は、検出窓信号りが存在
するときのみ・第４図（Ａ）に示す如きＨＤ信号の存在
をパターンによって認識し、同図（Ｂ）に示す如きクロ
ックパルスＣに同期して同図（Ｃ）に示す如（ＨＤ検出
信号ｅ２を生成する。このＨＤパターン検出回路４１に
おけるパターン認識は、例えばＨＤポイントの直前及び
直後の３クロック期間程度におけるパターンに対して行
なわれる。ＨＤポイントは、ジッタがない場合、ＨＤ検
出信号ｅ２の立ち上がり点から４７７クロツク期間離れ
て存在することになるので、ＨＤＤ出窓発生回路４３か
ら出力されるＨＤＤ出窓信号りは次のＨＤポイントを中
心に２４クロック期間に互って存在することとなる。こ
の２４クロック期間幅がＨＤ検出範囲となる。

また、ＭＵＳＥ信号をＡ／Ｄ変換して得られたデータは
、遅延回路４２によって所定クロック期間だけ遅延され
たのちＨＤＤ相検出回路４４に供給される。ＨＤＤ相検
出回路４４は、最初のＨＤ検出信号ｅ２の発生後の最初
のクロックパルスＣに同期して遅延回路４４の出力デー
タからＨＤポイントの基準値である１２８レベルを差し
引いて得た値に対応するレベルを有するアナログ信号を
ＨＤ検検出信号層１して出力し、以後４８０クロック期
間おきに同様にして得たアナログ信号をＨＤ検出信号ｅ
ｌとして出力する。また、それと共にＨＤＤ相検出回路
４４は、４８０クロック期間毎のＨＤ検検出信号層１び
ｅ２の発生によってＨＤ検出ＯＫ信号ｄを出力する。こ
のＨＤＤ相検出回路４４から出力されたＨＤ検検出信号
層１、ＨＤポイントに対するクロックパルスＣの位相誤
差情報を有している。このＨＤ検検出信号層１ループフ
ィルタ等を介してｖＣＯに供給し、このｖＣＯからクロ
ックパルスＣを得るようにすることによりＨＤポイント
に同期したクロックパルスＣが得られ、また、このクロ
ックパルスＣによって時間軸の微調整をなすことができ
る。

尚、ＨＤ検出信号ｅ２の発生時点から３クロック期間前
にＨＤポイントが位置するので、遅延回路４２は、この
遅延調整をなすために設けられたものであり、ラッチ回
路等によって構成される。

また、クランプパルス発生回路４５は、ＦＰ検検出パル
スゲびＨＤ検出ＯＫ信号ｄによってＭＵＳＥ信号の例え
ば第５６３ラインに設けられているクランプレベル期間
を検出して当該期間に亘ってクランプパルスｆを出力す
る。このクランプパルスｆは、ＭＵＳＥ信号の直流再生
のためになすクランプの際に使用することができる。

以上の構成においてはＨＤ検検出信号層１、ＨＤポイン
トに対するクロックパルスＣの位相誤差情報を有してい
るので、第１図の装置においてクロックパルスＣを発生
するＰＬＬ回路２３を形成している各ブロック、分周回
路３２及び切換スイッチ３４の接続を第１０図に示す如
くすることができる。

第１０図において、ＨＤ検検出信号層１切換スイッチ３
４の一人力になっている。切換スイッチ３４の出力は、
制御信号生成回路３８に供給される。この制御信号発生
回路３８の出力は、■ＣＯ３７に制御入力として供給さ
れる。このＶＣＯ３７の出力がパルスＣとして出力され
る。このｖＣ０３７の出力は、分周回路３６によって分
周されたのち位相比較回路に供給され、分周回路３２の
出力と比較される。この位相比較回路３５の出力は切換
スイッチ３４の他人力になっている。

第１１図は、本発明の他の実施例を示すブロック図であ
り、第１図の装置における同期検出回路２０が除去され
、同期検出回路３０におけるＦＰ検出回路３０１の出力
がＦＰ検検出パルス色してシステムコントローラ１０に
供給され、かつ同期検出回路３０におけるＦＰカウンタ
３０２の出力が基準電圧発生回路６に供給されることを
除いて他の各部は第１図の装置と同様に接続構成されて
いる。

かかる構成においてシステムコントローラ１０における
プロセッサは、第１図の装置における場合と同様に第６
図のフローチャートに基づくプログラムに従って動作す
るものとすれば、第１図の装置と同様にステップＳ３に
よって基準電圧発生回路６からピックアップ７の半径位
置に応じた基準電圧が出力され始める。

このとき、ステップＳ１によって切換スイッチ３４から
基準ＨＤ信号が選択的に出力されるので、ＰＬＬ回路２
３からは基準クロックａに同期した１６．２ＭＨｚのパ
ルスが出力される。このパルスが同期検出回路３０にお
けるＦＰＰ出回路３０１及びＦＰカウンタ３０２に供給
されるので、第１図の装置と同様にＦＰ間隔を示すデー
タが基準電圧発生回路６に供給され、基準電圧の修正が
行なわれる。この基準電圧の修正以降の各動作は、第１
図の装置と同様に行なわれる。

以上の装置においても第１図の装置と同様の作用が働く
のは明らかであり、また同期検出回路３０として第９図
に示す構成の回路を用い、かつＰＬＬ回路２３を構成す
る各ブロック、分周回路３２及び切換スイッチ３４の接
続を第１０図に示す如くすることができる。

尚、上記実施例においては、ステップＳ６によってＨＤ
検出信号ｅ２が出力されたことが検知されたとき切換制
御信号ＳＡを出力し、ＨＤｔｌｉ２：比信号ｅ２に基づ
くスピンドルサーボが閉成されるとしたが、ＨＤ検出信
号ｅ２が出力されたことが検知されたとき、切換制御信
号ｓ（を先に出力してＨＤ検出信号ｅ１がＰＬＬ回路２
３に供給されるようにしたのち切換制御信号ＳＡを出力
するようにしてもよい。

また、上記実施例においてはＨＤ検出信号ｅ２に基づく
スピンドルサーボループは、位相制御ループであるとし
たが、該スピンドルサーボループを周波数フィードバッ
クを含む位相周波数制御ループとしてもよく、更にＰＬ
Ｌ回路２３に基準ＨＤ信号が選択的に供給されていると
きは、Ｖｃ。

発振の制御を位相制御ではなく基準ＨＤ信号による周波
数制御によって行なってもよい。

また、上記実施例における切換スイッチ９の代りに加算
回路を接続し、制御信号生成回路８及び１２の出力を加
算してドライブアンプ１３に供給するようにすることも
考えられる。

以上、起動時について説明したが、本発明は、サーチ、
スキャン等のトリックプレイ終了後に通常再生を開始す
る場合にも適用することができる。

発明の効果 以上詳述した如く本発明による時間軸制御方式は、指令
に応答して信号読取手段の半径位置に応じた第１基準信
号と記録ディスクの回転速度に応じた速度検出信号との
レベル差に応じた第１エラー信号を生成し、この第１エ
ラー信号に基づくスピンドルサーボによって回転速度を
一旦制御し、その後に信号読取手段によって得られた信
号中の第２同期信号の周期に応じて第１基準信号のレベ
ルを修正し、信号読取手段によって得られた信号から第
１同期信号が検出されたとき検出された第１同期信号と
第２基準信号との位相差に応じた第２エラー信号を生成
し、この第２エラー信号に基づくスピンドルサーボによ
って時間軸の粗１Ｍ整を行なうので、起動時等において
記録ディスクの回転速度が同期信号の検出が行なえる程
度に制御されたのち同期信号による時間軸制御がなされ
ることとなり、時間軸制御用のパイロット信号が不要と
なる。また、信号読取手段の半径位置に応じた第１基準
信号を生成する手段としてのポテンショメータの特性の
温度による変化、或いはトラックピッチのバラツキによ
って第１基準信号に誤差が生じても、この誤差を修正す
ることができ、良好な時間軸制御をなすことができるの
である。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック図、第２図
は、第１図の装置の各部の動作を示す波形図、第３図は
、第１図の装置における同期検出回路３０の具体的な構
成を示すブロック図、第４図及び第５図は、第３図のＨ
Ｄ波形検出回路の動作を示す波形図、第６図は、第１図
の装置におけるプロセッサの動作を示すフローチャート
、第７図は、ＣＬｖディスクにおけるピックアップの半
径位置と回転数との関係を示すグラフ、第８図は、第１
図の装置におけるＦ／Ｖ変換回路４の特性を示すグラフ
、第９図は、同期検出回路３０の具体的な構成の他の例
を示すブロック図、第１０図は、同期検出回路３０とし
て第９図の回路を使用したときの第１図の装置の各ブロ
ック間の接続を示す図、第１１図は、本発明の他の実施
例を示すブロック図、第１２図は、ＭＵＳＥ信号の波形
図、第１３図は、ＨＤ信号の波形図、第１４図は、フレ
ームパルスの波形図である。 出願人　　　パイオニア株式会社

Claims (2)

【特許請求の範囲】
1. （１）所定レベル点をサンプリング用タイミング信号の
   位相基準点とする第１同期信号と前記第１同期信号のＮ
   （Ｎは自然数）倍の周期をもって発生する第２同期信号
   とが挿入されたサンプル化ビデオ信号を担う記録ディス
   クから信号読取手段によって得られた第１及び第２同期
   信号によって時間軸の粗調整及び微調整を行なう時間軸
   制御方式であって、指令に応答して前記記録ディスクの
   半径方向における前記信号読取手段の相対位置に応じた
   第１基準信号と前記記録ディスクの回転速度に応じた速
   度検出信号とのレベル差に応じた第１エラー信号を生成
   し、前記第１エラー信号に基づいて前記記録ディスクの
   回転速度を一旦制御し、その後に前記信号読取手段によ
   って得られた信号中の第２同期信号の周期に応じて前記
   第１基準信号のレベルを修正し、前記信号読取手段によ
   って得られた信号中の第１同期信号が検出されたとき検
   出された第１同期信号と第２基準信号との位相差に応じ
   た第２エラー信号を生成し、前記第２エラー信号に基づ
   いて前記記録ディスクの回転速度の制御を行なって時間
   軸の粗調整を行なうことを特徴とする時間軸制御方式。
2. （２）前記第２エラー信号に基づく時間軸の粗調整を開
   始したのち前記信号読取手段によって得られた信号中の
   第２同期信号の位相基準点を検出し、検出した位相基準
   点に位相同期したタイミング信号を生成し、前記タイミ
   ング信号に基づいて時間軸の微調整を行なうことを特徴
   とする請求項１記載の時間軸制御方式。