JPH01201867A - ディスク演奏装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、ビデオディスクプレーヤ等のディスク演奏装
置に関する。

背景技術 ディスク演奏装置は、ディスクを回転駆動するスピンド
ルモータの駆動制御によってディスクと信号読取手段と
してのピックアップとの相対速度を制御することにより
時間軸の粗調整を行ない、ピックアップによってディス
クから読み取られた読取信号をＣＣＤ、メモリ等を使用
して読取信号中の同期信号と別途生成した試準信号との
位相差に応じた時間だけ遅延することにより時間軸の微
調整を行なって粗調整のみでは除去できないディスクの
偏心等による残留ジッタを除去するように構成されてい
るのが通常である。

かかるディスク演奏装置において、ディスクの傷や汚れ
によって例えば光学式のピックアップにおいて光ビーム
をディスクの記録面に収束させるフォーカスサーボが非
ロック状態になったり、或いはバースト的なドロップア
ウトが発生すると、読取信号から同期信号が得られなく
なる。そうすると、スピンドルモータの駆動制御も起動
時を除いて読取信号中の同期信号によって行なわれてい
るので、スピンドルモータを駆動制御するスピンドルサ
ーボのロックはずれが生じる。

一方、ＣＬＶ　（線速度一定）ディスクにおいては、デ
ィスクの回転速度Ｎ　［ｒｐａ＋　］はディスクに対す
るピックアップのディスク半径方向における相対位置（
以下、半径位置と称す）Ｒにほぼ反比例し、線速度をＶ
としたとき次式で表わされる。

Ｎ−（ｖ／２πＲ）ｘ６０−・・・”　（１）このため
、従来の装置においてはＣＬＶディスクの演奏中に同期
信号によるスピンドルサーボのロックはずれが生じたと
きは、当該スピンドルサーボをオフにしたのちピックア
ップを担持するスライダの半径位置に応じた電圧を発生
するように接続されたポテンショメータの出力電圧によ
ってスピンドルモータの駆動制御を一旦行なって読取信
号から同期信号が得られるようにし、同期信号が得られ
た時点で再び同期信号によるスピンドルサーボをオンに
することにより暴走の防止が図られていた。

ところが、そうするとポテンショメータの特性の温度変
動、ディスクのトラックピッチのバラツキ等によってポ
テンショメータの出力電圧に誤差が生じ、同期信号が得
られるようになってもディスクの実際の回転速度と規定
の回転速度との差が大になるので、従来の装置において
はスピンドルサーボがロック状態に復帰するのに要する
時間が長いという欠点があった。

発明の概要 本発明は、ＣＬＶディスクの演奏時にスピンドルサーボ
のロックはずれが生じてから復帰するまでの時間を短縮
することができるディスク演奏装置を提供することであ
る。

本発明によるディスク演奏装置は、記録ディスクの回転
速度に応じた速度検出信号を発生する回転速度検出手段
と、速度検出信号を定周期にてサンプルホールドするサ
ンプルホールド手段とを含み、スピンドルサーボ手段が
非ロック状態になつたとき読取信号から同期検出信号が
得られるようになるまでサンプルホールド手段の出力と
回転速度検出手段の出力とが一致するようにスピンドル
モータを回転駆動する構成となっている。

実施例 以下、本発明の実施例につき添附図面を参照して詳細に
説明する。

第１図において、ディスク１はスピンドルモータ２によ
って回転駆動される。スピンドルモータ２にはこのスピ
ンドルモータ２の回転数に応じた周波数のＦＧ倍信号発
生する周波数発電機３が内蔵されている。この周波数発
電［３から出力されたＦＧ倍信号、微分回路等からなる
Ｆ／Ｖ変換回路４に供給されてＦＧ倍信号周波数に応じ
たレベルを有する信号に変換される。このＦ／Ｖ変換回
路４の出力は、加減算回路５の一方の入力端子に供給さ
れると共にＳ／Ｈ（サンプル・ホールド）回路６に供給
される。Ｓ／Ｈ回路６にはサンプリングパルス発生回路
２１からサンプリングパルスが供給される。Ｓ／Ｈ回路
６は、このサンプリングパルスによってＦ／Ｖ変換回路
４の出力を保持する構成となっている。また、加減算回
路５の他方の入力端子には切換スイッチ７の出力が供給
される。切換スイッチ７の一方の入力端子にはＳ／Ｈ回
路６の出力が供給され、切換スイッチ７の他方の入力端
子にはＤ／Ａ　（ディジタル・アナログ）変換器等から
なる基準電圧発生回路８の出力が供給されている。

切換スイッチ７は、システムコントローラ１０から出力
される切換指令信号ＳＡに応じてＳ／Ｈ回路６の出力及
び基準電圧発生回路８の出力のうちの一方を選択的に出
力する構成となっている。

加減算回路５において、切換スイッチ７の出力からＦ／
Ｖ変換回路４の出力が差し引かれてエラー信号が生成さ
れる。この加減算回路５の出力は、ループフィルタ、ル
ープゲイン調整アンプ等からなる制御信号生成回路１１
を介して切換スイッチ１２の一人力になっている。

切換スイッチ１２は、システムコントローラ１０から出
力される切換指令信号ＳＲに応じて制御信号生成回路１
１及び１３の出力のうちの一方を選択的に出力する構成
となっている。この切換スイッチ１２の出力は、ドライ
ブアンプ１４を介してスピンドルモータ２に駆動信号と
して供給される。起動時等において、切換スイッチ７か
らＤ／Ａ変換回路８の出力が選択的に出力され、かつ切
換スイッチ１２から制御信号生成回路１１の出力か選択
的に出力されると、周波数発電機３、Ｆ／Ｖ変換回路４
、加減算回路５、制御信号生成回路１１、切換スイッチ
１２、ドライブアンプ１４及びスピンドルモータ２で形
成されるＦ（周波数）サーボループが閉成され、ディス
ク１の回転速度がＤ／Ａ変換回路８の出力に応じた速度
となるようにスピンドルモータ２の駆動制御がなされる
。

一方、ディスク１の回転に伴ってディスク１に記録され
ている信号がピックアップ１７によって読み取られる。

このピックアップ１７のＲＦ信号出力は、ＲＦアンプ１
８によって増幅されたのちＦＭ復調器等からなる復調回
路１９に供給されてビデオ信号が再生される。復調回路
１９から出力された再生ビデオ信号は、時間軸の微：ａ
ｉｉを行なって残留ジッタを除去する時間軸抽圧回路（
図示せず）に供給されると同時に同期検出手段としての
同期分離回路２０に供給されて再生ビデオ信号中の水平
同期信号が分離される。同期分離回路２０から出力され
た再生水平同期信号は、システムコントーラ１０、サン
プリングパルス発生回路２１、周波数弁別回路２２及び
位相比較回路２３に供給される。

サンプリングパルス発生回路２１は、システムコントロ
ーラ１０から出力される出力指令に応答して水平同期信
号に同期したサンプリングパルスを発生する構成となっ
ている。周波数弁別回路２２には分周回路２４から出力
される水平同期周波数より十分高い周波数のパルスが供
給されている。

また、位相比較回路２３には分周回路２４から出力され
る水平同期周波数と同一周波数の基準信号が供給されて
いる。分周回路２４は、水晶発振器等からなる基準クロ
ック発生回路２５から出力された基準クロックを分周し
て位相比較回路２３に供給される基準信号及び水平同期
周波数より十分高い周波数のパルスを発生する構成とな
っている。

周波数弁別回路２２は、例えば再生水平同期信号によっ
てリセットされかつ分周回路２４の出力パルスでカウン
トアツプするカウンタを有し、このカウンタの出力によ
って再生水平同期信号の周期を検知し、検知した周期に
応じたレベルを有する信号を生成して周波数弁別信号と
して出力する構成となっている。また、位相比較回路２
３においては、再生水平同期信号と基準信号との位相比
較がなされ、両信号間の位相差に応じた位相差信号が出
力される。この位相差信号は、周波数弁別回路２２から
出力された周波数弁別信号と共に制御信号生成回路１３
に供給されると同時にロック検出回路２７に供給される
。制御信号生成回路１３は、周波数弁別信号と位相差信
号とを加算合成したのちループフィルタ、ループゲイン
調整回路等を介して出力する構成となっている。この制
御信号生成回路１３の出力が切換スイッチ１２の低入力
になっている。また、ロック検出回路２７は、例えば位
相比較回路２３の出力の絶対値が所定値以下になったと
きロック検出信号を出力する構成となっている。このロ
ック検出回路２７の出力は、システロコントローラ１０
に供給される。

切換スイッチ１２から制御信号生成回路１３の出力が選
択的に出力されると、ピックアップ１７、ＲＦアンプ１
８、復調回路１９、同期分離回路２０、周波数弁別回路
２２、制御信号生成回路１３、切換スイッチ１２、ドラ
イブアンプ１４及びスピンドルモータ２からなるスピン
ドルサーボの周波数制御ループ及びこの周波数制御ルー
プ中の周波数弁別回路２２を位相比較回路２３に置き換
えて得られる位相制御ループが閉成される。これら周波
数制御ループ及び位相制御ループによって再生水平同期
信号の周波数が規定の周波数に等しくなりかつこの再生
水平同期信号と基準信号の位相が一致するようにスピン
ドルモータ２の駆動制御がなされ、同期信号による時間
軸の粗、調整がなされる。

システムコントローラ１０は、例えばプロセッサ、ＲＯ
Ｍ、ＲＡＭ、タイマ等からなるマイクロコンピュータで
形成されている。システムコントローラ１０には、再生
水平同期信号、ロック検出信号以外に、ピックアップ１
７を担持するスライダ（図示せず）のディスク１に対す
る半径方向における相対位置（以下、半径位置と称す）
に応じた電圧を発生するように接続されたポテンショメ
ータ（図示せず）の出力電圧Ｖｐ、操作部（図示せず）
のキー操作によって発せられる各種指令等が供給される
。このシステムコントローラ１０において、プロセッサ
はＲＯＭに予め格納されているプログラムに従って入力
された信号を処理し、切換指令信号ＳＡ％Ｓ８の送出等
によって各部を制御する。

以上の構成におけるシステムコントローラ１０のプロセ
ッサの動作を第２図及び第３図のフローチャートを参照
して説明する。

メインルーチン等の実行中に操作部のキー操作によりス
タート指令が発せられると、プロセッサはステップＳ１
に移行して切換指令信号ＳＡ、ＳＢを送出しないように
して切換スイッチ７から基準信号発生回路８の出力が選
択的に出力され、かつ切換スイッチ１２から制御信号生
成回路１１の出力が選択的に出力されるように各スイッ
チの初期設定を行なう。次いで、プロセッサはポテンシ
ョメータの出力電圧Ｖｐによりピックアップ１の半径位
置を検知して、検知した半径位置における規定の回転速
度に対応するデータを基準電圧発生回路８に送出する（
ステップＳ２）。次いで、プロセッサは同期分離回路２
０から再生水平同期信号が出力されたか否かの判定を繰
り返して行ない（ステップＳ３）、再生水平同期信号が
出力されたと判定されたときのみ切換指令信号ｓＢの送
出を開始して切換スイッチ１２から制御信号生成回路１
３の出力が選択的に出力されるようにするする（ステッ
プＳ４）。

次いで、プロセッサはロック検出回路２７からロック検
出信号が出力されたか否かの判定を繰り返して行ない（
ステップＳ５）、ロック検出信号が出力されたと判定さ
れたときのみサンプリングパルス発生回路２１への出力
指令の送出を開始しくステップＳ６）、ステップＳ１に
移行する直前に実行していたルーチンの実行を再開する
。

また、タイマ等の割込みによってプロセッサはステップ
ＳＩＯに移行してロック検出回路２７からロック検出信
号が出力されているか否かを判定する。ステップＳＩＯ
においてロック検出信号が出力されていると判定された
ときは、プロセッサは直ちにステップ１０に移行する直
前に実行していたルーチンの実行を再開する。ステップ
Ｓ１０においてロック検出信号が出力されてないと判定
されたときは、プロセッサはサンプリングパルス発生回
路２１への出力指令の送出を停止する（ステップ５１１
）。次いで、プロセッサは切換指令信号ＳＡの送出を開
始すると同時に切換指令信号ｓＢの送出を停止し、切換
スイッチ７からＳ／Ｈ回路６の出力が選択的に出力され
かつ切換スイッチ１２から制御信号生成回路１１の出力
が選択的、　　に出力されるようにする（ステップ５１
２）。

こののち、プロセッサはステップＳ３〜Ｓ６と同様のス
テップ３１３〜Ｓ１６を実行し、ステップＳＩＯに移行
する直前に実行していたルーチンの実行を再開する。

以上の動作におけるステップＳ１によってＦサーボルー
プが閉成され、ステップＳ２によって基準電圧発生回路
８からピックアップ１７の半径位置に応じた基準電圧が
出力される。そうすると、Ｆ／Ｖ変換回路４の出力電圧
が基準電圧発生回路８から出力された基準電圧と等しく
なるようにスピンドルモータ２の駆動制御がなされ、時
間軸の粗調整が開始される。

このＦサーボがロック状態になるにつれて、復調回路１
つにおけるビデオ信号の復調が可能となり、同期分離回
路２０から再生水平同期信号が出力され始める。そうす
ると、ステップＳ３によってこの再・生水平同期信号が
出力されたことが検知され、ステップＳ４が実行される
。このステップＳ４によって再生水平同期信号に基づく
スピンドルサーボの周波数制御ループ及び位相制御ルー
プが閉成され、同期信号による時間軸の粗調整が開始さ
れる。

この位相周波数制御ループからなるスピンドルサーボが
ロックしてロック検出回路２７からロック検出信号が出
力されると、ステップＳ５によってこのロック検出信号
が出力されたことが検知され、ステップＳ６が実行され
る。このステップＳ６によってサンプルパルスがＳ／Ｈ
回路６に供給され始め、Ｆ／Ｖ変換回路４の出力電圧が
Ｓ／Ｈ回路６に保持される。

こののち、ディスク１の傷等によるフォーカスサーボの
ロック外れやバースト的な大きなドロップアウトが発生
してスピンドルサーボに口・ツクはずれが生じると、ロ
ック検出回路２７から出力されていたロック検出信号が
消滅する。そうすると、ステップＳＩＯによってロック
検出信号が消滅したことが検知され、ステップＳｌｌが
実行される。

このステップＳｌｌによってＳ／Ｈ回路６へのサンプル
パルスの供給が停止される。そうすると、ロック検出信
号が消滅する直前に発生したサンプルパルスによって保
持されたＦ／Ｖ変換回路４の出力電圧がそのまま継続し
て保持される。

こののち、ステップＳ１２によってこのＳ／Ｈ回路６の
出力電圧か基準電圧発生回路８の出力に置き換えられて
出力されるようになると同時にＦサーボループが閉成さ
れるので、同期信号によるスピンドルサーボにロックは
ずれが生じる直前の回転速度が維持されることとなる。

このため、ピックアップ７の信号読取点がディスク１の
傷、汚れの存在する部分を通過して再び信号の読取が開
始されれば、同期分離回路２０から再び再生水平同期信
号が出力され始める。そうすると、ステップ３１３によ
ってこの再生水平同期信号が出力されたことが検知され
、ステップＳ１４が実行される。このステップＳ１４に
よって再び同期信号によるスピンドルサーボの位相周波
数制御ループが閉成され、同期信号による時間軸の粗：
Ａ整が開始される。

この結果、時間軸の粗調整をなすスピンドルサーボがロ
ック状態に復帰する。そして、ロック検出回路２７から
ロック検出信号が出力されると、ステップＳ１５によっ
てこのロック検出信号が出力されたことが検知され、ス
テップＳ１６が実行される。このステップＳ１６によっ
てサンプリングパルスがＳ／Ｈ回路６に供給され始め、
Ｆ／Ｖ変換回路４の出力電圧がＳ／Ｈ回路６に再び保持
され始める。

第４図は、本発明の他の実施例を示すブロック図であり
、第１図の装置における切換スイッチ１２が加算回路３
０に置き換えられ、かつこの加算回路３０と制御信号生
成回路１３間にスイッチ３１が接続されていることを除
いて他の各部は、第１図の装置と同様に構成されている
。スイッチ３１は、システムコントローラ１０から出力
されるオン指令信号Ｓｃに応じてオンになる構成となっ
ている。

かかる構成において、システムコントローラ１０におけ
るプロセッサが、第２図及び第３図のフローチャートに
おけるステップＳ４及びＳ１４においてオン指令信号Ｓ
Ｃの送出を開始し、かつステップＳ１２において切換指
令信号ＳＡの送出を開始すると同時にオン指令信号ｓｃ
の送出を停止するようにする。そうすると、通常再生時
は、Ｆ／Ｖ変換回路４の出力とＳ／Ｈ回路６の出力は等
しくなるので、ステップＳ４又はＳ１４によってＳ／Ｈ
回路６の出力が選択的に加減算回路５に供給されるよう
になって加減算回路５の出力電圧がゼロとなり、ステッ
プＳ４又はＳ１４によって閉成される再生水平同期信号
に基づく位相周波数制御ループが加減算回路５の出力に
よって乱されることはない。また、ステップＳ１２によ
ってＦサーボループが閉成されるが、それと同時にスイ
ッチ３１がオフとなるので、Ｆサーボループが制御信号
生成回路１３の出力によって乱されることもなく、第１
図の装置と同様の作用が働く。

尚、上記実施例においてはＳ／Ｈ回路６におけるサンプ
リング周波数は、水平同期周波数に等しくなっていたが
、当該サンプリング周波数は、垂直同期周波数に等しく
してもよい。また、Ｓ／Ｈ回路６の次段にローパスフィ
ルタを接続し、水平同期レートでサンプルした結果の平
均に応じた信号が得られるようにしてもよい。

以上、ＮＴＳＣ方式によるビデオ信号が記録されたディ
スクの演奏装置について説明したが、本発明は高品位ビ
デオ信号を帯域幅が約８ＭＨｚになるまで帯域圧縮して
得られるいわゆるＭＵＳＥ信号が記録されたディスクの
演奏装置に適用することもできる。その場合、第１図に
おける構成の他、復調回路１９かへ出力されるＭＵＳＥ
信号をアナログ・ディジタル変換するＡ／Ｄ変換回路が
必要になると同時に同期分離回路２０を第５図に示す如
き同期検出回路に置換する必要がある。

第５図において、ＭＵＳＥ信号をＡ／Ｄ変換して得られ
たデータは、ＦＰＰ出回路４０、ＨＤパターン検出回路
４１、遅延回路４２に供給される。

また、図示せぬＶＣＯ（電圧制御型発振器）から出力さ
れたクロックパルスＣがＦＰＰ出回路４０、ＨＤ検出窓
発生回路４３、ＨＤパターン検出回路４１、遅延回路４
２、ＨＤ位相検出回路４４、クランプパルス発生回路４
５に供給される。

ＦＰＰ出回路４０は、ＭＵＳＥ信号中のフレームパルス
をパターン認識によって検出し−ＣＦＰ９出パルスｇを
出力する。すなわち、第６図（Ａ）に示す如きフレーム
パルスのパターンを同図（Ｂ）に示す如きクロックパル
スＣによって順次認工してＨＤ切期間始端から８クロッ
ク期間前方に存在するフレームパルス点ｐを検出して同
図（Ｃ）に示す如きＦＰ検検出パルスゲ発生する。この
ＦＰ検検出パルスゲ、ＨＤ検出窓発生回路４３及びクラ
ンプパルス発生回路４５に０（給される。ＨＤ検出窓発
生回路４３は、ＦＰ検検出パルスゲよってフレームパル
ス点ｐの直後の）ＩＤ信号を検出するための２４クロッ
ク期間に亘って存在する検出窓信号りを発生し、このの
ちＨＤパターン検出回路４１から出力されるＨＤ検出信
号ｅ２の立ち上がり点を基準にして４６５クロック期間
後の時点から４８９クロック期間後の時点までの２４ク
ロック期間に亘って存在する信号を検出窓信号りとして
出力するという動作をＦＰ検検出パルスゲ発生する毎に
繰り返して行なう。

検出窓信号りは、ＨＤパターン検出回路４１に供給され
る。ＨＤパターン検出回路４１は、検出窓信号りが存在
するときのみ第７図（Ａ）に示す如きＨＤ信号の存在を
パターンによって認識し、同図（Ｂ）に示す如きクロッ
クパルスＣに同期して同図（Ｃ）に示す如＜ＨＤ検出信
号ｅ２を生成する。このＨＤパターン検出回路４１にお
けるパターン認識は、例えば第７図に示すＡ区間すなわ
ちＨＤポイントの直前及び直後の３クロック期間程度に
おけるパターンに対して行なわれる。ＨＤポイントは、
ジッタがない場合、ＨＤ検出信号ｅ２の立ち上がり点か
ら４７７クロック期間離れて存在することになるので、
ＨＤ検出窓発生回路４３から出力されるＨＤ検出信号ｅ
２は次のＨＤポイントを中心に２４クロック期間に亘っ
て存在することとなる。この２４クロック期間幅がＨＤ
検出範囲となる。

また、ＭＵＳＥ信号をＡ／Ｄ変換して得られたデータは
、遅延回路４２によって所定クロック期間だけ遅延され
たのちＨＤ位相検出回路４４に供給される。ＨＤ位相検
出回路４４は、最初のＨＤ検出信号ｅ２の発生後の最初
のクロックパルスＣに同期して遅延回路４４の出力デー
タからＨＤポイントの基準値である１２８レベルを差し
引いて得た値に対応するレベルを有するアナログ信号を
ＨＤ検出信号ｅ１として出力し、以後４８０クロック期
間おきに同様にして得たアナログ信号をＨＤ検出信号ｅ
１として出力する。このＨＤ位相検出回路４４から出力
されたＨＤ検出信号ｅ１は、ＨＤポイントに対するクロ
ックパルスＣの位相誤差情報を有している。このＨＤ検
出信号ｅ１をループフィルタ等を介してｖＣＯに供給し
、このＶＣＯからクロックパルスＣを得るようにするこ
とによりＨＤポイントに同期したクロックパルスＣが得
られ、また、このクロックパルスＣによって時間軸の微
調整をなすことができる。

尚、ＨＤ検出信号ｅ２の発生時点から３クロック期間前
にＨＤポイントが位置するので、遅延回路４２は、この
遅延調整をなすために設けられたものであり、ラッチ回
路等によって構成される。

また、クランプパルス発生回路４５は、ＦＰ検出パルス
ｇ及びＨＤ検出信号ｅ】によってＭＵＳＥ信号の例えば
第５６３ラインに設けられているクランプレベル期間を
検出して当該期間に亘ってクランプパルスｆを出力する
。このクランプパルスｆは、ＭＵＳＥ信号の直流再生の
ためになすクランプの際に使用することができる。

以上の構成におけるＨＤパターン検出回路４１から出力
されるＨ　Ｄ　ｔＱ出信号ｅ２を第１図の装置における
再生水星同期信号として用いることによりＭＵＳＥ信号
が記録されたディスクを演奏する場合においてもＮＴＳ
Ｃ信号の記録されたディスクの演奏時と同様の作用が働
くのである。

発明の効果 以上詳述した如く本発明によるディスク演奏装置は、記
録ディスクの回転速度に応じた速度検出信号を発生する
回転速度検出手段と、速度検出信号を定周期にてサンプ
ルホールドするサンプルホールド手段とを含み、スピン
ドルサーボ手段が非ロック状態になったとき読取信号か
ら同期検出信号が得られるようになるまでサンプルホー
ルド手段の出力と回転速度検出手段の出力とが一致する
ようにスピンドルモータを回転駆動する構成となってい
るので、ディスクの傷、汚れによるフォーカスサーボの
ロックはずれ或いはバースト的なドロップアウトの発生
によって読取信号から同期信号が得られなくなってスピ
ンドルサーボのロックはずれが生じても、スピンドルモ
ータが暴走することはない。また、読取信号が得られる
ようになるまでロックはずれが生じる直前の回転速度が
維持されるので、ピックアップの読取点がディスクの傷
や汚れの存在する部分を通過したのち再び同期信号が得
られるようになる時点におけるディスクの回転速度と規
定の回転速度との差が大になることがなく、復帰時間を
短縮することができるのである。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック図、第２図
及び第３図は、第１図の装置におけるプロセッサの動作
を示すフローチャート、第４図は、本発明の他の実施例
を示すブロック図、第５図は、ＭＵＳＥ信号が記録され
たディスクの演奏装置における同期検出回路を示すブロ
ック図、第６図及び第７図は、第５図の回路の動作を示
す波形図である。 出願人　　　パイオニア株式会社

Claims (1)

【特許請求の範囲】
1. 記録ディスクから得られた読取信号中の同期信号を検出
   して同期検出信号を出力する同期検出手段と、前記同期
   検出信号と基準信号との位相差に応じたエラー信号によ
   って前記記録ディスクを回転駆動するスピンドルサーボ
   手段と、前記記録ディスクの回転速度に応じた速度検出
   信号を発生する回転速度検出手段と、前記速度検出信号
   を定周期にてサンプルホールドするサンプルホールド手
   段とを含み、前記スピンドルサーボ手段が非ロック状態
   になったとき前記同期検出手段から同期検出信号が出力
   されるまで前記サンプルホールド手段の出力と前記回転
   速度検出手段の出力とが一致するように前記スピンドル
   モータを回転駆動するようにしたことを特徴とするディ
   スク演奏装置。