JP2677791B2 - 情報再生装置の時間軸制御装置 - Google Patents
情報再生装置の時間軸制御装置Info
- Publication number
- JP2677791B2 JP2677791B2 JP62058527A JP5852787A JP2677791B2 JP 2677791 B2 JP2677791 B2 JP 2677791B2 JP 62058527 A JP62058527 A JP 62058527A JP 5852787 A JP5852787 A JP 5852787A JP 2677791 B2 JP2677791 B2 JP 2677791B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- detection
- circuit
- servo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rotational Drive Of Disk (AREA)
Description
【発明の詳細な説明】
技術分野
本発明は、時間軸制御装置に関し、特に情報再生装置
において再生信号の時間軸制御を行なう装置に関する。 背景技術 ディスクの記録情報を再生する情報再生装置において
再生信号の時間軸補正をなすための時間軸制御装置とし
て時間軸の粗調整を行なうスピンドルサーボ系と、時間
軸の微調整を行なうタンジェンシャルサーボ系とを有す
る装置が公知である。かかる装置において、ディスク再
生時のピックアップの情報検出点のディスク上における
半径方向における位置(以下、半径位置と称す)rの変
化に伴なうスピンドルサーボ系とタンジェンシャルサー
ボ系のループ特性の変化について説明する。 まずスピンドル系について説明する。 スピンドルモータに直流モータを使用することを前提
とした場合、モータ駆動電圧と回転角の関係を示す伝達
関数MS(s)は次の2次式で示される。 ここに、T1は、モータ時定数、KSは、モータ定数であ
る。 スピンドルサーボループは一般に水晶発振器等による
基準位相と、ディスクから読み取った同期信号から生成
した回転位相とを比較し、これによって得られたエラー
電圧でモータを駆動する構成がとられている。この位相
比較周期1サイクルを電気角2πで定義し、サーボルー
プを考える場合、そのモータ伝達関数M′(s)はディ
スク変換定数Kdsを加えた(かけ算)次式で示される。 ここに、V(r)は、ディスクの線速度[m/s]、Δ
tは、位相比較1サイクル当りの時間[s]である。 (1)′式及び(2)式から次のことがわかる。 CLVディスク再生時には、線速一定であるためKdはr
すなわち再生半径位置が大(外周)となることによって
ループ特性が変化(ループゲインが増大)するが、CAV
ディスク再生時は、角速度一定であるためKdには変化な
くしたがってループ特性も一定である。 次にタンジェンシャル系について考える。 ここでは、ミラー駆動方式を用いた場合について説明す
る。一般にミラー駆動電圧とスポット移動距離の関係を
示す伝達関係MT(s)は次の2次式で示される。 ここに、T2,T3は、ミラー時定数、KTは、ミラー定数
である。ここで、スピンドル系と同様に、位相比較1サ
イクルを電気角2πで定議すると、ディスク変換定数Kd
Tを加えた形で次式MT′(s)で示すことができる。 (3)′式および(4)式から次のことがわかる。 CAVディスク再生時には、角速度一定であるためrす
なわち再生半径位置が大(外周)となることによって線
速度が増大し、KdTは減少、したがってループゲインが
低下する。CLVディスク再生時は線速一定であるためKdT
は一定すなわちループ特性も一定である。 このため、従来の時間軸制御装置においてはピックア
ップの半径位置をピックアップを担持するスライダの位
置を検出するポテンショメータの出力電圧によって各ル
ープゲインを調整したり、または、半径位置の変化によ
るスピンドル・タンジェンシャル各ループの特性変化を
許容したループ設計がなされたりしていた。 前者の場合、ポテンショメータの精度が低くかつ温度
変化等の影響を受けやすいので、ゲイン調整される位置
が不正確になり、また後者の場合半径位置によってルー
プ特性が異なるため再生時の残留ジッタ量が半径位置に
よって変化したり、またサーチ時の整定時間等も変化し
たりすることになり、良好な時間軸制御が行えないとい
う問題があった。 発明の概要 そこで、本発明の目的は時間軸サーボループのループ
ゲインの切換をピックアップの位置に応じて正確に行な
って良好な時間軸制御を行なうことができる時間軸制御
装置を提供することである。 本発明による情報再生装置の時間軸制御装置は、所定
情報と共に記録位置を示すアドレス情報が記録されてい
る記録媒体から記録情報の再生を行って再生情報信号を
得る復調手段と、前記再生情報信号の時間軸補正を行う
サーボループとを有する情報再生装置の時間軸制御装置
であって、前記再生情報信号から前記アドレス情報を分
離する分離手段と、前記分離手段によって分離された前
記アドレス情報に基づいて前記サーボループのループゲ
インを調整する手段とを備えている。 実施例 以下、本発明の実施例につき添付図面を参照して詳細
に説明する。 第1図において、1はビデオ情報が記録されているデ
ィスクである。ディスク1の記録面上にはピットと称さ
れる凹部(又は凸部)が渦巻状トラックを形成するよう
に設けられており、これらピットの長さ及び間隔によっ
て情報が記録されている。このディスク1のピットの有
無によって変調された記録面からの反射光が復調器2に
供給されている。復調器2は、例えば反射光が入射され
る光電変換素子及びこの光電変換素子の出力のFM復調処
理を行なうFM復調回路とからなっている。この復調器2
によってディスク1に記録されているビデオ信号が再生
されてビデオ出力端子(図示せず)に供給されると同時
に分離回路3に供給される。分離回路3において、ビデ
オ信号から水平及び垂直同期信号h、v並びにフレーム
ナンバーやタイムコード等の制御データcが分離され
る。 分離回路3によって分離された水平同期信号hは、位
相差検出回路(以下、PDと略記記する)4及び5に供給
されて基準信号発生回路6から出力される基準信号rと
の位相差が検出される。PD4の出力は、切換スイッチ7
の1入力となっている。また、PD5の出力はバッファア
ンプ8、ループスイッチ9及びサーボアンプ10を介して
切換スイッチ7の他入力となっている。切換スイッチ7
にはロック検出回路11の出力が制御信号として供給され
ている。ロック検出回路11は、例えばPD4の出力の信号
レベルが所定レベル以下になったときロック検出信号を
発生するように構成されている。切換スイッチ7は、ロ
ック検出信号の不存在時にはPD4の出力を選択的に出力
し、かつロック検出信号の存在時にはサーボアンプ10の
出力を選択的に出力するように構成されている。この切
換スイッチ7の出力は、サーボアンプ12及びドライブア
ンプ13を介してディスク1の回転駆動用のスピンドルモ
ータ14の駆動信号となっている。また、サーボアンプ10
の出力は、直流カット用のコンデンサ15及びドライブア
ンプ16を介してタンジェンシャルミラー17の駆動信号と
なっている。このタンジェンシャルミラー17の回動によ
り、情報検出用の光スポットが記録トラック接線方向に
偏倚される。 ロック検出信号は、ループスイッチ9へも制御信号と
して供給されている。ループスイッチ9は、このロック
検出信号が存在するときのみオンとなるように構成され
ている。 また、サーボアンプ10及び12は、可変利得アンプ構成
となっており、利得が制御入力データによって指定され
た値に設定されるようになっている。これらサーボアン
プ10及び12にはコントローラ18から制御データが供給さ
れる。コントローラ18は、プロセッサ、RAM、ROM、イン
ターフェース回路等からなるマイクロコンピュータによ
って形成されている。このコントローラ18におけるROM
にはプロセッサのデータ処理手順を示すプログラムの他
に記録位置と最適ループゲインとの対応を示すテーブル
が予め格納されている。このコントローラ18には分離回
路3から出力される水平及び垂直同期信号h,v並びに制
御データcが供給されている。 PD4は、いわゆる位相検波器構成であって、2つの入
力信号パルスの乗算(プロダクト)をなし、この乗算信
号の直流成分を発生するようになっている。これに対
し、PD5は、基準信号rに同期した鋸歯状波信号を水平
同期信号hに同期したサンプリングパルスによりサンプ
ルホールドするように構成されている。従って、PD4はP
D5に比しダイナミックレンジ(誤差検出範囲)が大であ
るが、検出感度は劣る特性を有する。 電源投入時等においてはロック検出回路11の出力であ
るロック検出信号は存在しないので、スイッチ9がオフ
となってタンジェンシャルサーボループはオープンとな
り、スピンドルサーボ系はPD4のエラー出力により作動
する。こののち、スピンドルサーボのロックがほぼ完了
すると、ロック検出信号が出力されてスイッチ9がオン
となる。そうすると、タンジェンシャルサーボ系が動作
し始めて高精度のPD5の出力によってタンジェンシャル
ミラー17が駆動され、スピンドルサーボ系によっては除
きえない残留誤差成分が除去される。それと同時に、切
換スイッチ7によってスピンドルモータ14にエラー信号
を供給していたPD4の出力は断となり、PD5の出力がスピ
ンドルモータ14に供給され、サーボアンプ10の出力点に
は超低域を含む直流成分が残存しないようになる。 以上の構成におけるコントローラ18におけるプロセッ
サの動作を第2図のフローチャートを参照して説明す
る。 メインルーチン等の実行中に例えば垂直同期信号vが
分離回路3から出力されたときプロセッサは、ステップ
S1に移行して分離回路3から出力される制御データcを
水平及び垂直同期信号によって取込む。次いで、プロセ
ッサはステップS2に移行して取込んだ制御データcによ
って再生中のディスクがCAVディスクか否かを判定す
る。ステップS2において再生中のディスクがCAVディス
クであると判定されたときは、プロセッサはステップS3
に移行してCAVディスクにアドレス情報として記録され
ている制御データc中の再生中のフレームのフレームナ
ンバーを示すフレームナンバーデータFnを抽出する。次
いで、プロセッサはステップS4に移行してフレームナン
バーデータFnが記録されている記録位置におけるタンジ
ェンシャルサーボ系の最適なループゲインを示すデータ
GtをROMに予め格納されているテーブルによって得る。
次いで、プロセッサはステップS5に移行してデータGtを
サーボアンプ10に送出し、ステップS1に移行する直前に
実行していたルーチンの実行を再開する。 ステップS2において再生中のディスクがCAVディスク
ではないと判定されたときは、プロセッサはステップS6
に移行してCLVディスクにアドレス情報として記録され
ている制御データc中の時間を表わす時間データTnを抽
出する。次いで、プロセッサはステップS7に移行して時
間データTnが記録されている記録位置におけるスピンド
ルサーボ系における最適なループゲインを示すデータGs
をROMに予め格納されているテーブルによって得る。次
いで、プロセッサはステップS8に移行してデータGsをサ
ーボアンプ12に送出し、ステップS1に移行する直前に実
行していたルーチンの実行を再開する。 以上の動作によって、CAVディスクの再生時にはタン
ジェンシャルサーボ系のループゲインが再生時に読取ら
れたフレームナンバーによって連続的に変化し、タンジ
ェンシャルサーボ系のループゲインが温度変動の影響を
受けることなく高精度に制御されてピックアップがディ
スク上のいかなる位置に存在していても当該ループゲイ
ンが最適値に設定され、安定した情報の再生が行なわれ
る。また、CLVディスクの再生時にはスピンドルサーボ
系のループゲインが再生時に読取られた時間データによ
って連続的に変化し、スピンドルサーボ系のループゲイ
ンが温度変動の影響を受けることなく高精度に制御され
てピックアップがディスク上のいかなる位置に存在して
いても当該ループゲインが最適値に設定され、安定した
情報の再生が行なわれることとなる。 以上、NTSC方式のビデオ信号が記録されているディス
クの再生装置の例について説明したが、MUSE(Multiple
Sub-Nyquist Sampling Encoding)信号が記録されてい
るディスクの再生装置の例について次に説明する。 第3図において、PD5、切換スイッチ7、バッファア
ンプ8、ループスイッチ9、サーボアンプ10、コンデン
サ15、タンジェンシャルミラー17は、第1図の装置と同
様に接続されており、またディスク1の記録面からの反
射光は、第1図の装置と同様に復調器2に入射される。
しかしながら、本例においては復調器2からMUSE信号が
出力される。このMUSE信号は、クランプ回路20及びAGC
(自動利得制御回路)21によって振幅が一定(例えば1V
p-p)となったのちA/D(アナログ・ディジタル)コンバ
ータ22及びコンパレータ23に供給される。A/Dコンバー
タ22にはパルス発生回路24から出力される16.2MHzのク
ロックaが供給されている。A/Dコンバータ22において
はクロックaによってMUSE信号のサンプリングが行なわ
れ、得られたサンプル値が順次ディジタルデータに変換
される。このA/Dコンバータ22の出力データは、HD検出O
K信号発生回路25、FP検出回路26、データ分離回路27に
供給されると同時にMUSEデコーダ(図示せず)に送出さ
れる。 FP検出回路26は、例えばA/Dコンバータ22から出力さ
れるディジタル化されたMUSE信号中のフレームパルスを
パターン認識によって検出するように構成されている。
すなわち、FP検出回路26は、MUSE信号の第605ラインに
対応する部分に挿入されているフレームパルスをパター
ン認識で検出したとき、第606ラインに対応する部分に
挿入されかつ位相反転されている第4図(A)に示す如
きフレームパルスのパターンを同図(B)に示す如きク
ロックaによって順次認識してHD期間の始端より8クロ
ック分前方に存在するフレームパルス点pを検出して同
図(C)に示す如きFP検出パルスbを発生する。 このFP検出回路26から出力されるFP検出パルスbは、
FPカウンタ28に供給される。FPカウンタ28は、連続する
2つのFP検出パルス間の期間に亘ってクロックaのパル
ス数を計数するように構成されている。このFPカウンタ
28によってFP検出パルスの発生周期に応じた計数値NFが
得られる。このFPカウンタ28の出力データは、除算器29
に供給されてHD間隔の平均クロック数NHD(NF/1125)が
算出される。正規のタイミング(同期がとれジッタが存
在しない場合)では検出FP間隔には540000クロック(48
0クロック×1125)が存在するが、ディスクの回転速度
が規定の速度の数%精度で制御されている場合にはHD間
隔の平均値は検出FP間隔中に存在するクロック数NFを11
25で割ることにより得られる。 除算器29の出力データは、HD検出OK信号発生回路25及
びHD検出回路30に供給される。 HD検出OK信号発生回路25は、例えばFP検出パルスbの
立上りから13クロック分だけ遅れた位置を中心に16クロ
ック分のパルス幅のHD検出窓信号を発生し、このHD検出
窓信号が存在する16クロック分の期間においてA/Dコン
バータ22の出力データによって示されるレベルによって
HD検出OK信号を発生するように構成されている。すなわ
ち、HD検出OK信号発生回路25は、第5図(C)に示す如
きFP検出パルスbの立上りから13クロックだけ離れた位
置を中心に16クロック分の期間に亘って同図(D)に示
す如きHD検出窓信号が存在する期間のうちの6クロック
分の期間において同図(A)に示す如きA/Dコンバータ2
2の出力データが最初の2クロック分の期間に亘って192
/256レベルに対応する値となったのち続く2クロック間
に亘って64/256〜192/256レベルに対応する値になり、
更に続く2クロック間に亘って64/256レベルに対応する
値になったとき同図(E)に示す如く64/256レベルの検
知を行なった2クロック間の次のクロックaの立上りか
ら例えば4クロック間に亘ってHD検出OK信号dを発生す
る。以降、同様にしてHD検出を行なうのであるが、次か
らのHD検出窓信号を発生するタイミングは除算器29によ
って算出されたNHDを利用して設定される。 すなわち、第608ライン以降のHD検出は、上述の第607
ラインのHD検出OK信号の立上りからNHD‐3クロックだ
け遅れた位置を中心に16クロック間に亘って存在する検
出窓信号を発生させて行なう。尚、第607ライン以降1
ライン毎にHD信号は反転するので、それに合わせてHD検
出も反転させて行なう。また、NHDはFP検出を行なって
いく上で、逐次更新されていくため、NFも後述するFサ
ーボ(周波数サーボ)ループがロックするにつれて480
×1125(クロック)に近付いていく。 また、HD信号がドロップアウト等で欠落した場合、HD
検出OK信号dが立上らず、次のHD検出窓信号を発生させ
るタイミングが存在しなくなるが、HD検出窓信号の時間
幅を16クロック分にしているので、例えば前のHD検出窓
信号のセンタからNHDだけ遅れた位置を中心に16クロッ
ク間に亘って発生させればよい。 HD検出OK信号dは、HD検出回路30に供給される。HD検
出回路30は、HD検出OK信号の存在時において、コンパレ
ータ23の出力を約5クロック分の時間だけ遅延する遅延
回路31の出力中の立ち上り又は立ち下りエッジから所定
時間に亘って高レベルのHD検出信号eを出力するように
構成されている。 今、復調器2から出力されたMUSE信号がクランプ回路
20及びAGC回路21を経て第6図(A)に示す如く1Vピー
ク・ピークの振幅を有する信号となってコンパレータ23
に供給される。このコンパレータ23の基準レベルがAGC
回路21の出力fの振幅の中心のレベルすなわち128/256
レベルに対応するレベルに設定されていれば、HD信号の
傾斜部ではコンパレータ23の出力が必ず反転して同図
(B)に示す如き信号が得られる。HD信号は、ライン交
番信号であるから、コンパレータ23の出力にも立上りエ
ッジと立下りエッジが1H周期で交互に現われる。しか
し、映像信号中にもレベル反転は頻繁に生じるので、HD
信号によるエッジの検出は同図(C)に示す如きHD検出
OK信号dによって行なうようになされているのである。 すなわち、コンパレータ23の出力gは、遅延回路31に
よって遅延され同図(D)に示す如く正常時(ロック
時)にHD信号によるエッジがHD検出OK信号dの存在期間
の中心のタイミングで現われる信号となるようになされ
ている。従って、遅延回路31の遅延量は、約5クロック
分の時間に設定されている。なんとなれば、HD検出OK信
号dはHD信号の傾斜部に対して約3クロック遅れて発生
し、かつ信号幅が4クロック分になっているからであ
る。また、本例においては後述する如くFサーボループ
によりディスク1の回転速度が規定の速度の±5%程度
の値となるように制御されるので、HD検出OK信号dのタ
イミングが所定タイミングの±1クロック精度内となる
ため、また、HD波形の特徴から128/256レベルに対して
±4クロック幅でコンパレータ23の出力gが反転するこ
とはないことから、HD検出OK信号dの幅は4クロック幅
としている。 HD検出は、このHD検出OK信号幅内に存在する遅延され
たコンパレータ23の出力のレベル反転エッジをもってHD
検出信号の出力タイミングとし、かつワンショット回路
等によりパルス幅を0.5HD間隔程度に設定することによ
りロック時には50%デューティのパルスからなる同図
(E)に示す如きHD検出信号eを発生させるようにして
行なわれる。 なお、ドロップアウトによりHD検出OK信号が出力され
ない場合、NHDタイミングで強制的にHD検出信号を生成
するようにすればよい。また、遅延回路31により、時間
軸サーボループ内にむだ時間要素が存在することになる
が、スピンドル系及びジッタ制御系の帯域は、それぞれ
十数Hz、数kHz程度であるから問題は生じない。 HD検出回路30の検出出力は、位相比較回路31に供給さ
れて分周回路33の出力との位相差に応じたエラー信号が
生成される。分周回路33は、クロックaを分周して所定
周波数の基準信号を発生するように構成されている。位
相比較回路31の出力は、切換スイッチ7の1入力になっ
ている。また、この位相比較回路31の出力は、ロック検
出回路37に供給されている。ロック検出回路37は、位相
比較回路31の出力の絶対値が所定値以下になったときPL
Lロック検出信号を発生するように構成されている。こ
のPLLロック検出信号は、コントローラ18に供給される
と同時にループスイッチ9の制御入力になっている。切
換スイッチ7の出力は、サーボアンプ35を介して切換ス
イッチ36の1入力となっている。サーボアンプ35は、サ
ーボアンプ10と同様にコントローラ18から制御データの
供給を受けて利得が指定された値に設定されるようにな
っている。 切換スイッチ36の出力は、スピンドルエラー信号とし
てドライブアンプ42を介してディスク1を回転駆動する
スピンドルモータ43に供給され、ディスク1の回転速度
が制御される。スピンドルモータ43にはスピンドルモー
タ43の回転数に応じた周波数のFG信号を発生する周波数
発電機44が内蔵されている。この周波数発電機44から出
力されたFG信号は、波形整形回路45を介して微分回路等
からなるF/V変換回路46に供給されてFG信号の周波数に
応じた信号レベルを有する信号に変換される。このF/V
変換回路46の出力は、減算回路47に供給されている。減
算回路47には、D/A(ディジタル・アナログ)コンバー
タ48の出力が供給されており、このD/Aコンバータ48か
らF/V変換回路46の出力が差引かれる。この減算回路47
の出力は、ロック検出回路49に供給されると同時にサー
ボアンプ50を介して切換スイッチ36の他入力となってい
る。 切換スイッチ36は、コントローラ18から供給される指
令によってサーボアンプ35及び50の出力のうちの一方を
選択的に出力するように構成されている。また、ロック
検出回路49は、例えば減算回路47の出力の絶対値が所定
値以下になったときFサーボロック検出信号を発生する
ように構成されている。このロック検出回路49の出力
は、コントローラ18に供給される。コントローラ18に
は、データ分離回路27によってMUSE信号の所定区間に挿
入されているアドレス情報すなわちCAVディスクにおけ
るフレームナンバー或いはCLVディスクにおけるタイム
ナンバーが供給される。 以上の構成におけるコントローラ18を形成するマイク
ロコンピュータのプロセッサの動作を第7図のフローチ
ャートを参照して説明する。 メインルーチン等の実行中に操作部(図示せず)のキ
ー操作によってプレイ指令が発せられると、プロセッサ
はステップS11に移行してサーボアンプ10及び35の利得
を初期設定する。次いで、プロセッサはステップS12に
移行して読取り開始位置(最内周)におけるディスク1
の回転速度FOをROMに予め格納しているテーブルによっ
て算出する。次いで、プロセッサはステップS13に移行
して回転速度データをD/Aコンバータ38に送出する。次
いで、プロセッサはステップS15に移行して切換スイッ
チ36からサーボアンプ50の出力が選択的に出力されるよ
うにして周波数発電機44、波形整形回路45、F/V変換回
路46、減算回路47、サーボアンプ50、切換スイッチ36、
ドライブアンプ42及びスピンドルモータ43で形成される
Fサーボループをオンにする。次いで、プロセッサはス
テップS15に移行してロック検出回路49からFサーボロ
ック検出信号が出力されているか否かを判定する。ステ
ップS15において、Fサーボロック検出信号が出力され
ていないと判定されたときは、プロセッサは再びステッ
プS15を実行し、Fサーボロック検出信号が出力されて
いると判定されたときのみステップS16に移行してHD検
出OK信号が出力されているか否かを判定する。ステップ
S16において、HD検出OK信号が出力されてないと判定さ
れたときは、プロセッサは再びステップS16を実行し、H
D検出OK信号が出力されていると判定されたときのみス
テップS17に移行する。ステップS17において、プロセッ
サは切換スイッチ36からサーボアンプ35の出力が選択的
に出力されるようにしてFサーボループをオフにすると
同時にHD信号と分周器33の出力との位相差に応じてスピ
ンドルモータ43の回転速度の制御を行なうPLLサーボル
ープをオンにする。次いで、プロセッサはステップS18
に移行してロック検出回路37からPLLロック検出信号が
出力されているか否かを判定する。ステップS18におい
て、PLLロック検出信号が出力されていないと判定され
たときは、プロセッサは再びステップS18を実行し、PLL
ロック検出信号が出力されていると判定されたときのみ
ステップS19に移行してMUSEデコーダ(図示せず)等に
動作開始指令を送出して再生動作を開始させ、ステップ
S11に移行する直前に実行していたルーチンの実行を再
開する。 以上の動作において、プレイ指令が発せられると、ス
テップS14によって切換スイッチ36からサーボアンプ50
の出力が選択的に出力されてFサーボループがオンとな
る。そうすると、ステップS13によって予めD/Aコンバー
タ48に読取開始位置におけるスピンドルモータ43の回転
数に対応するデータが供給されるので、ディスク1の回
転速度が読取開始位置における速度に収束するようにス
ピンドルモータ43が駆動制御される。このFサーボによ
ってディスク1の回転速度を規定の回転速度の±5%の
範囲内の値程度にしてHD信号の検出が行なえるようにす
ることができる。 今、ディスクの回転速度が規定の回転速度の±5%の
範囲内になったときFサーボロック検出信号が発生する
ようにロック検出回路49における検出レベルを設定すれ
ば、Fサーボロック検出信号が発生したとき、ステップ
S16、S17によってPLLサーボループがオンとなってHD検
出信号と基準HD信号との位相が一致するようにスピンド
ルモータ43の回転速度の制御がなされ、高精度な時間軸
制御が開始されると共に再生動作が開始される。このの
ち、例えばFP検出パルスによって第2図のフローチャー
トに示す如き制御動作が行なわれるようにすれば、第1
図の装置と同様の作用が得られる。 以上、通常の再生動作時について説明したが、サーチ
動作時にはピックアップが目的位置に到達する前に目的
位置を示すフレームナンバー或いは時間データにより目
的位置における最適なループゲインを示すデータを得て
サーボアンプ10又は12のゲインをサーボループがロック
する前に最適値に設定するようにすることができる。そ
うすることにより、サーチ動作の終了後直ちに良好な時
間軸制御が開始されることとなる。 発明の効果 以上詳述した如く本発明による時間軸制御装置は、記
録媒体の記録信号を読み取る信号読取手段によって記録
媒体から得られた信号中のアドレス情報によって時間軸
の調整を行なうサーボループのループゲインを切り換え
るので、装置の周囲温度変動の影響を受けることなくル
ープゲインを最適値に設定することができ、良好な時間
軸制御を行なうことができる。また、サーチ時の整定時
間(ロックタイム)が安定(一定)になるなど、特殊再
生時における安定化が半径位置変化によらず図れるので
ある。
において再生信号の時間軸制御を行なう装置に関する。 背景技術 ディスクの記録情報を再生する情報再生装置において
再生信号の時間軸補正をなすための時間軸制御装置とし
て時間軸の粗調整を行なうスピンドルサーボ系と、時間
軸の微調整を行なうタンジェンシャルサーボ系とを有す
る装置が公知である。かかる装置において、ディスク再
生時のピックアップの情報検出点のディスク上における
半径方向における位置(以下、半径位置と称す)rの変
化に伴なうスピンドルサーボ系とタンジェンシャルサー
ボ系のループ特性の変化について説明する。 まずスピンドル系について説明する。 スピンドルモータに直流モータを使用することを前提
とした場合、モータ駆動電圧と回転角の関係を示す伝達
関数MS(s)は次の2次式で示される。 ここに、T1は、モータ時定数、KSは、モータ定数であ
る。 スピンドルサーボループは一般に水晶発振器等による
基準位相と、ディスクから読み取った同期信号から生成
した回転位相とを比較し、これによって得られたエラー
電圧でモータを駆動する構成がとられている。この位相
比較周期1サイクルを電気角2πで定義し、サーボルー
プを考える場合、そのモータ伝達関数M′(s)はディ
スク変換定数Kdsを加えた(かけ算)次式で示される。 ここに、V(r)は、ディスクの線速度[m/s]、Δ
tは、位相比較1サイクル当りの時間[s]である。 (1)′式及び(2)式から次のことがわかる。 CLVディスク再生時には、線速一定であるためKdはr
すなわち再生半径位置が大(外周)となることによって
ループ特性が変化(ループゲインが増大)するが、CAV
ディスク再生時は、角速度一定であるためKdには変化な
くしたがってループ特性も一定である。 次にタンジェンシャル系について考える。 ここでは、ミラー駆動方式を用いた場合について説明す
る。一般にミラー駆動電圧とスポット移動距離の関係を
示す伝達関係MT(s)は次の2次式で示される。 ここに、T2,T3は、ミラー時定数、KTは、ミラー定数
である。ここで、スピンドル系と同様に、位相比較1サ
イクルを電気角2πで定議すると、ディスク変換定数Kd
Tを加えた形で次式MT′(s)で示すことができる。 (3)′式および(4)式から次のことがわかる。 CAVディスク再生時には、角速度一定であるためrす
なわち再生半径位置が大(外周)となることによって線
速度が増大し、KdTは減少、したがってループゲインが
低下する。CLVディスク再生時は線速一定であるためKdT
は一定すなわちループ特性も一定である。 このため、従来の時間軸制御装置においてはピックア
ップの半径位置をピックアップを担持するスライダの位
置を検出するポテンショメータの出力電圧によって各ル
ープゲインを調整したり、または、半径位置の変化によ
るスピンドル・タンジェンシャル各ループの特性変化を
許容したループ設計がなされたりしていた。 前者の場合、ポテンショメータの精度が低くかつ温度
変化等の影響を受けやすいので、ゲイン調整される位置
が不正確になり、また後者の場合半径位置によってルー
プ特性が異なるため再生時の残留ジッタ量が半径位置に
よって変化したり、またサーチ時の整定時間等も変化し
たりすることになり、良好な時間軸制御が行えないとい
う問題があった。 発明の概要 そこで、本発明の目的は時間軸サーボループのループ
ゲインの切換をピックアップの位置に応じて正確に行な
って良好な時間軸制御を行なうことができる時間軸制御
装置を提供することである。 本発明による情報再生装置の時間軸制御装置は、所定
情報と共に記録位置を示すアドレス情報が記録されてい
る記録媒体から記録情報の再生を行って再生情報信号を
得る復調手段と、前記再生情報信号の時間軸補正を行う
サーボループとを有する情報再生装置の時間軸制御装置
であって、前記再生情報信号から前記アドレス情報を分
離する分離手段と、前記分離手段によって分離された前
記アドレス情報に基づいて前記サーボループのループゲ
インを調整する手段とを備えている。 実施例 以下、本発明の実施例につき添付図面を参照して詳細
に説明する。 第1図において、1はビデオ情報が記録されているデ
ィスクである。ディスク1の記録面上にはピットと称さ
れる凹部(又は凸部)が渦巻状トラックを形成するよう
に設けられており、これらピットの長さ及び間隔によっ
て情報が記録されている。このディスク1のピットの有
無によって変調された記録面からの反射光が復調器2に
供給されている。復調器2は、例えば反射光が入射され
る光電変換素子及びこの光電変換素子の出力のFM復調処
理を行なうFM復調回路とからなっている。この復調器2
によってディスク1に記録されているビデオ信号が再生
されてビデオ出力端子(図示せず)に供給されると同時
に分離回路3に供給される。分離回路3において、ビデ
オ信号から水平及び垂直同期信号h、v並びにフレーム
ナンバーやタイムコード等の制御データcが分離され
る。 分離回路3によって分離された水平同期信号hは、位
相差検出回路(以下、PDと略記記する)4及び5に供給
されて基準信号発生回路6から出力される基準信号rと
の位相差が検出される。PD4の出力は、切換スイッチ7
の1入力となっている。また、PD5の出力はバッファア
ンプ8、ループスイッチ9及びサーボアンプ10を介して
切換スイッチ7の他入力となっている。切換スイッチ7
にはロック検出回路11の出力が制御信号として供給され
ている。ロック検出回路11は、例えばPD4の出力の信号
レベルが所定レベル以下になったときロック検出信号を
発生するように構成されている。切換スイッチ7は、ロ
ック検出信号の不存在時にはPD4の出力を選択的に出力
し、かつロック検出信号の存在時にはサーボアンプ10の
出力を選択的に出力するように構成されている。この切
換スイッチ7の出力は、サーボアンプ12及びドライブア
ンプ13を介してディスク1の回転駆動用のスピンドルモ
ータ14の駆動信号となっている。また、サーボアンプ10
の出力は、直流カット用のコンデンサ15及びドライブア
ンプ16を介してタンジェンシャルミラー17の駆動信号と
なっている。このタンジェンシャルミラー17の回動によ
り、情報検出用の光スポットが記録トラック接線方向に
偏倚される。 ロック検出信号は、ループスイッチ9へも制御信号と
して供給されている。ループスイッチ9は、このロック
検出信号が存在するときのみオンとなるように構成され
ている。 また、サーボアンプ10及び12は、可変利得アンプ構成
となっており、利得が制御入力データによって指定され
た値に設定されるようになっている。これらサーボアン
プ10及び12にはコントローラ18から制御データが供給さ
れる。コントローラ18は、プロセッサ、RAM、ROM、イン
ターフェース回路等からなるマイクロコンピュータによ
って形成されている。このコントローラ18におけるROM
にはプロセッサのデータ処理手順を示すプログラムの他
に記録位置と最適ループゲインとの対応を示すテーブル
が予め格納されている。このコントローラ18には分離回
路3から出力される水平及び垂直同期信号h,v並びに制
御データcが供給されている。 PD4は、いわゆる位相検波器構成であって、2つの入
力信号パルスの乗算(プロダクト)をなし、この乗算信
号の直流成分を発生するようになっている。これに対
し、PD5は、基準信号rに同期した鋸歯状波信号を水平
同期信号hに同期したサンプリングパルスによりサンプ
ルホールドするように構成されている。従って、PD4はP
D5に比しダイナミックレンジ(誤差検出範囲)が大であ
るが、検出感度は劣る特性を有する。 電源投入時等においてはロック検出回路11の出力であ
るロック検出信号は存在しないので、スイッチ9がオフ
となってタンジェンシャルサーボループはオープンとな
り、スピンドルサーボ系はPD4のエラー出力により作動
する。こののち、スピンドルサーボのロックがほぼ完了
すると、ロック検出信号が出力されてスイッチ9がオン
となる。そうすると、タンジェンシャルサーボ系が動作
し始めて高精度のPD5の出力によってタンジェンシャル
ミラー17が駆動され、スピンドルサーボ系によっては除
きえない残留誤差成分が除去される。それと同時に、切
換スイッチ7によってスピンドルモータ14にエラー信号
を供給していたPD4の出力は断となり、PD5の出力がスピ
ンドルモータ14に供給され、サーボアンプ10の出力点に
は超低域を含む直流成分が残存しないようになる。 以上の構成におけるコントローラ18におけるプロセッ
サの動作を第2図のフローチャートを参照して説明す
る。 メインルーチン等の実行中に例えば垂直同期信号vが
分離回路3から出力されたときプロセッサは、ステップ
S1に移行して分離回路3から出力される制御データcを
水平及び垂直同期信号によって取込む。次いで、プロセ
ッサはステップS2に移行して取込んだ制御データcによ
って再生中のディスクがCAVディスクか否かを判定す
る。ステップS2において再生中のディスクがCAVディス
クであると判定されたときは、プロセッサはステップS3
に移行してCAVディスクにアドレス情報として記録され
ている制御データc中の再生中のフレームのフレームナ
ンバーを示すフレームナンバーデータFnを抽出する。次
いで、プロセッサはステップS4に移行してフレームナン
バーデータFnが記録されている記録位置におけるタンジ
ェンシャルサーボ系の最適なループゲインを示すデータ
GtをROMに予め格納されているテーブルによって得る。
次いで、プロセッサはステップS5に移行してデータGtを
サーボアンプ10に送出し、ステップS1に移行する直前に
実行していたルーチンの実行を再開する。 ステップS2において再生中のディスクがCAVディスク
ではないと判定されたときは、プロセッサはステップS6
に移行してCLVディスクにアドレス情報として記録され
ている制御データc中の時間を表わす時間データTnを抽
出する。次いで、プロセッサはステップS7に移行して時
間データTnが記録されている記録位置におけるスピンド
ルサーボ系における最適なループゲインを示すデータGs
をROMに予め格納されているテーブルによって得る。次
いで、プロセッサはステップS8に移行してデータGsをサ
ーボアンプ12に送出し、ステップS1に移行する直前に実
行していたルーチンの実行を再開する。 以上の動作によって、CAVディスクの再生時にはタン
ジェンシャルサーボ系のループゲインが再生時に読取ら
れたフレームナンバーによって連続的に変化し、タンジ
ェンシャルサーボ系のループゲインが温度変動の影響を
受けることなく高精度に制御されてピックアップがディ
スク上のいかなる位置に存在していても当該ループゲイ
ンが最適値に設定され、安定した情報の再生が行なわれ
る。また、CLVディスクの再生時にはスピンドルサーボ
系のループゲインが再生時に読取られた時間データによ
って連続的に変化し、スピンドルサーボ系のループゲイ
ンが温度変動の影響を受けることなく高精度に制御され
てピックアップがディスク上のいかなる位置に存在して
いても当該ループゲインが最適値に設定され、安定した
情報の再生が行なわれることとなる。 以上、NTSC方式のビデオ信号が記録されているディス
クの再生装置の例について説明したが、MUSE(Multiple
Sub-Nyquist Sampling Encoding)信号が記録されてい
るディスクの再生装置の例について次に説明する。 第3図において、PD5、切換スイッチ7、バッファア
ンプ8、ループスイッチ9、サーボアンプ10、コンデン
サ15、タンジェンシャルミラー17は、第1図の装置と同
様に接続されており、またディスク1の記録面からの反
射光は、第1図の装置と同様に復調器2に入射される。
しかしながら、本例においては復調器2からMUSE信号が
出力される。このMUSE信号は、クランプ回路20及びAGC
(自動利得制御回路)21によって振幅が一定(例えば1V
p-p)となったのちA/D(アナログ・ディジタル)コンバ
ータ22及びコンパレータ23に供給される。A/Dコンバー
タ22にはパルス発生回路24から出力される16.2MHzのク
ロックaが供給されている。A/Dコンバータ22において
はクロックaによってMUSE信号のサンプリングが行なわ
れ、得られたサンプル値が順次ディジタルデータに変換
される。このA/Dコンバータ22の出力データは、HD検出O
K信号発生回路25、FP検出回路26、データ分離回路27に
供給されると同時にMUSEデコーダ(図示せず)に送出さ
れる。 FP検出回路26は、例えばA/Dコンバータ22から出力さ
れるディジタル化されたMUSE信号中のフレームパルスを
パターン認識によって検出するように構成されている。
すなわち、FP検出回路26は、MUSE信号の第605ラインに
対応する部分に挿入されているフレームパルスをパター
ン認識で検出したとき、第606ラインに対応する部分に
挿入されかつ位相反転されている第4図(A)に示す如
きフレームパルスのパターンを同図(B)に示す如きク
ロックaによって順次認識してHD期間の始端より8クロ
ック分前方に存在するフレームパルス点pを検出して同
図(C)に示す如きFP検出パルスbを発生する。 このFP検出回路26から出力されるFP検出パルスbは、
FPカウンタ28に供給される。FPカウンタ28は、連続する
2つのFP検出パルス間の期間に亘ってクロックaのパル
ス数を計数するように構成されている。このFPカウンタ
28によってFP検出パルスの発生周期に応じた計数値NFが
得られる。このFPカウンタ28の出力データは、除算器29
に供給されてHD間隔の平均クロック数NHD(NF/1125)が
算出される。正規のタイミング(同期がとれジッタが存
在しない場合)では検出FP間隔には540000クロック(48
0クロック×1125)が存在するが、ディスクの回転速度
が規定の速度の数%精度で制御されている場合にはHD間
隔の平均値は検出FP間隔中に存在するクロック数NFを11
25で割ることにより得られる。 除算器29の出力データは、HD検出OK信号発生回路25及
びHD検出回路30に供給される。 HD検出OK信号発生回路25は、例えばFP検出パルスbの
立上りから13クロック分だけ遅れた位置を中心に16クロ
ック分のパルス幅のHD検出窓信号を発生し、このHD検出
窓信号が存在する16クロック分の期間においてA/Dコン
バータ22の出力データによって示されるレベルによって
HD検出OK信号を発生するように構成されている。すなわ
ち、HD検出OK信号発生回路25は、第5図(C)に示す如
きFP検出パルスbの立上りから13クロックだけ離れた位
置を中心に16クロック分の期間に亘って同図(D)に示
す如きHD検出窓信号が存在する期間のうちの6クロック
分の期間において同図(A)に示す如きA/Dコンバータ2
2の出力データが最初の2クロック分の期間に亘って192
/256レベルに対応する値となったのち続く2クロック間
に亘って64/256〜192/256レベルに対応する値になり、
更に続く2クロック間に亘って64/256レベルに対応する
値になったとき同図(E)に示す如く64/256レベルの検
知を行なった2クロック間の次のクロックaの立上りか
ら例えば4クロック間に亘ってHD検出OK信号dを発生す
る。以降、同様にしてHD検出を行なうのであるが、次か
らのHD検出窓信号を発生するタイミングは除算器29によ
って算出されたNHDを利用して設定される。 すなわち、第608ライン以降のHD検出は、上述の第607
ラインのHD検出OK信号の立上りからNHD‐3クロックだ
け遅れた位置を中心に16クロック間に亘って存在する検
出窓信号を発生させて行なう。尚、第607ライン以降1
ライン毎にHD信号は反転するので、それに合わせてHD検
出も反転させて行なう。また、NHDはFP検出を行なって
いく上で、逐次更新されていくため、NFも後述するFサ
ーボ(周波数サーボ)ループがロックするにつれて480
×1125(クロック)に近付いていく。 また、HD信号がドロップアウト等で欠落した場合、HD
検出OK信号dが立上らず、次のHD検出窓信号を発生させ
るタイミングが存在しなくなるが、HD検出窓信号の時間
幅を16クロック分にしているので、例えば前のHD検出窓
信号のセンタからNHDだけ遅れた位置を中心に16クロッ
ク間に亘って発生させればよい。 HD検出OK信号dは、HD検出回路30に供給される。HD検
出回路30は、HD検出OK信号の存在時において、コンパレ
ータ23の出力を約5クロック分の時間だけ遅延する遅延
回路31の出力中の立ち上り又は立ち下りエッジから所定
時間に亘って高レベルのHD検出信号eを出力するように
構成されている。 今、復調器2から出力されたMUSE信号がクランプ回路
20及びAGC回路21を経て第6図(A)に示す如く1Vピー
ク・ピークの振幅を有する信号となってコンパレータ23
に供給される。このコンパレータ23の基準レベルがAGC
回路21の出力fの振幅の中心のレベルすなわち128/256
レベルに対応するレベルに設定されていれば、HD信号の
傾斜部ではコンパレータ23の出力が必ず反転して同図
(B)に示す如き信号が得られる。HD信号は、ライン交
番信号であるから、コンパレータ23の出力にも立上りエ
ッジと立下りエッジが1H周期で交互に現われる。しか
し、映像信号中にもレベル反転は頻繁に生じるので、HD
信号によるエッジの検出は同図(C)に示す如きHD検出
OK信号dによって行なうようになされているのである。 すなわち、コンパレータ23の出力gは、遅延回路31に
よって遅延され同図(D)に示す如く正常時(ロック
時)にHD信号によるエッジがHD検出OK信号dの存在期間
の中心のタイミングで現われる信号となるようになされ
ている。従って、遅延回路31の遅延量は、約5クロック
分の時間に設定されている。なんとなれば、HD検出OK信
号dはHD信号の傾斜部に対して約3クロック遅れて発生
し、かつ信号幅が4クロック分になっているからであ
る。また、本例においては後述する如くFサーボループ
によりディスク1の回転速度が規定の速度の±5%程度
の値となるように制御されるので、HD検出OK信号dのタ
イミングが所定タイミングの±1クロック精度内となる
ため、また、HD波形の特徴から128/256レベルに対して
±4クロック幅でコンパレータ23の出力gが反転するこ
とはないことから、HD検出OK信号dの幅は4クロック幅
としている。 HD検出は、このHD検出OK信号幅内に存在する遅延され
たコンパレータ23の出力のレベル反転エッジをもってHD
検出信号の出力タイミングとし、かつワンショット回路
等によりパルス幅を0.5HD間隔程度に設定することによ
りロック時には50%デューティのパルスからなる同図
(E)に示す如きHD検出信号eを発生させるようにして
行なわれる。 なお、ドロップアウトによりHD検出OK信号が出力され
ない場合、NHDタイミングで強制的にHD検出信号を生成
するようにすればよい。また、遅延回路31により、時間
軸サーボループ内にむだ時間要素が存在することになる
が、スピンドル系及びジッタ制御系の帯域は、それぞれ
十数Hz、数kHz程度であるから問題は生じない。 HD検出回路30の検出出力は、位相比較回路31に供給さ
れて分周回路33の出力との位相差に応じたエラー信号が
生成される。分周回路33は、クロックaを分周して所定
周波数の基準信号を発生するように構成されている。位
相比較回路31の出力は、切換スイッチ7の1入力になっ
ている。また、この位相比較回路31の出力は、ロック検
出回路37に供給されている。ロック検出回路37は、位相
比較回路31の出力の絶対値が所定値以下になったときPL
Lロック検出信号を発生するように構成されている。こ
のPLLロック検出信号は、コントローラ18に供給される
と同時にループスイッチ9の制御入力になっている。切
換スイッチ7の出力は、サーボアンプ35を介して切換ス
イッチ36の1入力となっている。サーボアンプ35は、サ
ーボアンプ10と同様にコントローラ18から制御データの
供給を受けて利得が指定された値に設定されるようにな
っている。 切換スイッチ36の出力は、スピンドルエラー信号とし
てドライブアンプ42を介してディスク1を回転駆動する
スピンドルモータ43に供給され、ディスク1の回転速度
が制御される。スピンドルモータ43にはスピンドルモー
タ43の回転数に応じた周波数のFG信号を発生する周波数
発電機44が内蔵されている。この周波数発電機44から出
力されたFG信号は、波形整形回路45を介して微分回路等
からなるF/V変換回路46に供給されてFG信号の周波数に
応じた信号レベルを有する信号に変換される。このF/V
変換回路46の出力は、減算回路47に供給されている。減
算回路47には、D/A(ディジタル・アナログ)コンバー
タ48の出力が供給されており、このD/Aコンバータ48か
らF/V変換回路46の出力が差引かれる。この減算回路47
の出力は、ロック検出回路49に供給されると同時にサー
ボアンプ50を介して切換スイッチ36の他入力となってい
る。 切換スイッチ36は、コントローラ18から供給される指
令によってサーボアンプ35及び50の出力のうちの一方を
選択的に出力するように構成されている。また、ロック
検出回路49は、例えば減算回路47の出力の絶対値が所定
値以下になったときFサーボロック検出信号を発生する
ように構成されている。このロック検出回路49の出力
は、コントローラ18に供給される。コントローラ18に
は、データ分離回路27によってMUSE信号の所定区間に挿
入されているアドレス情報すなわちCAVディスクにおけ
るフレームナンバー或いはCLVディスクにおけるタイム
ナンバーが供給される。 以上の構成におけるコントローラ18を形成するマイク
ロコンピュータのプロセッサの動作を第7図のフローチ
ャートを参照して説明する。 メインルーチン等の実行中に操作部(図示せず)のキ
ー操作によってプレイ指令が発せられると、プロセッサ
はステップS11に移行してサーボアンプ10及び35の利得
を初期設定する。次いで、プロセッサはステップS12に
移行して読取り開始位置(最内周)におけるディスク1
の回転速度FOをROMに予め格納しているテーブルによっ
て算出する。次いで、プロセッサはステップS13に移行
して回転速度データをD/Aコンバータ38に送出する。次
いで、プロセッサはステップS15に移行して切換スイッ
チ36からサーボアンプ50の出力が選択的に出力されるよ
うにして周波数発電機44、波形整形回路45、F/V変換回
路46、減算回路47、サーボアンプ50、切換スイッチ36、
ドライブアンプ42及びスピンドルモータ43で形成される
Fサーボループをオンにする。次いで、プロセッサはス
テップS15に移行してロック検出回路49からFサーボロ
ック検出信号が出力されているか否かを判定する。ステ
ップS15において、Fサーボロック検出信号が出力され
ていないと判定されたときは、プロセッサは再びステッ
プS15を実行し、Fサーボロック検出信号が出力されて
いると判定されたときのみステップS16に移行してHD検
出OK信号が出力されているか否かを判定する。ステップ
S16において、HD検出OK信号が出力されてないと判定さ
れたときは、プロセッサは再びステップS16を実行し、H
D検出OK信号が出力されていると判定されたときのみス
テップS17に移行する。ステップS17において、プロセッ
サは切換スイッチ36からサーボアンプ35の出力が選択的
に出力されるようにしてFサーボループをオフにすると
同時にHD信号と分周器33の出力との位相差に応じてスピ
ンドルモータ43の回転速度の制御を行なうPLLサーボル
ープをオンにする。次いで、プロセッサはステップS18
に移行してロック検出回路37からPLLロック検出信号が
出力されているか否かを判定する。ステップS18におい
て、PLLロック検出信号が出力されていないと判定され
たときは、プロセッサは再びステップS18を実行し、PLL
ロック検出信号が出力されていると判定されたときのみ
ステップS19に移行してMUSEデコーダ(図示せず)等に
動作開始指令を送出して再生動作を開始させ、ステップ
S11に移行する直前に実行していたルーチンの実行を再
開する。 以上の動作において、プレイ指令が発せられると、ス
テップS14によって切換スイッチ36からサーボアンプ50
の出力が選択的に出力されてFサーボループがオンとな
る。そうすると、ステップS13によって予めD/Aコンバー
タ48に読取開始位置におけるスピンドルモータ43の回転
数に対応するデータが供給されるので、ディスク1の回
転速度が読取開始位置における速度に収束するようにス
ピンドルモータ43が駆動制御される。このFサーボによ
ってディスク1の回転速度を規定の回転速度の±5%の
範囲内の値程度にしてHD信号の検出が行なえるようにす
ることができる。 今、ディスクの回転速度が規定の回転速度の±5%の
範囲内になったときFサーボロック検出信号が発生する
ようにロック検出回路49における検出レベルを設定すれ
ば、Fサーボロック検出信号が発生したとき、ステップ
S16、S17によってPLLサーボループがオンとなってHD検
出信号と基準HD信号との位相が一致するようにスピンド
ルモータ43の回転速度の制御がなされ、高精度な時間軸
制御が開始されると共に再生動作が開始される。このの
ち、例えばFP検出パルスによって第2図のフローチャー
トに示す如き制御動作が行なわれるようにすれば、第1
図の装置と同様の作用が得られる。 以上、通常の再生動作時について説明したが、サーチ
動作時にはピックアップが目的位置に到達する前に目的
位置を示すフレームナンバー或いは時間データにより目
的位置における最適なループゲインを示すデータを得て
サーボアンプ10又は12のゲインをサーボループがロック
する前に最適値に設定するようにすることができる。そ
うすることにより、サーチ動作の終了後直ちに良好な時
間軸制御が開始されることとなる。 発明の効果 以上詳述した如く本発明による時間軸制御装置は、記
録媒体の記録信号を読み取る信号読取手段によって記録
媒体から得られた信号中のアドレス情報によって時間軸
の調整を行なうサーボループのループゲインを切り換え
るので、装置の周囲温度変動の影響を受けることなくル
ープゲインを最適値に設定することができ、良好な時間
軸制御を行なうことができる。また、サーチ時の整定時
間(ロックタイム)が安定(一定)になるなど、特殊再
生時における安定化が半径位置変化によらず図れるので
ある。
【図面の簡単な説明】
第1図は、本発明の一実施例を示すブロック図、第2図
は、第1図の装置におけるコントローラ18の動作を示す
フローチャート、第3図は、本発明の他の実施例を示す
ブロック図、第4図乃至第6図は、第3図の装置の各部
の動作を示す波形図、第7図は、第3図の装置における
コントローラ18の動作を示すフローチャートである。 主要部分の符号の説明 1……ディスク 3……分離回路 10、12、35、50……サーボアンプ 18……コントローラ 27……データ分離回路
は、第1図の装置におけるコントローラ18の動作を示す
フローチャート、第3図は、本発明の他の実施例を示す
ブロック図、第4図乃至第6図は、第3図の装置の各部
の動作を示す波形図、第7図は、第3図の装置における
コントローラ18の動作を示すフローチャートである。 主要部分の符号の説明 1……ディスク 3……分離回路 10、12、35、50……サーボアンプ 18……コントローラ 27……データ分離回路
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭58−72385(JP,A)
特開 昭60−59567(JP,A)
特開 昭60−40566(JP,A)
Claims (1)
- (57)【特許請求の範囲】 1.所定情報と共に記録位置を示すアドレス情報が記録
されている記録媒体から記録情報の再生を行って再生情
報信号を得る復調手段と、前記再生情報信号の時間軸補
正を行うサーボループとを有する情報再生装置の時間軸
制御装置であって、 前記再生情報信号から前記アドレス情報を分離する分離
手段と、 前記分離手段によって分離された前記アドレス情報に基
づいて前記サーボループのループゲインを調整する手段
と、を備えたことを特徴とする情報再生装置の時間軸制
御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62058527A JP2677791B2 (ja) | 1987-03-13 | 1987-03-13 | 情報再生装置の時間軸制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62058527A JP2677791B2 (ja) | 1987-03-13 | 1987-03-13 | 情報再生装置の時間軸制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63224070A JPS63224070A (ja) | 1988-09-19 |
JP2677791B2 true JP2677791B2 (ja) | 1997-11-17 |
Family
ID=13086899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62058527A Expired - Fee Related JP2677791B2 (ja) | 1987-03-13 | 1987-03-13 | 情報再生装置の時間軸制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2677791B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5872385A (ja) * | 1981-10-27 | 1983-04-30 | Matsushita Electric Ind Co Ltd | モ−タの制御装置 |
JPS6040566A (ja) * | 1983-08-12 | 1985-03-02 | Mitsubishi Electric Corp | 情報記録デイスクの回転制御サ−ボ系 |
JPS6059567A (ja) * | 1983-09-09 | 1985-04-05 | Sony Corp | 線速度一定のスピンドルサ−ボ機構 |
-
1987
- 1987-03-13 JP JP62058527A patent/JP2677791B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS63224070A (ja) | 1988-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5745457A (en) | Optical disk player with coarse and fine speed control | |
JPH0845174A (ja) | 光ディスク再生装置 | |
JPH0444341B2 (ja) | ||
US4672597A (en) | Clock signal reproducing circuit for a player reproducing information of a disc | |
JPH0773367B2 (ja) | 記録情報再生装置 | |
JPH0567375A (ja) | 記録再生タイミング発生装置 | |
JPH0850758A (ja) | 光ディスク再生装置 | |
KR100312369B1 (ko) | 디스크회전 제어장치 | |
JP2677791B2 (ja) | 情報再生装置の時間軸制御装置 | |
JPS63224068A (ja) | デイスクプレ−ヤの時間軸制御方式 | |
JPS5812170A (ja) | 円盤状情報記録媒体再生装置のジツタ補正回路 | |
JP2551571B2 (ja) | 情報記録ディスク再生装置 | |
EP0265085A2 (en) | Digitally-recorded disk playing device | |
JP2506731B2 (ja) | 検出窓を用いた同期信号検出方式及び時間軸制御方式 | |
JPS59188873A (ja) | 記録デイスク再生方式 | |
JP2568706B2 (ja) | 光ディスクサーチ装置 | |
JPS63224069A (ja) | 時間軸制御方式 | |
JP2672586B2 (ja) | 時間軸制御装置 | |
JP3027175B2 (ja) | ビデオディスク再生装置 | |
JPH0634308B2 (ja) | デイジタルオ−デイオデイスク再生装置 | |
JP2662254B2 (ja) | ディスクプレーヤの時間軸制御方法 | |
JPH0123870B2 (ja) | ||
JPS63316682A (ja) | スピンドルモ−タの停止制御装置 | |
JP2568705B2 (ja) | 光ディスクサーチ装置 | |
KR890004059B1 (ko) | 영상재생 장치의 시간축보정 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |