JPH0778956B2

JPH0778956B2 - 時間軸制御方式

Info

Publication number: JPH0778956B2
Application number: JP2466288A
Authority: JP
Inventors: 孝夫澤辺; 英樹林; 雅仁伊賀
Original assignee: Pioneer Corp
Current assignee: Pioneer Corp
Priority date: 1988-02-04
Filing date: 1988-02-04
Publication date: 1995-08-23
Anticipated expiration: 2010-08-23
Also published as: JPH01201865A

Description

【発明の詳細な説明】技術分野本発明は、記録ディスクに記録されている映像情報等の
情報を再生するディスク演奏装置における時間軸制御方
式に関する。

背景技術いわゆる高品位（High Definition）ビデオ信号のサン
プリングを行ない、得られたサンプルデータに対して一
定の手順に従って間引きや並べ換え等のデータ処理を行
ない、その後被処理信号をD/A変換によってアナログ信
号に戻すようにして得られるビデオ信号（以下、サンプ
ル化ビデオ信号と称する）をベースバンド信号として伝
送或いは記録再生する方式が提案されている。

かかるサンプリング化ビデオ信号を使用した例として
は、高品位ビデオ信号を帯域幅が約8MHzになるまで帯域
圧縮して放送衛星による伝送を可能にするMUSE（Multip
le Sub−Nyquist Sampling Encoding）方式がある。

このMUSE方式によれば、高品位ビデオ信号を光学式ビデ
オディスク等の記録媒体に記録することも容易になる。

第12図にMUSE信号の波形例を示す。MUSE信号には水平同
期信号（以下、HD信号と称す）が画像信号と同一極性で
付加されており、画像信号のｐ−ｐ値の約1/2の振幅を
有する。また、ｉ＋１番目のラインのHD信号波形は、ｉ
番目のラインのHD信号波形を反転したものである。

第13図にHD信号の波形を示す。MUSE信号は、１水平走査
期間が480のサンプル値からなり、第13図にサンプル番
号として示されている数字は、１水平走査期間の最初の
サンプルから何番目のサンプルであるかを表わしてい
る。ここで、サンプル番号６の振幅値は、HBポイントと
称される位相基準点であり、MUSE信号をデコードするデ
コーダにおいてMUSE信号のリサンプリングのために生成
されるクロックの位相制御に使用される。

また、第13図にレベルとして示されている数字は、MUSE
I信号を256レベルに量子化した場合の各サンプルのレベ
ルを表わしている。上記HDポイントのレベルは128レベ
ルであり画像信号振幅の中央値である。

また、MUSE信号にはHD信号と共に第14図（Ａ）及び同図
（Ｂ）に如きフレームパルスが１番目及び２番目のライ
ンにそれぞれ挿入されている。このフレームパルスによ
りHD信号波形の反転がリセットされている。

一方、ビデオディスクプレーヤ等のディスク演奏装置
は、ディスクを回転駆動するスピンドルモータの駆動制
御によってディスクと信号読取手段としてのピックアッ
プとの相対速度を制御することにより時間軸の粗調整を
行ない、ピックアップによってディスクから得られた読
取信号をCCD、メモリ等を使用して読取信号中の同期信
号と別途生成した基準信号との位相差に応じた時間だけ
遅延することによりディスクの偏心等に時間軸変動を除
去する時間軸の微調整を行なうように構成されている。

ところが、上記の如くMUSE信号の同期信号は正極同期で
あり、同期信号の振幅が画像信号のレベル内に存在す
る。この結果、MUSE信号においては従来のNTSU信号の場
合のように振幅分離等の方法で同期信号を検出すること
は困難であり、正常な時間軸で信号が再生されてないと
同期分離は難しい。

このため、正常な再生がなされてない場合、例えばビデ
オディスクプレーヤにおける再生の際のスピンドルモー
タの立ち上がりやバースト的な大きなドロップアウトに
よって回転速度の乱れが生じたとき或いはスキャン、サ
ーチ等のトリックプレイの後通常再生に戻るときのよう
にディスクの回転が正常でない状態での時間軸制御に
は、MUSE信号の同期信号を使用できないことになる。

そこで、MUSE信号をビデオディスクに記録する際に映像
FM変調信号にこの映像FM変調信号の下側波帯より低い帯
域に正弦波のパイロット信号を周波数多重し、再生時に
このパイロット信号を分離して時間軸誤差の検出を行な
うようにすることが提案されている。ところが、かかる
方式においてはディスク記録時のパイロット信号の多重
及びディスク再生時の分離、抽出といった過程及びその
回路が必要であり、また再生画像へのパイロット信号の
影響を完全に除去することが困難であるという欠点があ
る。

発明の概要本発明は、上記した点に鑑みなされたものであって、パ
イロット信号を用いずに時間軸制御を良好に行なうこと
ができる時間軸制御方式を提供することである。

本発明による時間軸制御方式は、指令に応答して記録デ
ィスクの半径方向における信号読取手段の相対位置に応
じた第１基準信号と記録ディスクの回転速度に応じた速
度検出信号とのレベル差に応じた第１エラー信号を生成
し、この第１エラー信号に基づくスピンドルサーボによ
って回転速度の制御を行ない、その後に信号読取手段に
よって得られた読取信号中の第２同期信号と第２基準信
号との位相差を応じた第２エラー信号を生成し、この第
２エラー信号に基づくスピンドルサーボによって回転速
度の制御を行ない、読取信号から第１同期信号が検出さ
れたとき検出された第１同期信号と第３基準信号との位
相差に応じた第３エラー信号を生成し、この第３エラー
信号に基づくスピンドールサーボによって回転速度の制
御を行なって時間軸の粗調整をなすことを特徴としてい
る。

実施例以下、本発明の実施例につき第１図乃至第11図を参照し
て詳細に説明する。

第１図において、ディスク１はスピンドルモータ２によ
って回転駆動される。スピンドルモータ２にはこのスピ
ンドルモータ２の回転数に応じた周波数のFG信号を発生
する周波数発電機３が内蔵されている。この周波数発電
機３から出力されたFG信号は、微分回路等からなるF/V
変換回路路４に供給されてFG信号の周波数に応じたレベ
ルを有する信号に変換される。このF/V変換回路４の出
力は、加減加算回路５に供給される。加減算回路５に
は、基準電圧発生回路６の出力が供給されている。基準
電圧発生回路６には、例えばピックアップ７を担持スラ
イダ（図示せず）のディスク１に対する半径方向におけ
る相対位置（以下、半径位置と称す）に応じた電圧を生
成するように接続されたポテンショメータ（図示せず）
の出力電圧v_Pが供給されている。基準電圧発生回路６
は、出力開始指令に応答して該ポテンショメータの出力
電圧v_Pによってピックアップ７の半径位置に応じた基準
電圧を発生するように構成されている。

加減算回路５において、基準電圧発生回路６の出力から
F/V変換回路４の出力が差し引かれ、エラー信号が生成
される。この加減算回路５の出力は、ループフィルタ、
ループゲイン調整アンプ等からなる制御信号生成回路８
を介して切換スイッチ９の一入力になっている。

切換スイッチ９は、システムコントローラ10から出力さ
れる切換指令信号s_Aに応じて制御信号生成回路８及び12
の出力のうちの一方を選択的に出力する構成となってい
る。この切換スイッチ９の出力は、ドライブアンプ13を
介してスピンドルモータ２に駆動信号として供給され、
ディスク１の回転速度が制御される。起動時等におい
て、切換スイッチ９から制御信号生成回路８の出力が選
択的に出力されると、周波数発電機３、F/V変換回路
４、加減算回路５、制御信号生成回路８、切換スイッチ
９、ドライブアンプ13及びスピンドルモータ２で形成さ
れるＦサーボ（周波数サーボ）ループがオンになってデ
ィスク１の回転速度がピックアップ７の半径位置におけ
る規定速度に収束するようにスピンドルモータ２の駆動
制御がなされる。

一方、ピックアップのRF（高周波）信号出力は、RFアン
プ15によって増幅されたのち、FM復調器等からなる復調
回路16に供給されてMUSE信号が復調される。尚、ピック
アップ７を担持するスライダを半径方向に駆動してピッ
クアップの読み取り位置を制御するスライダモータ、モ
ータ駆動回路等が設けられているが、本図では省略され
ている。

復調回路16から出力されたMUSE信号は、LPF（ローパス
フィルタ）17を介してクランプ回路18に供給される。ク
ランプ回路18には、スイッチ19を介して同期検出回路30
からクランプパルスが供給される。スイッチ19は、シス
テムコントローラ10から出力されるオン指令信号S_Bに応
じてオンになる構成となっている。また、クランプ回路
18は、供給されたクランプパルスによってMUSE信号の所
定部を例えば128/256レベルにクランプして直流成分を
再生する。このクランプ回路18によって直流再生された
MUSE信号は、A/D（アナログ・ディジタル）変換回路21
及びFP検出回路20に供給される。A/D変換回路21にはPLL
回路23の出力パルスｃが供給されており、FP検出回路20
には水晶発振器等からなる基準クロック発生回路24から
出力されるか又は外部から入力端子IN₁に供給される16.
2MHzの基準クロックａが切換スイッチ22を介して供給さ
れている。尚、切換スイッチ22は、システムコントロー
ラ10から出力される切換指令信号s_Eによって準備クロッ
ク発生回路24の出力及び入力端子IN₁に供給された信号
のうちの一方を選択的に出力する構成となっている。

FP検出回路20は、MUSE信号中のフレームパルスをパター
ン認識によって検出するように構成されている。すなわ
ち、FP検出回路20は、MUSE信号の第１ラインに対応する
部分に挿入されているフレームパルスをパターン認識で
検出し、第２ラインに対応する部分に挿入されかつ位置
反転されている第２図（Ａ）に示す如きフレームパルス
のパターンを同図（Ｂ）に示す如き基準クロックａによ
って順次認識してHD期間の始端から８クロック期間前方
に存在するフレームパルス点ｐを検出して同図（Ｃ）に
示す如きFP検出パルスｂを発生する。このFP検出回路20
から出力されたFP検出パルスｂは、システムコントロー
ラ10及び位相比較回路25に供給される。

A/D変換回路21においてはPLL回路23の出力パルスｃによ
ってMUSE信号のサンプリングがなされ、得られたサンプ
ル値が順次ディジタルデータに変換される。このA/D変
換回路21から出力されるサンプルデータは、メモリ29及
び同期検出回路30に供給される。同期検出回路30にはPL
L回路23の出力パルスｃが供給されている。同期検出回
路30は、後述する如く同期信号の位相基準点である128
レベルのHDポイントの検出を行ってHDポイントに同期し
たHD検出信号e₁を出力すると共に、HD信号波形によって
HD信号を検出してHDポイントには必ずしも同期しないHD
検出信号e₂を生成し、かつHD検出信号e₁に基づいてクラ
ンプパルスｆの生成を行なう構成となっている。

同期検出回路30から出力されるHD検出信号e₂は、位相比
較回路31に供給され、分周回路32から出力される基準HD
信号との位相比較がなされて両信号間の位相差に応じた
エラー信号が生成される。尚、分周回路32は、基準クロ
ックａを480分周して基準HD信号を生成すると同時に基
準クロックａを540000（＝480×1125）分周して30Hzの
基準FPパルスを生成する構成となっている。

位相比較回路31から出力されたエラー信号は、ロック検
出回路33に供給されると同時にスイッチ26を介して制御
信号生成回路12に供給されている。スイッチ26は、シス
テムコントローラ10から出力されるオン指令信号s_Dに応
じてオンになる構成となっている。また、制御信号発生
回路12には位相比較回路25の出力も供給されている。位
相比較回路25には、分周回路32から出力されたか又は入
力端子IN₂に外部から供給される30Hzの基準FPパルスが
切換スイッチ27を介して供給される。切換スイッチ27
は、システムコントローラ10から出力される切換指令信
号s_Eに応じて分周回路32及び入力端子IN₂に供給された
信号のうちの一方を選択的に出力する構成となってい
る。位相比較回路25においてはFP検出パルスｂと基準FP
パルスとの位置比較がなされ、両信号間の位相差に応じ
たエラー信号が生成される。制御信号生成回路12は、位
相比較回路25及び31から出力されたエラー信号を加算合
成したのちループフィルタ、ループゲイン調整アンプ等
を介して出力する構成となっている。この制御信号発生
回路12の出力は、切換スイッチ９の他入力になってい
る。

切換スイッチ９が制御信号生成回路12の出力を選択的に
出力し、かつスイッチ26がオフのとき、ピックアップ
７、RFアンプ15、復調回路16、LPF17、クランプ回路1
8、FP検出回路20、位相比較回路25、制御信号生成回路1
2、切換スイッチ９、ドライブアンプ13及びスピンドル
モータ２からなるスピンドルサーボループが閉成されて
スピンドルモータ２の回転速度がFP検出パルスｂと基準
FPパルス間の位相差に応じて制御され、フレームパルス
による時間軸の粗調整がなされる。

また、切換スイッチ９が制御信号生成回路12の出力を選
択的に出力し、かつスイッチ26がオンになると、上記フ
レームパルスによるスピンドルサーボループと共にピッ
クアップ７、RFアンプ15、復調回路16、LPF17、クラン
プ回路18、A/D変換回路21、同期検出回路30、位相比較
回路31、スイッチ26、制御信号生成回路12、切換スイッ
チ９、ドライブアンプ13及びスピンドルモータ２からな
るスピンドルサーボループが閉成される。そうすると、
スピンドルモータ２の回転速度がFP検出パルスｂと基準
FPパルス間の位相差及びHD検出信号e₂と基準HD信号間の
位相差に応じて制御され、HD信号及びフレームパルスに
よる時間軸の粗調整がなされる。

ロック検出回路33は、位相比較回路31の出力の絶対値が
所定値以下になったときロック検出信号を出力構成とな
っている。このロック検出回路33によってHD信号による
スピンドルサーボループのロック状態が検出される。

同期検出回路30から出力されるHD検出信号e₁は切換スイ
ッチ34の一入力になっている。切換スイッチ34には分周
回路32から出力された基準HD信号が他入力として供給さ
れている。切換スイッチ34は、システムコントローラ10
から出力される切換指令信号s_Cに応じてHD検出信号e₁及
び基準HD信号のうちの一方を選択的に出力する構成とな
っている。この切換スイッチ34の出力は、PLL回路23に
おける位相比較回路35に供給されて分周回路36によって
分周されたVCO（電圧制御型発振器）37の出力と比較さ
れ、両信号間の位相差に応じた位相差信号が生成され
る。この位相差信号は、ループフィルタ、ループゲイン
調整アンプ等からなる制御信号生成回路38を介してVCO3
7に制御入力として供給され、PLLループが形成される。
そして、VCO37からHD検出信号e₁又は基準HD信号に位相
同期した16.2MHzを中心周波数とする可変タイミング信
号が出力される。このVCO37の出力がPLL回路23の出力ｃ
としてA/D変換回路21、メモリ29及び同期検出回路30に
供給される。

メモリ29は、例えばFIFO（先入れ先出し）メモリからな
り、A/D変換回路21から出力されたサンプルデータをPLL
回路23の出力パルスｃに同期して順次書き込むと共に基
準クロック発生回路24から出力される基準クロックａに
同期して順次読み出す。

ここで、システムコントローラ10からの切換指令信号s_C
によって切換スイッチ34からHD検出信号e₁が選択的に出
力されると、PLL回路23からHD検出信号e₁に位相同期し
た16.2MHzを中心周波数とする可変タイミング信号が出
力される。従って、この可変タイミング信号は、MUSE信
号と同一の時間軸変動を有し、この可変タイミング信号
によってサンプルデータがメモリ29に書き込まれ、書き
込まれたデータが時間軸変動のない基準クロックａによ
って読み出され、時間軸の微調整がなされる。この時間
軸の微調整によりディスクの偏心等に起因するジッタが
除去される。このメモリ29から読み出された一連のサン
プルデータは、デコーダ（図示せず）等に供給される。

システムコントローラ10は、例えばプロセッサ、ROM、R
AM等からなるマイクロコンピュータで形成されている。
このシステムコントローラ10には、ポテンショメータの
出力電圧v_P、ロック検出回路33の検出出力、同期検出回
路30において生成されるHD検出OK信号ｄ及びHD検出信号
e₂、操作部（図示せず）のキー操作に応じた指令等が入
力される。システムコントローラ10において、プロセッ
サはROMに予め格納されているプログラムに従って入力
された信号を処理し、切換指令信号s_A、s_C、s_E、オン指
令信号s_B、s_Dの送出等によって各部を制御する。

ここで、上記実施例における同期検出回路30の具体的な
構成を第３図に示す。第３図に示す如く、A/D変換回路2
1の出力データはFP検出回路301、HD検出OK信号発生回路
304及びHD波形検出回路308に供給され、クランプ回路18
の出力はコンパレータ306に供給され、PLL回路23の出力
パルスｃはFP検出回路301、FPカウンタ302、除算回路30
3、HD波形検出回路308に供給される。

FP検出回路301は、FP検出回路26と同様にA/D変換回路21
から出力されるディジタル化されたMUSE信号中のフレー
ムパルスをパターン認識によって検出してFP検出パルス
ｇを出力する。このFP検出パルスｇは、FPカウンタ302
に供給される。FPカウンタ302は、FPカウンタ27と同様
にFP検出パルスｇの発生周期に応じたデータを生成す
る。このFPカウンタ302の出力データは、除算回路303に
供給される。除算回路303の出力は、HD検出OK信号発生
回路304及びHD検出回路305に供給される。HD検出OK信号
発生回路304からHD検出OK信号ｄが出力されてHD検出回
路305に供給される。また、HD検出回路305には遅延回路
307によって遅延されたコンパレータ306の出力が供給さ
れる。これら301〜307の各回路によって同期信号の位相
基準点である128レベルのHDポイントの検出がなされ、H
Dポイントに同期したHD検出信号e₁が生成されるのであ
るが、これら301〜307の各回路については特願昭62−61
496号に詳述されているので、詳細な説明は省略する。

HD検出信号e₁は、クランプパルス発生回路309に供給さ
れる。クランプパルス発生回路309は、FP検出パルスｐ
及びHD検出信号e₁によってMUSE信号の例えば第563ライ
ンに設けられているクランプレベル期間を検出して当該
期間に亘ってクランプパルスｆを出力するように構成さ
れている。

また、HD波形検出回路308は、第４図（Ａ）に示す如きH
D信号の波形を同図（Ｂ）に示す如きパルスｃによって
入力データの表わしレベルを順次検知することによって
検出し、同図（Ｃ）に示す如き立ち上がりエッジを有す
るHD検出信号e₂を出力するように構成されている。尚、
PLL回路23に基準HD信号が選択的に供給されているとき
は、パルスｃは、HD信号の位相基準点に同期せず、HD検
出信号e₂は第５図に示す如く位相基準点から２〜４パル
ス分（３パルス中心）の遅延をもったタイミングで出力
される。しかし、このようなHD検出信号e₂の位相誤差
は、スピンドルサーボ系で問題となるものではなく、切
換スイッチ34の切換によって時間軸の微調性が開始され
てパルスｃの位相が変化してもスピンドルサーボにはほ
とんど影響がない。これは、スピンドルサーボ系のルー
プ帯域とジッタ制御PLLのループ帯域間にはおよそ100倍
程度の差があることによる。

以上の構成におけるシステムコントローラ10のプロセッ
サの動作を第６図のフローチャートを参照して説明す
る。

メインルーチン等の実行中に操作部のキー操作によりス
タート指令が発せられると、プロセッサは切換指令信号
s_A、s_C及びオン指令信号s_B、s_Dを出力しないようにして
切換スイッチ９から制御信号生成回路８の出力が選択的
に出力され、切換スイッチ34から基準HD信号が選択的に
出力され、かつスイッチ19及び26はオフになるように
し、これらスイッチの初期制定を行なう（ステップS
1）。尚、このとき切換スイッチ22からは基準クロック
発生回路24の出力が選択的に出力され、かつ切換スイッ
チ27からは分周回路32の出力が選択的に出力されるよう
にメインルーチン等によって切換制御がなされているも
のとする。

次いで、プロセッサは、ピックアップ７を担持している
スライダを半径方向に移送するスライダモータの駆動回
路に駆動指令を送出して再生開始位置にピックアップを
移動させて（ステップS2）、基準電圧発生回路６に出力
開始指令を送出する（ステップS3）。次いで、プロセッ
サはFP検出回路26からFP検出パルスｂが出力されたか否
かの判定を繰り返して行ない（ステップS4）、FP検出パ
ルスｂが出力されたと判定されたときのみ切換スイッチ
９への切換指令信号s_Aの送出を開始する（ステップS
5）。

次いで、プロセッサは同期検出回路30からHD検出信号e₂
が出力されたか否かの判定を繰り返して行ない（ステッ
プS6）、HD検出信号e₂が出力されたときのみスイッチ26
へのオン指令信号S_Dの送出を開始する（ステップS7）。
次いで、プロセッサはロック検出回路33からロック検出
信号が出力されたか否かの判定を繰り返して行ない（ス
テップS8）、ロック検出信号が出力されたと判定された
ときのみ切換スイッチ34への切換指令信号s_Cの送出を開
始する（ステップS9）。次いで、プロセッサは同期検出
回路30からHD検出OK信号ｄが出力された否かの判定を繰
り返して行ない（ステップS10）、HD検出OK信号ｄが出
力されたと判定されたときのみスイッチ19へオン指令信
号s_Bの送出を開始し（ステップS11）、ステップS1に移
行する直前に実行していたルーチンの実行を再開する。

以上の動作におけるステップS3によって基準電圧発生回
路６からピックアップ７の半径位置に応じた基準電圧が
出力され始める。そうすると、ステップS1によって切換
スイッチ９から制御信号生成回路８の出力が選択的に出
力され、Ｆサーボが閉成されているので、F/V変換回路
４の出力電圧が基準電圧発生回路６から出力された基準
電圧と等しくなるようにスピンドルモータ２の回転速度
が制御され、時間軸のＦサーボによる粗調整が開始され
る。

ここで、CLV（線速度一定）ディスクの演奏時の線速度
ｖとディスクの回転数Ｎ［rpm］との関係は、ピックア
ップの半径位置をｒとすれば、Ｎ＝（v/2πｒ）×60と
いう式で表わされ、第７図のグラフで示す如くなる。こ
のとき、基準電圧発生回路６は、ポテンショメータの出
力電圧によって示されるピックアップの半径位置が例え
ば第７図に示す如く可変範囲を９分割して得た各範囲の
うちのいずれに存在する位置であるかを検知し、互いに
異なる９レベルのうちの検知した範囲に対応する１つを
基準電圧として生成するように構成することができる。
また、F/V変換回路４は、第８図に示す如く変動回転数
範囲内で直線性を保つように構成することができる。こ
うすることにより、ディスク１の回転速度は、Ｆサーボ
により規定の回転速度より若干高いか又は低い値に制御
される。

このＦサーボにより、復調回路16におけるMUSE信号の復
調が可能となる。復調されたMUSE信号がFP検出回路20に
供給されると、FP検出回路20からFP検出パルスｂが出力
される。そうすると、ステップS4によってこのFP検出パ
ルスｂが出力されたことが検知され、ステップS5が実行
される。このステップS5の実行によって切換スイッチ９
から制御信号生成回路12の出力が選択的に出力され始め
る。この結果、FP検出パルスｂに基づくスピンドルサー
ボループが閉成され、フレームパルスによる時間軸の粗
調整がなされる。

FP検出パルスｂに基づくスピンドルサーボがロック状態
になるにつれて、同期検出回路30におけるHD検出が可能
になり、HD検出信号e₂が出力される。そうすると、ステ
ップS6によってこのHD検出信号e₂が出力されたことが検
知され、ステップS7が実行される。このステップS7の実
行によって位相比較回路31の出力がスイッチ26を通って
制御信号生成回路12に供給され始める。この結果、HD検
出信号e₂に基づくスピンドルサーボループが閉成され、
フレームパルス及びHD信号による時間軸の粗調整がなさ
れる。尚、HD検出信号e₂は、FP検出パルスｂに比して周
波数レートが高いので、HD検出信号e₂に基づくスピンド
ルサーボループの閉成によってスピンドルサーボループ
のループ帯域が広くなり、スピンドルサーボの安定性が
良好となる。

HD検出信号e₂に基づくスピンドルサーボがロックしてロ
ック検出回路33からスピンドルロック検出信号が出力さ
れると、ステップS8によってこのスピンドルロック検出
信号が出力されたことが検知され、ステップS9が実行さ
れる。このステップS9の実行によって切換スイッチ34か
らHD検出信号e₁が選択的に出力されるようになる。

スピンドルサーボ系は、ディスク偏心によって発生する
ジッタには追従しないため、切換スイッチ34の切換によ
るロック位相の変動はほとんどなく、より正確なHD位相
情報が供給されることとなる。

ステップS10によって同期検出回路30からHD検出OK信号
ｄが出力されたことが検知されると、ステップS11が実
行されてスイッチ19がオンとなり、MUSE信号野クランプ
が開始される。尚、MUSE信号はクランプが開始されるま
では交流結合されているものとする。

これらステップS9〜S11によってPLL回路23及びメモリ29
によるHD信号の位相基準点に基づく時間軸の微調性が開
始される。

以上の作用は、入力端子IN₁、IN₂の各々に外部から16.2
MHzの基準クロック及び30Hzの基準FPパルスが供給さ
れ、かつこれら基準クロック及び基準FPパルスが切換指
令信号s_Eによって切換スイッチ22及び27から選択的に出
力される場合も同様に働くので、複数のディスクプレー
ヤを互いに同期させるために各プレーヤを外部から供給
された基準信号に同期して動作させるいわゆる外部同期
が容易である。

第９図は、同期検出回路30の他の構成例を示すブロック
図であり、A/D変換回路21の出力データは、FP検出回路4
0、HDパターン検出回路41、遅延回路42に供給される。
また、PLL回路23の出力パルスｃはFP検出回路40、HD検
出窓発生回路43、HDパターン検出回路41、遅延回路42、
HD位相検出回路44、クランプパルス発生回路45に供給さ
れる。

FP検出回路40は、FP検出回路26と同様にMUSE信号中のフ
レームパルスをパターン認識によって検出してFP検出パ
ルスｇを出力する。このFP検出パルスｇを、HD検出窓発
生回路43及びクランプパルス発生回路45に供給される。
HD検出窓発生回路43は、FP検出パルスｇによってフレー
ムパルス点ｐの直後のHD信号を検出するための24クロッ
ク期間に亘って存在する検出窓信号ｈを発生し、このの
ちHDパターン検出回路41から出力されるHD検出信号e₂の
立ち上がり点を基準にして465クロック期間後の時点か
ら489クロック期間後の時点までの24クロック期間に亘
って存在する信号を検出窓信号ｈとして出力するという
動作をFP検出パルスｇが発生する毎に繰り返して行な
う。

検出窓信号ｈは、HDパターン検出回路41に供給される。
HDパターン検出回路41は、検出窓信号ｈが存在するとき
のみ第４図（Ａ）に示す如きHD信号の存在をパターンに
よって認識し、同図（Ｂ）に示す如きクロックパルスｃ
に同期して同図（Ｃ）に示す如くHD検出信号e₂を生成す
る。このHDパターン検出回路41におけるパターン認識
は、例えばHDポイントの直前及び直後の３クロック期間
程度におけるパターンに対して行なわれる。HDポイント
は、ジッタがない場合、HD検出信号e₂の立ち上がり点か
ら477クロック期間離れて存在することになるので、HD
検出窓発生回路43から出力されるHD検出窓信号ｈは次の
HDポイントを中心に24クロック期間に亘って存在するこ
ととなる。この24クロック期間幅がHD検出範囲となる。

また、MUSE信号をA/D変換して得られたデータは、遅延
回路42によって所定クロック期間だけ遅延されたのちHD
位相検出回路44に供給される。HD位相検出回路44は、最
初のHD検出信号e₂の発生後の最初のクロックパルスｃに
同期して遅延回路44の出力データからHDポイントの基準
値である128レベルを差し引いて得た値に対応するレベ
ルを有するアナログ信号をHD検出信号e₁として出力し、
以後480クロック期間おきに同様にして得たアナログ信
号をHD検出信号e₁として出力する。また、それと共にHD
位相検出回路44は、480クロック期間毎のHD検出信号e₁
及びe₂に発生によってHD検出OK信号ｄを出力する。この
HD位相検出回路44から出力されたHD検出信号e₁は、HDポ
イントに対するクロックパルスｃの位相誤差情報を有し
ている。このHD検出信号e₁をループフィルタ等を介して
VCOに供給し、このVCOからクロックパルスｃを得るよう
にすることによりHDポイントに同期したクロックパルス
ｃが得られ、また、このクロックパルスにｃによって時
間軸の微調整をなすことができる。

尚、HD検出信号e₂の発生時点から３クロック期間前にHD
ポイントが位置するので、遅延回路42は、この遅延調整
をなすために設けられたものであり、ラッチ回路等によ
って構成される。

また、クランプパルス発生回路45は、FP検出パルスgHD
検出OK信号ｄによってMUSE信号の例えば第563ラインに
設けられているクランプレベル期間を検出して当該期間
に亘ってクランプパルスｆを出力する。このクランプパ
ルスｆは、MUSE信号の直流再生のためになすクランプの
際に使用することができる。

以上の構成においてはHD検出信号e₁は、HDポイントに対
するクロックパルスｃの位相誤差情報を有しているの
で、第１図の装置においてクロックパルスｃを発生する
PLL回路23を形成している各ブロック、分周回路32及び
切換スイッチ34の接続を第10図に示す如くすることがで
きる。

第10図において、HD検出信号e₁は切換スイッチ34の一入
力になっている。切換スイッチ34の出力は、制御信号生
成回路38に供給される。この制御信号発生回路38の出力
は、VCO37に制御入力として供給される。このVCO37の出
力がパルスｃとして出力される。このVC037の出力は、
分周回路36によって分周されたのち位相比較回路に供給
され、分周回路32の出力と比較される。この位相比較回
路35の出力は切換スイッチ34の他入力になっている。

第11図は、本発明の他の実施例を示すブロック図であ
り、第１図の装置におけるFP検出回路20が除去され、同
期検出回路30におけるFP検出回路301の出力がFP検出パ
ルスｂとしてシステムコントローラ10及び位相比較回路
25に供給されることを除いて他の各部は第１図の装置と
同様に接続構成されている。

かかる構成におけるシステムコントローラ10におけるプ
ロセッサは、第１図の装置における場合と同様に第６図
のフローチャートに基づくプログラムに従って動作する
ものとすれば、第１図の装置と同様にステップS3によっ
て基準電圧発生回路６からピックアップ７の半径位置に
応じた基準電圧が出力され始める。

このとき、ステップS1によって切換スイッチ34から基準
HD信号が選択的に出力されるので、PLL回路23からは基
準クロックａに同期した16.2MHzのパルスが出力され
る。このパルスが同期検出回路30におけるFP検出回路30
1に供給されるので、第１図の装置と同様にFP検出パル
スがシステムコントローラ10及び位相比較回路25に供給
され、フレームパルスによる時間軸の粗調整がなされ
る。このフレームパルスによる時間軸の粗調整以降の各
動作は、第１図の装置と同様に行なわれる。

以上の装置においても第１図の装置と同様の作用が働く
のは明らかであり、また同期検出回路30として第９図に
示す構成の回路を用い、かつPLL回路23を構成する各ブ
ロック、分周回路32及び切換スイッチ34の接続を第10図
に示す如くすることができる。

尚、上記実施例においては、ステップS7によってオン指
令信号s_Dの送出を開始してHD検出信号e₂によるスピンド
ルサーボループを閉成し、このスピンドルサーボがロッ
クしたことを検出したのちステップS9によって切換指令
信号s_Cを出力してHD検出信号e₁がPLL回路23に供給され
るようにしていたが、HD検出が可能となった時点で切換
指令信号s_Cを出力してHD検出信号e₁がPLL回路23に供給
されるようにしてHD信号の位相基準点に基づく時間軸の
微調整をなし、HD信号の位相基準点に同期したパルスｃ
を生成したのちオン指令信号s_Dの送出を開始するように
してもよい。

また、上記実施例においてはFP検出パルスｂに基づくス
ピンドルサーボルループが閉成されているときにスイッ
チs_DをオンにしてHD検出信号e₂に基づくスピンドルサー
ボループを閉成するとしたが、切換スイッチによってFP
検出パルスｂに基づくスピンドルサーボループをオープ
ンにすると同時にHD検出信号e₂に基づくスピンドルサー
ボループを閉成するようにしてもよい。

また、上記実施例においてはHD検出信号e₂に基づくスピ
ンドルサーボループは、位相制御ループであるとした
が、該スピンドルサーボループを周波数フィードバック
を含む位相周波数制御ループとしてもよく、更にPLL回
路23に準備HD信号が選択的に供給されているときはVCO
発振の制御を位相制御ではなく基準HD信号による周波数
制御によって行なってもよい。

また、上記実施例における切換スイッチ９の代りに加算
回路を接続し、制御信号生成回路８及び12の出力を加算
してドライブアンプ13に供給するようにすることも考え
られる。

以上、起動時について説明したが、本発明は、サーチ、
スキャン等のトリックプレイ終了後に通常再生を開始す
る場合にも適用することができる。

発明の効果以上詳述した如く本発明による時間軸制御方式は、指令
に応答して記録ディスクの半径方向における信号読取手
段の相対位置に応じた第１基準信号と記録ディスクの回
転速度に応じた速度検出信号とのレベル差に応じた第１
エラー信号を生成し、この第１エラー信号に基づくスピ
ンドルサーボによって回転速度の制御を行ない、その後
に信号読取手段によって得られた読取信号中の第２同期
信号と第２基準信号との位相差に応じた第２エラー信号
を生成し、この第２エラー信号に基づくスピンドルサー
ボによって回転速度の制御を行ない、読取信号から第１
同期信号が検出されたとき検出された第１同期信号と第
３基準信号との位相差に応じた第３エラー信号を生成
し、この第３エラー信号に基づくスピンドルサーボによ
って回転速度の制御を行なって時間軸の粗調整をなすの
で、起動時等において記録ディスクの回転速度が同期信
号の検出が行なえる程度に制御されたのち同期信号によ
る時間軸制御がなされることとなり、時間制御用のパイ
ロット信号が不要となる。また、第２同期信号と第２基
準信号との位相差に応じた第２エラー信号に基づくスピ
ンドルサーボによって回転速度の制御を行なうので、信
号読取手段の半径位置に応じた第１基準信号を生成する
手段としてのポテンショメータの特性の温度による変
化、或いはトラックピッチのバラツキによって第１基準
信号に誤差が生じても、良好な時間軸制御をなすことが
できると共に第２基準番号を外部から供給することによ
り複数のプレーヤを互いに同期させるいわゆる外部同期
が容易となる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック図、第２図
は、第１図の装置の各部の動作を示す波形図、第３図
は、第１図の装置における同期検出回路30の具体的な構
成を示すブロック図、第４図及び第５図は、第３図の回
路HD波形検出回路の動作を示す波形図、第６図は、第１
図の装置におけるプロセッサの動作を示すフローチャー
ト、第７図は、CLVディスクにおけるピックアップの半
径位置と回転数との関係を示すグラフ、第８図は、第１
図の装置におけるF/V変換回路４の特性を示すグラフ、
第９図は、同期検出回路30の具体的な構成の他の例を示
すブロック図、第10図は、同期検出回路30として第９図
の回路を使用したときの第１図の装置の各ブロック間の
接続を示す図、第11図は、本発明の他の実施例を示すブ
ロック図、第12図は、MUSE信号の波形図、第13図は、HD
信号の波形図、第14図は、フレームパルスの波形図であ
る。

Claims

【特許請求の範囲】

【請求項１】所定レベル点をサンプリング用タイミング
信号の位相基準点とする第１同期信号と前記第１同期信
号のＮ（Ｎは自然数）倍の周期をもって発生する第２同
期信号とが挿入されたサンプル化ビデオ信号を担う記録
ディスクから信号読取手段によって得られた第１及び第
２同期信号によって時間軸の粗調整及び微調整を行なう
時間軸制御方式であって、指令に応答して前記記録ディ
スクの半径方向における前記信号読取手段の相対位置に
応じた第１基準信号と前記記録ディスクの回転速度に応
じた速度検出信号とのレベル差に応じた第１エラー信号
を生成し、前記第１エラー信号に基づいて前記記録ディ
スクの回転速度を一旦制御し、その後に前記信号読取手
段によって得られた信号中の第２同期信号と第２基準信
号との位相差に応じた第２エラー信号を生成し、前記第
２エラー信号に基づいて前記記録ティスクの回転速度を
制御し、前記信号読取手段によって得られた信号中の第
１同期信号が検出されたとき検出された第１同期信号と
第３基準信号との位相差に応じた第３エラー信号を生成
し、前記第３エラー信号に基づいて前記記録ディスクの
回転速度を制御して時間軸の粗調整を行なうことを特徴
とする時間軸制御方式。
【請求項２】前記第３エラー信号による時間軸の粗調整
を開始したのち前記信号読取手段によって得られた信号
中の第２同期信号の位相基準点を検出し、検出した位相
基準点に位相同期したタイミング信号を生成し、前記タ
イミング信号に基づいて時間軸の微調整を行なうことを
特徴とする請求項１記載の時間軸制御方式。