JPH0256770A - ディスクプレーヤの時間軸制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、記録ディスクに記録されている映像情報等の
情報を再生するディスクプレーヤの時間軸制御方式に関
する。

背景技術 いわゆる高品位（ＩＩｉｇｌ＋　Ｄｅｆｌｎｌｔｌｏｎ
　）ビデオ信号のサンプリングを行ない、得られたサン
プルブタに対して一定の手順に従って間引きや並べ換え
等のデータ処理を行ない、その後被処理信号をＤ／Ａ変
換によってアナログ信号に戻すようにして得られるビデ
オ信号（以下、サンプル化ビデオ信号と称する）をベー
スバンド信号として伝送或いは記録再生する方式が提案
されている。

かかるサンプル化ビデオ信号を使用した例としては、高
品位ビデオ信号を帯域幅が約８ＭＨｚになるまで帯域圧
縮して放送雨足による伝送を可能にするＭＵ　Ｓ　Ｅ　
（Ｍｕｌｔｉｐｌｅ　５ｕｂ−Ｎｙｑｕｉｓｔ　Ｓａａ
＋ｐｌｉｎｇ　Ｅｎｃｏｄｉｎｇ）方式がある。

このＭＵＳＥ方式によれば、高品位ビデオ信号を光学式
ビデオディスク等の記録媒体に記録することも容易にな
る。

第１２図にＭＵＳＥ信号の波形例を示す。ＭＵＳＥ信号
には水平同期信号（以下、ＨＤ信号と称す）が画像信号
と同一極性で付加されており、画像信号のｐ−ｐ値の約
１／２の振幅を有する。また、ｉ＋１番目のラインのＨ
Ｄ信号波形は、１番目のラインのＨＤ信号波形を反転し
たものである。

第１３図にＨＤ信号の波形を示す。ＭＵＳＥ信号は、１
水平走査期間が４８０のサンプル値からなり、第１３図
にサンプル番号として示されている数字は、１水平走査
期間の最初のサンプルから何番目のサンプルであるかを
表わしている。ここで、サンプル番号６の振幅値は、Ｈ
Ｄポイントと称される位相７１！、準点であり、ＭＵＳ
Ｅ信号をデコードするデコーダにおいてＭＵＳＥ信号の
りサンプリングのために生成されるクロックの位Ｆ口制
御に使用される。

また、第１３図にレベルとして示されている数字は、Ｍ
ＵＳＥ信号を２５６レベルに量子化した場合の各サンプ
ルのレベルを表わしている。上記ＨＤポイントのレベル
は１２８レベルであり画像信号振幅の中央値である。

また、ＭＵＳＥ信号にはＨＤ信号と共に第１４図（Ａ）
及び同図（Ｂ）に示す如きフレームパルスが１番目及び
２番目のラインにそれぞれ挿入されている。このフレー
ムパルスによりＨＤ信号波形の反転がリセットされてい
る。

一方、ビデオディスクプレーヤ等のディスク演奏装置は
、ディスクを回転駆動するスピンドルモータの駆動制御
によってディスクと信号読取手段としてのピックアップ
とのｔ目対速度を制御することにより時間軸の粗調整を
行ない、ピックアップによってディスクから得られた読
取信号をＣＣＤ、メモリ等を使用して読取信号中の同期
信号と別途生成したＪ！亭倍信号の位相差に応じた時間
だけ遅延することによりディスクの偏心等による時間軸
変動を除去する時間軸の微調整を行なうように構成され
ている。

ところが、上記の如（ＭＵＳＥ信号の同期信号はｉｒ、
極間期であり、同期信号の振幅が画像信号のレベル内に
存在する。この結果、ＭＵＳＥ信号においては従来のＮ
ＴＳＣ信号の場合のように振幅分離等の方法で同期信号
を検出することは困難であり、正常な時間軸で信号が再
生されてないと同期分離は難しい。

このため、正常な再生がなされてない場合、例えばビデ
オディスクプレーヤにおける再生の際のスピンドルモー
タの立ち上がりやバースト的な大きなドロップアウトに
よって回転速度の乱れが生じたとき或いはスキャン、サ
ーチ等のトリックプレイの後通常再生に戻るときのよう
にディスクの回転が正常でない状態での時間軸制御には
、ＭＵＳＥ信号の同期信号を使用できないことになる。

そこで、ＭＵＳＥ信号をビデオディスクに記録する際に
映像ＦＭ変調信号にこの映像ＦＭ変調信号の下側波帯よ
り低い帯域に正弦波のパイロット信号を周波数多重し、
再生時にこのパイロット信号を分離して時間軸誤差の検
出を行なうようにすることが提案されている。ところが
、かかる方式においてはディスク記録時のパイロット信
号の多重及びディスク再生時の分離、抽出といった過程
及びその回路が必要であり、また再生画像へのパイロッ
ト信号の影響を完全に除去することが困難であるとい夕
欠点がある。また、複数のプレーヤを同時に動作させて
複数枚のディスクに記録された映像を合成する場合には
複数のプレーヤが同一の基準フレームパルスに同期する
ようにいわゆる外部同期を行なう必要があるが、パイロ
ット信号はフレームパルスとは独立した信号であるので
、パイロット信号による時間軸制御を行なう方式におい
てはかかる外部同期を行なうことは困難となる。

発明の概要 本発明は、上記した点に鑑みてなされたものであって、
パイロット信号を用いずに時間軸制御を良好になすこと
ができると共に外部同期が容易に行なえるディスクプレ
ーヤの時間軸制御方式を提供することを目的とする。

本発明によるディスクプレーヤの時間軸制御方式におい
ては、指令に応答して記録ディスクの回転駆動を開始し
て読取信号中のフレームパルスを検出する第１行程と、
この第１行程においてフレームパルスを検出したときフ
レームパルスの周波数に応じて記録ディスクの回転速度
を制御するＦＰサーボの周波数制御ループをオンにして
時間軸制御をなしつつ該周波数制御ループのロックイン
を検出する第２行程と、この第２行程において該周波数
制御ループのロックインを検出したときフレームパルス
と基準信号との位相差に応じて記録ディスクの回転速度
を制御するＦＰサーボの位相制御ループをオンにして時
間軸制御をなしつつ前記位相差が所定値以下になったか
否かを検出する第３行程と、この第３行程において前記
位相差が所定値以下になったことを検出したとき読取信
号中のＨＤ信号に基づいて記録ディスクの回転速度を制
御するＨＤサーボループをオンにして時間軸制御をなす
第４行程とを設けている。

上記所定値をＨＤ信号の周期の１／２に対応する値とす
ることが好ましい。

実施例 以下、本発明の実施例につき第１図乃至第１１図を参照
して詳細に説明する。

第１図において、ディスク１はスピンドルモータ２によ
って回転駆動される。スピンドルモータ２にはこのスピ
ンドルモータ２の回転数に応じた周波数のＦＧ倍信号発
生する周波数発電機３が内蔵されている。この周波数発
電機３から出力されたＦＣ信号は、微分回路等からなる
Ｆ／Ｖ変換回路４に供給されてＦＧ倍信号周波数に応じ
たレベルを有する信号に変換される。このＦ／Ｖ変換回
路４の出力は、加減算回路５に供給される。加減算回路
５には、基準電圧発生回路６の出力が供給されている。

基準電圧発生回路６には、例えばピックアップ７を担持
するスライダ（図示せず）のディスク１に対する半径方
向における相対位置（以下、半径位置と称す）に応じた
電圧を生成するように接続されたポテンショメータ（図
示せず）の出力電圧ｖｐが供給されている。基準電圧発
生回路６は、該ポテンショメータの出力電圧ｖｐによっ
てピックアップ７の半径位置に応じた基準電圧を発生す
るように構成されている。

加減算回路５において、基準電圧発生回路６の出力から
Ｆ／Ｖ変換回路４の出力が差し引かれ、エラー信号が生
成される。この加減算回路５の出力は、ループフィルタ
、ループゲイン調整アンプ等からなる制御信号生成回路
８を介して切換スイッチ９の一人力になっている。

切換スイッチ９は、システムコントローラ１０から出力
される制御信号８Ａに応じて制御信号生成回路８、切換
スイッチ１１及び加速信号生成回路１２の出力のうちの
１つを選択的に出力する構成となっている。また、加速
信号生成回路１２は、システムコントローラ１０から供
給されるオン指令信号ｉに応答してスピンドルモータ２
を加速するための所定レベルの駆動信号を発生する構成
となっている。切換スイッチ９の出力は、ドライブアン
プ１３を介してスピンドルモータ２に駆動信号として供
給され、ディスク１の回転速度が制御される。起動時等
において、切換スイッチ９から制御信号生成回路８の出
力が選択的に出力されると、周波数発電機３、Ｆ／Ｖ変
換回路４、加減算回路５、制御信号生成回路８、切換ス
イッチ９、ドライブアンプ１３及びスピンドルモータ２
で形成されるＦＧサーボループがオンになってディスク
１の回転速度がピックアップ７の半径位置における規定
速度に収束するようにスピンドルモータ２の駆動制御が
なされる。

一方、ピックアップ７のＲＦ（高周波）信号出力は、Ｒ
Ｆアンプ１５によって増幅されたのち、ＦＭ復調器等か
らなる復調回路１６に供給されてＭＵＳＥ信号が復調さ
れる。尚、ピックアップ７を担持するスライダを半径方
向に駆動してピックアップの読み取り位置を制御するス
ライダモータ、モータ駆動回路等が設けられているが、
本図では省略されている。

復調回路１６から出力されたＭＵＳＥ信号は、ＬＰＦ　
（ローパスフィルタ）１７を介してクランプ回路１８に
供給される。クランプ回路１８には、スイッチ１９を介
して同期検出回路３０からクランプパルスが供給される
。スイッチ１９は、システムコントローラ１０から出力
される制御信号ＳＢに応じてオンになる構成となってい
る。また、クランプ回路１８は、供給されたクランプパ
ルスによってＭＵＳＥ信号の所定部を例えば１２ｇ／２
５８レベルにクランプして直流成分を再生する。このク
ランプ回路１８によって直流再生されたＭＵＳＥ信号は
、Ａ／Ｄ　（アナログ・ディジタル）変換回路２１及び
同期検出回路３０に供給される。Ａ／Ｄ変換回路２１に
はＰＬＬ回路２３の出力パルスＣが供給されている。

Ａ／Ｄ変換回路２１においてはＰＬＬ回路２３の出力パ
ルスＣによってＭＵＳＥ信号のサンプリングがなされ、
得られたサンプル値が順次ディジタルデータに変換され
る。このＡ／Ｄ変換回路２１から出力されるサンプルデ
ータは、メモリ２９及び同期検出回路３０に供給される
。同期検出回路３０にはＰＬＬ回路２３の出力パルスＣ
が供給されている。同期検出回路３０は、後述する如く
フレームパルス点を検出してＦＰ検出パルスｇを出力す
る一方、同期信号の位相基準点である１２８レベルのＨ
Ｄポイントの検出を行ってＨＤポイントに同期したＨＤ
検出信号ｅ１を出力すると共に、ＨＤ信号波形によって
ＨＤ信号を検出してＨＤポイントには必ずしも同期しな
いＨＤ検出信号ｅ２を出力し、かつＨＤ検検出信号ヒト
基づいてクランプパルスｆの生成を行なう構成となって
いる。

同期検出回路３０から出力されたＦＰＩＱ出パルスｇは
、周波数弁別回路２５及び位相比較回路６５に供給され
る。周波数弁別回路２５は、例えば分周回路３２から出
力されるカウントクロックパルスｋによってＦＰ検出パ
ルスｇの周波数カウントを行なって得たデータをＤ／Ａ
変換して周波数弁別信号として出力すると共にこのＤ／
Ａ変換人力の上位３ビット程度の値が安定したときＦＰ
サーボロック検出信号ｇを発生する構成となっている。

この周波数弁別回路２５から出力された周波数弁別信号
は、ループアンプ２６を介して加算回路６７に供給され
、ＦＰサーボロック検出信号ｇはシステムコントローラ
１０に供給される。ループアンプ２６はシステムコント
ローラ１０から出力される制御信号ＳＦによってゲイン
が変化するように構成されている。

位相比較回路６５には、更に外部から供給された基＄Ｆ
Ｐ信号及び基準ＩＩＤ信号が供給されている。位相比較
回路６５は、ＦＰ険検出ルスｇと基１９ＸＦＰ信号の位
ト目を比較して両信号間の位相差に応じた位相差信号を
生成すると共にこの位相差信号ｍのレベルが所定値以下
になったときＦＰサボロック検出信号Ｕを出力し、かつ
両信号間の位相差が基準ＨＤ信号の周期の１／２以下に
なったときループ切換タイミング信号Ｖを発生するよう
に構成されている。この位相比較回路６５から出力され
た位１０差信号は、スイッチ６６を介して加算回路６７
に供給され°、ループアンプ２６の出力と加算される。

この加算回路６７の出力は、切換スイッチ１１の一人力
になっている。また、位相比較回路６５から出力された
ＦＰサーボロック検出信号Ｕ及びループ切換タイミング
信号Ｖは、システムコントローラ１０に供給される。

同期検出回路３０から出力されたＨＤ検出信号ｅ２は、
位相比較回路３１及び周波数弁別回路３３に供給される
。位相比較回路３１は、ＨＤ検出信号ｅ２と分周回路３
２から出力される基準ＨＤ信号との位相比較を行なって
両信号間の位相差に応じた位相差信号ｍを生成すると共
にこの位相差信号ｍのレベルが所定値以下になったとき
ＨＤサーボロック検検出信号音発生する構成となってい
る。周波数弁別回路３３は分周回路３２から出力される
カランＩ・クロックパルスｋによってＨＤ検出信号ｅ２
の周波数カウントを行なって得られたデータをＤ／Ａ変
換して周波数弁別信号ｑとして出力する構成となってい
る。分周回路３２は、外部から供給された基中クロック
ａを４分周してカウントクロックパルスｋを生成する構
成となっている。

位相比較回路３１から出力された位相差信号ｍ及び周波
数弁別回路３３から出力された周波数弁別信号ｑは、ル
ープフィルタ３９に供給される。

ループフィルタ３９は、後述する如く位相差信号ｍ及び
周波数弁別信号ｑの位相補償をなす例えばアナログアク
ティブフィルタからなっており、このアナログアクティ
ブフィルタはシステムコントローラから出力される制御
信号Ｓεによってその出力の制御中心値を生ずる状態を
取るように構成されている。このループフィルタ３９の
出力は、切換スイッチ１１の他入力となっている。

切換スイッチ１１は、システムコントローラ１０から出
力される制御信号ＳＤによってループアンプ２６の出力
及びループフィルタ３９の出力のうちの一方を選択的に
出力する構成となっている。

切換スイッチ９から切換スイッチ１１の出力が選択的に
出力され、かつ切換スイッチ１１からループアンプ２６
の出力が選択的に出力されるとき、ピックアップ７、Ｒ
Ｆアンプ１５、復調回路１６、ＬＰＦ１７、クランプ回
路１８、Ａ／Ｄ変換回路２１、同期検出回路３０、周波
数弁別回路２５、ループアンプ２６、加算回路６７、切
換スイッチ１１．９、ドライブアンプ１３及びスピンド
ルモータ２からなるＦＰサーボの周波数制御ループが閉
成されてスピンドルモータ２の回転速度がＦＰ検出パル
スｇの周波数に応じて制御され、フレームパルスによる
時間軸の粗調整がなされる。

このＦＰサーボの周波数制御ループがオンのときにスイ
ッチ６６がオンになると、ピックアップ７、ＲＦアンプ
１５、復調回路１６、ＬＰＦ１７、クランプ回路１８、
Ａ／Ｄ変換回路２１、同期検出回路３０、位相比較回路
６５、スイッチ６６、加算回路６７、切換スイッチ１１
．９、ドライブアンプ１３及びスピンドルモータ２から
なるＦＰサーボの位相制御ループが閉成されてスピンド
ルモータ２の回転速度がＦＰ険出出パル３ｇ話準ＦＰ信
号との位相差に応じて制御され、フレームパルスによる
時間軸の粗調整がなされる。

また、切換スイッチ９から切換スイッチ１１の出力が選
択的に出力され、かつ切換スイッチ１１からループフィ
ルタ３９の出力が選択的に出力されるときピックアップ
７、ＲＦアンプ１５、復調回路１６、ＬＰＦ１７、クラ
ンプ回路１８、Ａ／Ｄ変換回路２１、同期検出回路３０
、位相比較回路３１、周波数弁別回路３３、ループフィ
ルタ３９、切換スイッチ１１．９、ドライブアンプ１３
及びスピンドルモータ２からなるＨＤサーボループが閉
成され、スピンドルモータ２の回転速度がＨＤ検出信号
ｅ２の周波数及びＨＤ検出信号ｅ２と基準ＨＤ信号間の
位相差に応じて制御され、ＨＤ信号による時間軸の粗調
整がなされる。

同期検出回路３０から出力されるＨＤ検出信号ｅ１は切
換スイッチ３４の一人力になっている。

切換スイッチ３４には分周回路３２から出力されたＵ準
ＨＤ信号が他入力として供給されている。

切換スイッチ３４は、システムコントローラ１０から出
力される制御信号Ｓｃに応じてＨＤ検出信号ｅ１及び基
準ＨＤ信号のうちの一方を選択的に出力する構成となっ
ている。この切換スイッチ３４の出力は、ＰＬＬ回路２
３における位相比較回路３５に供給されて分周回路３６
によって分周されたＶＣＯ（電圧制御型発振器）３７の
出力と比較され、両信号間の位相差に応じた位相差信号
が生成される。この位相差信号は、ループフィルタ、ル
ープゲイン調整アンプ等からなる制御信号生成回路３８
を介してＶＣＯ３７に制御入力として供給され、ＰＬＬ
ループが形成される。そして、ＶＣＯ３７からＨＤ検検
出信号音１は基１ｌＨＤ信号に位相同期した１６．２Ｍ
Ｈｚを中心周波数とする可変タイミング信号が出力され
る。このｖＣ０３７の出力がＰＬＬ回路２３の出力Ｃと
してＡ／Ｄ変換回路２１、メモリ２９及び同期検出回路
３０に供給される。

メモリ２９は、例えばＦＩＦＯ（先入れ先出し）メモリ
からなり、Ａ／Ｄ変換回路２１から出力されたサンプル
データをＰＬＬ回路２３の出力パルスＣに同期して順次
書き込むと共に基準クロックａに同期して順次読み出す
。

ごこて、システムコントローラ１０からの制御信号ｓ（
によって切換スイッチ３４からＨＤ検検出信号音１選択
的に出力されると、ＰＬＬ回路２３からＨＤ検検出信号
音１位相同期した１６．２ＭＨｚを中心周波数とする可
変タイミング信号が出力される。従って、この可変タイ
ミング信号は、ＭＵＳＥ信号と同一の時間軸変動を有し
、この可変タイミング信号によってサンプルデータがメ
モリ２９に書き込まれ、書き込まれたデータが時間軸変
動のない基学クロックａによって読み出され、時間軸の
微調整がなされる。この時間軸の微調整によりディスク
の偏心等に起因するジッダが除去される。このメモリ２
９から読み出された一連のサンプルデータは、デコーダ
（図示せず）等に供給される。

システムコントローラ１０は、例えばプロセッサ、ＲＯ
ＭＳＲＡＭ、時間管理用のタイマ等からなるマイクロコ
ンピュータで形成されている。このシステムコントロー
ラ１０には、ポテンショメータの出力電圧ＶＰｓ同期検
出回路３０において生成されるＨＤＩＡ出ＯＫ信号ｄ及
びＨＤ検出信号ｅ２、ＦＰサーボロック検出信号ｆｉ、
ＨＤササ−ロック検出信号ｎ１操作部（図示せず）のキ
ー操作に応じた指令等が人力される。システムコントロ
ーラ１０において、プロセッサはＲＯＭに予め格納され
ているプログラムに従って入力された信号を処理し、制
御信号Ｓ　Ａ　’＝　Ｓ　Ｆ等によって各部を制御する
。

ここで、上記実施例における同期検出回路３０の具体的
な構成を第２図に示す。第２図に示す如く、Ａ／Ｄ変換
回路２１の出力データはＦＰ検出回路３０１、ＨＤ検出
ＯＫ信号発生回路３０４及びＨＤＤ形検出回路３０８に
供給され、クランプ回路１８の出力はコンパレータ３０
６に供給され、ＰＬＬ回路２３の出力パルスＣはＦＰＩ
出回路３０１、ＦＰカウンタ３０２、除算回路３０３、
ＨＤＤ形検出回路３０８にＯ（給される。

ＦＰ検出回路３０１は、Ａ／Ｄ変換回路２１から出力さ
れるディジタル化されたＭＵＳＥ信号中信号−−ムパル
スをパターン認工によって検出してＦＰ検出パルスｇを
出力する。このＦＰ検出パルスｇは、ＦＰカウンタ３０
２に供給される。ＦＰカウンタ３０２は、ＦＰ検出パル
スｇの発生周期に応じたデータを生成する。このＦＰカ
ウンタ３０２の出力データは、除算回路３０３に供給さ
れる。除算回路３０３の出力は、ＨＤ検出ＯＫ信号発生
回路３０４及びＨＤＤ出回路３０５に供給される。ＨＤ
検出ＯＫ信号発生回路３０４からＨＤ険検出Ｋ信号ｄが
出力されてＨＤＤ出回路３０５に供給される。また、Ｈ
ＤＤ出回路３０５には遅延回路３０７によって遅延され
たコンパレータ３０６の出力が供給される。これら３０
１〜３０７の各回路によって同期信号の位相基準点であ
る１２８レベルのＨＤポイントの検出がなされ、ＨＤポ
イントに同期したＨＤ検検出信号音１生成されるのであ
るが、これら３０１〜３０７の各回路については特願昭
６２−６１４９６号に詳述されているので、詳細な説明
は省略する。

ＨＤ検検出信号音１、クランプパルス発生回路３０９に
供給される。クランプパルス発生回路３０９は、ＦＰ検
出パルスｐ及びＨＤ検検出信号音１よってＭＵＳＥ信号
の例えば第５６３ラインに設けられているクランプレベ
ル期間を検出して当該期間に亘ってクランプパルスｆを
出力するように構成されている。

また、ＨＤＤ形検出回路３０８は、第３図（Ａ）に示す
如きＨＤ信号の波形を同図（Ｂ）に示す如きパルスＣに
よって入力データの表わすレベルを順次検知することに
よって検出し、同図（Ｃ）に示す如き立ち上がりエツジ
を有するＨＤ検出信号ｅ２を出力するように構成されて
いる。尚、ＰＬＬ回路２３に基準ＨＤ信号が選択的に供
給されているときは、パルスＣは、ＨＤ信号の位相基準
点に同期せず、ＨＤ検出信号ｅ２は第４図に示す如く位
相基準点から２〜４パルス分（３パルス中心）の遅延を
もったタイミングで出力される。しかし、このようなＨ
Ｄ検出信号ｅ２の位相誤差は、スピンドルサーボ系で問
題となるものではなく、切換スイッチ３４の切換によっ
て時間軸の微調性が開始されてパルスＣの位相が変化し
てもスピンドルサーボにはほとんど影響がない。これは
、スピンドルサーボ系のループ帯域とジッタ制御ＰＬＬ
のループ帯域間にはおよそ１００倍程度の差があること
による。

次に、ループフィルタ３９の具体的な構成を第５図に示
す。同図において、位相差信号ｍはスイッチ５１及びＣ
Ｒ回路５２を介してオペアンプ５３の負側入力端子に供
給される。ＣＲ回路５２は、スイッチ５１とオペアンプ
５３の負側入力端子間に直列接続された抵抗Ｒ１及びコ
ンデンサＣ１からなっている。また、周波数弁別信号ｑ
は、スイッチ５４及びＣＲ回路５５を介してオペアンプ
５３の負側入力端子に供給される。ＣＲ回路５５は、ス
イッチ５４とオペアンプ５３の負側入力端子間に直列接
続された抵抗Ｒ２及びコンデンサＣ２と、スイッチ５４
とオペアンプ５３の負側入力端子間に直列接続された抵
抗Ｒ３及びコンデンサＣ３とからなっている。

オペアンプ５３の負側入力端子と出力端子間には抵抗Ｒ
４及びコンデンサＣ４が直列接続されている。これら抵
抗Ｒ４及びコンデンサＣ４の直列接続点には抵抗Ｒ５を
介して所定の電圧Ｖｃが印加されている。また、オペア
ンプ５３の負側入力端子と出力端子間には更にスイッチ
５６が接続されている。また、オペアンプ５３の正側入
力端子には抵抗Ｒｅを介して電圧Ｖｃが印加されている
。

この電圧Ｖｃは、ＨＤサーボループのロック時の位相差
信号ｍ及び周波数弁別信号ｑのレベルに等しい値に設定
されている。ＣＲ回路５２．５５、オペアンプ５３、抵
抗Ｒ４、Ｒ５、Ｒ６、コンデンサＣ４、スイッチ５６に
よってアクティブフィルタ５７が形成されている。この
アクティブフィルタ５７の出力は、アンプ５８を介して
ループフィルタ３つの出力として切換スイッチ１１の抽
入力になる。

スイッチ５１．５４は、システムコントローラ１０から
出力される制御信号ＳＥが例えば高レベルになったとき
オンになる構成となっており、スイッチ５６は、システ
ムコントローラ１０からの制御信号ＳＥが例えば低レベ
ルになったときオンになる構成となっている。これらス
イッチ５１．５４がオン、かつスイッチ５６がオフのと
きは、位相差信号ｍ及び周波数弁別信号ｑの位相補償作
用が働くが、スイッチ５Ｌ　５４がオフ、かつスイッチ
５６がオンのときは、後述する如く出力のレベルが所定
レベルにクランプされ、かつコンデンサＣ４がノンチャ
ージ状態になる（以下、この状態をクランプ状態と称す
る）。

以上の構成におけるシステムコントローラ１０のプロセ
ッサの動作を第６図のフローチャートを参照して説明す
る。

メインルーチン等の実行中に操作部のキー操作によりス
タート指令が発せられると、プロセッサは制御信号ＳＡ
〜・ＳＦによって各スイッチの初期設定を行ない、切換
スイッチ９から加速信号生成回路１２の出力が選択的に
出力され、スイッチ１９．６６及びループフィルタ３９
におけるスイッチ５Ｌ　５４はオフになり、ループフィ
ルタ３９におけるスイッチ５６はオンになり、切換スイ
ッチ１１からは加算回路６７の出力が選択的に出力され
、かつ切換スイッチ３４からは基準ＨＤ信号が選択的に
出力されるようにする（ステップＳｌ）。このステップ
Ｓ１によってループフィルタ３９は、クランプ状態とな
る。

次いで、プロセッサはピックアップ７を担持しているス
ライダを半径方向に移送するスライダモータの駆動回路
に駆動指令を送出してプレイ動作の開始位置にピックア
ップ７を移動させ（ステップＳ２）、起動信号生成回路
１２にオン指令信号ｉを送出してスピンドルモータ２を
加速させる（ステップＳ３）。

次いで、プロセッサは同期検出回路３０からＦＰ検検出
パルスゲ出力されているか否かの判定を繰り返して行な
い（ステップＳ４）　、ＦＰ検検出パルスゲ出力されて
いると判定されたときのみ制御信号ＳＡによって切換ス
イッチ９から切換スイッチ１１を経た加算回路６７の出
力が選択的に出力されるようにしてＦＰサーボの周波数
制御ループをオンにすると共に時間管理用のタイマをス
タートさせる（ステップＳ５）。

次いで、プロセッサはＦＰロック検出信号ｇによってＦ
Ｐサーボの周波数制御ループがロック状態になったか否
かの判定（ステップＳ６）とタイムオーバーか否かすな
わち時間管理用のタイマの出力データが所定直以上にな
ったか否かの判定（ステップＳ７）とを交互に行なうこ
とによって、ＦＰサーボの周波数制御ループが起動時か
ら所定時間以内にロック状態になったか否かの判定をな
す。ステップＳ６、Ｓ７によってＦＰサーボの周波数制
御ループが所定時間以内にロック状態になった判定され
たときは、プロセッサは制御信号ＳＦによってスイッチ
６６をオンにしてＦＰサーボの位相制御ループをオンに
すると共にループアンプ２６のゲインを低下させ、かつ
時間管理用のタイマを再スタートさせる（ステップＳ８
）。

次いで、プロセッサは切換タイミング信号ＶがＦＰサー
ボの位相制御ループオン後所定時間以内に出力されるか
否かの判定を行なう（ステップＳ９．５１０）。ステッ
プＳ９、ＳＩＯによって切換タイミング信号■が所定時
間以内に出力されたと判定されたときは、プロセッサは
制御信号ＳＯによって切換スイッチ１１からループフィ
ルタ３９の出力が選択的に出力されるようにしてＨＤサ
ーボループをオンにすると共に時間管理用のタイマを再
スタートさせ、かつ制御信号ＳＥによってループフィル
タ３９におけるスイッチ５１．５４をオンにし、５６を
オフにしてクランプ状態を解除する（ステップ５１１）
。こののち、プロセッサはＨＤサーボロック検検出信号
炉ＨＤサーボループオン後後足定時間以内出力されるか
否かの判定を行なう（ステップＳ１２．３１３）。ステ
ップＳ１２．５１３によってＨＤサーボロック検検出信
号炉所定時間以内に出力されたと判定されたときは、ブ
ロセッ゛すはステップＳ１に移行する直前に実行してい
たルーチンの実行を再開する。ステップＳ１２、Ｓ１３
によってＨＤサーボロック検検出信号炉所定時間以内に
出力されなかったと判定されたときは、プロセッサはＦ
ＰＩ出パルスｂが出力されているか否かを判定する（ス
テ・ノブ５１４）。ステップ５１４においてＦＰ検検出
パルスゲ出力されていると判定されたときは、プロセッ
サは再びステップＳ５に移行する。

ステップＳ６、Ｓ７によってＦＰサーボの周波数制御ル
ープが所定時間以内にロック状態にならなかったと判定
されたときは、プロセッサは制御信号ＳＡによって切換
スイッチ９から制御信号生成回路８の出力が選択的に出
力されるようにしてＦＧサーボループをオンにする（ス
テップ５１５）。こののち、プロセッサは同期検出回路
３０からＦＰ検検出パルスゲ出力されるか否かの判定を
繰り返して行ない（ステップ５１６）、ＦＰ検検出パル
スゲ出力されたと判定されたときのみステップＳ５に移
行する。

また、ステップＳ９、ＳＩＯによって切換タイミング信
号■が所定時間以内に出力されなかったと判定されたと
き、及びステップＳ１４においてＦＰ検検出パルスゲ出
力されてないと判定されたときもプロセッサはステップ
Ｓ１５に移行する。

以上の動作におけるステップＳ３によってスピンドルモ
ータ２の回転動作が起動され、ディスク１の回転速度が
徐々に加速される。ディスク１の回転速度が規定の回転
速度の±２０％の範囲内の値になると、復調回路１６か
ら出力されるＭＵＳＥ信号中のＦＰパルスの検出が可能
となり、同期検出回路３０におけるＦＰＰ出回路３０１
からＦＰ検検出パルスゲ出力される。そうすると、ステ
ップＳ４、Ｓ５によってＦＰサーボの周波数制御ループ
がオンになり、フレームパルスによる時間軸の粗調整が
開始される。尚、このＦＰサーボの周波数制御ループに
は位相制御ループは含まれておらず、従って、ループ帯
域が広く、かつループ特性が安定となり、３０Ｈｚとい
う低い周波数のフレームパルスによるサーボループの引
込み時の安定性が確保できる。

このＦＰサーボの周波数制御ループによってディスク１
の回転速度を規定の回転速度の±１％の範囲内の値にす
ることができる。

このＦＰサーボの周波数制御ループがオンになってから
所定時間以内にロック状態になると、ステップ８６〜Ｓ
８によってＦＰサーボの位相制御ループがオンになり、
外部から供給された基準ＦＰ倍信号位相にＦＰ検検出パ
ルスゲ位相同期するように時間軸の粗調整がなされる。

このようにＦＰサーボに位相制御系が加えられるので、
ＦＰサーボループの位相遅れが大となるが、このとき同
時に周波数制御系のループアンプ２６のゲインが低下す
るような制御がなされるので、安定な周波数位相制御ル
ープが形成されることとなる。

一般に、位を口制御ループに周波数制御ループを加える
のは、ループの周波数特性の高域での位相余裕を確保す
るための周波数ダンプをかけるためであるが、フレーム
パルスの周波数は３０Ｈｚであり、比較周波数が低い故
、周波数弁別のための時間遅れも大きく、周波数制御系
のみで構成したループは可能な限りループ帯域を広げて
いるためこの検出時間遅れによる位相回転が無視できな
い状態となる。このため、位相制御系を加える際には周
波数制御系のループゲインを低下させる必要が生じるの
である。

上記した如（ＦＰサーボの位相制御ループがオンになる
と、基準ＦＰ倍信号位相にＦＰＩ出パルスｇが位相同期
するが、このＦＰサーボの位相制御ループのループ帯域
は狭く、かつロック状態は不安定である。このＦＰサー
ボの位相制御ループによって基準ＦＰ倍信号ＦＰＰ出パ
ルスｇ間の位相差に対応する期間が基準ＨＤ信号の周期
の１／２以下になって位相比較回路６５からループ切換
タイミング信号Ｖが出力されると、ステップ８９〜Ｓ１
０によってＦＰサーボの位相及び周波数制御ループがオ
ーブンになると同時にＨＤサーボループがオンになる。

ＨＤサーボループは、後述する如く制動係数が１に近い
値となるように構成されているので、オーバーシュート
が発生することなくＨＤ検出信号ｅ２が基準ＨＤ信号に
位相ロックし、この時点で外部から供給された基準ＦＰ
倍信号の位相同期もとれる。

・また、ＨＤ信号は、ＦＰパルスに比して周波数レート
が高いので、ＨＤサーボループがオンすることによって
スピンドルサーボループのループ帯域が広くなることに
なり、スピンドルサーボの安定性が良好となる。

このＨＤサーボループがオンになる前は、ループフィル
タ３９において、スイッチ５１．５４がオフであり、か
つスイッチ５６がオンであるので、アクティブフィルタ
５７の出力電圧Ｖｏは、オペアンプ５３の負側入力端子
に印加されている電圧Ｖｃに等しくなる。また、それと
同時に同期検出回路３０におけるＨＤ検出が可能になる
前の位相差信号ｍ及び周波数弁別信号ｑがアクティブフ
ィルタ５７に供給されず、また抵抗Ｒ４とコンデンサＣ
４との直列接続点に電圧Ｖｃが印加されているので、コ
ンデンサＣ４の両端間には電圧が印加されず、コンデン
サＣ４は電荷が蓄積されてない状態（ノンチャージ状態
）になっている。

ここで、ＨＤサーボループのロック時のアクティブフィ
ルタ５７の出力電圧Ｖｏが電圧Ｖｃに等しくなることと
している故、ＨＤサーボループがオンになる前にコンデ
ンサＣ４はＨＤサーボループのロック時のチャージ状態
に近い状態となる。

従って、ＨＤサーボループのオン時において、スイッチ
５１．５４がオンになり、かつスイッチ５６がオフにな
ってループフィルタ３９のクランプ状態が解除される瞬
間にループフィルタ３９の出力がＨＤサーボループの制
御中心値に等しくなることとなり、ＨＤサーボループの
ロックインが迅速になされるのである。

尚、上記実施例においてはＨＤサーボループのオンと同
時にスイッチ５１．５４がオンになり、かつスイッチ５
６がオフになってクランプ状態が解除されるとしたが、
ＨＤサーボループのオン時から若干遅れたタイミングで
クランプ状態が解除されるようにしてもよく、そうする
ことによってＨＤサーボループに外乱か与えられること
を確実になくすことができることとなる。

また、ＨＤサーボループの応答は臨界制動的であること
か望ましく、ＨＤサーボループの制動係数は１に設定す
るとよい。また、ＨＤサーボループのロック時にはコン
デンサＣ４にはオフセット分が充電されることがあるが
、抵抗Ｒ４とコンデンサＣ４との直列接続点にはロック
時の出力電圧ｖ□にほぼ等しい程度の電圧を印加すれば
実用上問題はない。

また、ＨＤサーボループがロック状態になったとき、基
準ＦＰ倍信号ＦＰ険検出ルスｇの位相がＨＤ信号レート
で１クロック程度ずれている場合にＨＤサーボループの
位相制御系へ外乱パルスを与え、ロック位相のシフトを
行なう保護手段を設けてもよい。

また、ＦＰサーボの周波数制御ループがオンになってか
ら所定時間以内にロック状態にならなかったとき及びＨ
Ｄサーボループがオンになってから所定時間以内にロッ
ク状態にならずかつＦＰ検検出パルスゲ出力されないと
きは、ステップＳ１５によってＦＧサーボループがオン
になる。このＦＧサーボループは、ＦＰ検出が万−行な
えないときの保護のためのものであり、ＦＧサーボルー
プがオンになると、Ｆ／Ｖ変換回路４の出力電圧が基■
電圧発生回路６から出力された基準電圧と等しくなるよ
うにスピンドルモータ２の回転速度が制御される。

ここで、ＣＬＶ（線速度一定）ディスクの演奏時の線速
度Ｖとディスクの回転数Ｎ　［ｒｐｍ　］との関係は、
ピックアップの半径位置をｒとすれば、Ｎ−（Ｖ／２π
ｒ）Ｘ６０という式で表わされ、第７図のグラフで示す
如くなる。このとき、基準電圧発生回路６は、ポテンシ
ョメータの出力電圧によって示されるピックアップの半
径位置が例えば第７図に示す如く可変範囲を９分割して
得た各範囲のうちのいずれに存在する位置であるかを検
知し、互いに異なる９レベルのうちの検知した範囲に対
応する１つを基準電圧として生成するように構成するこ
とができる。また、Ｆ／Ｖ変換回路４は、第８図に示す
如く変動回転数範囲内で直線性を保つように構成するこ
とができる。こうすることにより、ディスク１の回転速
度は、ＦＧサーボにより規定の回転速度より若干高いか
又は低い値に制御され、ＦＰ検出が可能となる。

また、制御信号ｓｃによって切換スイッチ３４からＨＤ
Ｉ出信号ｅ１が選択的に出力されるようにすると、既に
説明した如＜　ＰＬＬ回路２３からＨＤ険検出号ｅ１に
位相同期した可変タイミング信号が出力されて時間軸の
微調整が開始され、ディスクの偏心等に起因するジッタ
が除去される。

このとき、スピンドルサーボループは、ＨＤサーボルー
プであってもその帯域は十数Ｈｚ、ジッタ制御系のＰＬ
Ｌループの帯域は数ＫＨｚであるため、ＰＬＬループの
応答は速く、Ｉ’ＬＬループ切換えによる引込みは瞬時
に行なわれ、スピンドルサーボ系に外乱が与えられるこ
とはない。

従って、ＰＬＬループの切換えは、ＦＰサーボループが
ロック状態になってＨＤ検出が可能になった時点で行な
ってもよいが、スピンドル系のＨＤサーボループがロッ
ク状態になった時点で行なうようにしてもよい。

また、制御信号ｓＢによりスイッチ１９がオンになると
、ＭＵＳＥ信号のクランプが開始されるが、このＭＵＳ
Ｅ信号のクランプの開始は、ＨＤ検出ＯＫ信号ｄが出力
されてから行なうようにするとよい。

第９図は、ループフィルタ３つの他の例を示すブロック
図であり、位相差信号ｍ及び周波数弁別信号ｑがディジ
タル信号である場合に使用して好適な構成例を示してい
る。同図において、位相差信号ｍ及び周波数弁別信号ｑ
はそれぞれスイッチ５１及び５４を介してディジタルフ
ィルタ６１に供給される。ディジタルフィルタ６１には
システムコントローラ１０から制御信号ｓ２がクランプ
パルスとして供給されている。ディジタルフィルタ６１
は、クランプパルスによってＦＰサーボル−ブがオンの
ときはＨＤサーボループのロック時の出力値すなわち制
御中心値をプリセット値として出力するように構成され
ている。このディジタルフィルタ６１の出力は、Ｄ／Ａ
ｆ換器６２に供給されてアナログ信号に変換されたのち
ＬＰＦ６３及びアンプ６４を介してスイッチ１１の抽入
力となる。

以上の構成においてもＨＤサーボループのオン時に切換
スイッチ１１の切換がなされたのちスイッチ５１．５４
が瞬時にオンになるようにすることにより第５図の回路
と同様の作用が働く。

第１０図は、同期検出回路３０の他の構成例を示すブロ
ック図であり、Ａ／Ｄ変換回路２１の出力データは、Ｆ
ＰＰ出回路４０、ＨＤパターン検出回路４１、遅延回路
４２に供給される。また、ＰＬＬ回路２３の出力パルス
ＣはＦＰＰ出回路４０、ＨＤ検出窓発生回路４３、ＨＤ
パターン検出回路４１、遅延回路４２、ＨＤ位相検田回
路４４、クランプパルス発生回路４５に供給される。

ＦＰＰ出回路４０は、ＦＰＰ出回路２６と同様にＭＵＳ
Ｅ信号中のフレームパルスをパターン認識によって検出
してＦＰｔＡ出パルスｇを出力する。

このＦＰ検検出パルスゲ、ＨＤ検出窓発生回路４３及び
クランプパルス発生回路４５に供給される。

ＨＤ検出窓発生回路４３は、ＦＰ検検出パルスゲよって
フレームパルス点ｐの直後のＨＤ信号を検出するための
２４クロック期間に亘って存在する検出窓信号りを発生
し、こののちＨＤパターン検出回路４１から出力される
ＨＤ検出信号ｅ２の立ち上がり点を基準にして４６５ク
ロック期間後の時点から４８９クロック期間後の時点ま
での２４クロック期間に亘って存在する信号を検出窓信
号りとして出力するという動作をＦＰ検検出パルスゲ発
生する毎に繰り返して行なう。

検出窓信号りは、ＨＤパターン検出回路４１に供給され
る。ＨＤパターン検出回路４１は、検出窓信号りが存在
するときのみ第３図（Ａ）に示す如きＨＤ信号の存在を
パターンによって認識し、同図（Ｂ）に示す如きクロッ
クパルスＣに同期して同図（Ｃ）に示す如（ＨＤ検出信
号ｅ２を生成する。このＨＤパターン検出回路４１にお
けるパターン認識は、例えばＨＤポイントの直前及び直
後の３クロック期間程度におけるパターンに対して行な
われる。ＨＤポイントは、ジッタがない場合、ＨＤ検出
信号ｅ２の立ち上がり点から４７７クロツク期間離れて
存在することになるので、ＨＤ検出窓発生回路４３から
出力されるＨＤ検出窓信Ｑｈは次のＨＤポイントを中心
に２４クロック期間に亘って存在することとなる。この
２４クロック期間幅がＨＤ検出範囲となる。

また、ＭＵＳＥ信号をＡ／Ｄ変換して得られたデータは
、遅延回路４２によって所定クロック期間だけ遅延され
たのちＨＤ位相検出回路４４に供給される。ＨＤ位相検
出回路４４は、最初のＨＤ検出信号ｅ２の発生後の最初
のクロックパルスＣに同期して遅延回路４４の出力デー
タからＨＤポイントの基弗値である１２８レベルを差し
引いて得た値に対応するレベルを有するアナログ信号に
変換しＨＤ検出信号ｅ１として出力し、以後４８０クロ
ック期間おきに同様にして得たアナログ信号をＨＤ検出
信号ｅ１として出力する。また、それと共にＨＤ位相検
出回路４４は、４８０クロック期間毎のＨＤ検出信号ｅ
１及びｅ２の発生によってＨＤＩ出ＯＫ信号ｄを出力す
る。このＨＤ位相検出回路４４から出力されたＨＤ検出
信号ｅ１は、ＨＤポイントに対するクロックパルスＣの
位相誤差情報を有している。このＨＤ検出信号ｅ１をル
ープフィルタ等を介してＶＣＯに供給し、このＶＣＯか
らクロックパルスＣを得るようにすることによりＨＤポ
イントに同期したクロックパルスＣが得られ、また、こ
のクロックパルスＣによって時間軸の微調整をなすこと
ができる。

尚、ＨＤ検出信号ｅ２の発生時点から３クロック期間前
にＨＤポイントが位置するので、遅延回路４２は、この
遅延調整をなすために設けられたものであり、ラッチ回
路等によって構成される。

また、クランプパルス発生回路４５は、ＦＰ検検出パル
スゲびＨＤ検出ＯＫ信号ｄによってＭＵＳＥ信号の例え
ば第５６３ラインに設けられているクランプレベル期間
を検出して当該期間に亘つてクランプパルスｆを出力す
る。このクランプパルスｆは、ＭＵＳＥ信号の直流再生
のためになすクランプの際に使用することができる。

以上の構成においてはＨＤ検出信号ｅ１は、ＨＤポイン
トに対するクロックパルスＣの位相誤差情報を有してい
るので、第１図の装置においてクロックパルスＣを発生
するＰＬＬ回路２３を形成している各ブロック、分周回
路３２及び切換スイッチ３４の接続を第１１図に示す如
くすることができる。

第１１図において、ＨＤ検出信号ｅ１は切換スイッチ３
４の一人力になっている。切換スイッチ３４の出力は、
制御信号生成回路３８に供給される。この制御信号発生
回路３８の出力は、Ｖ６Ｏ１３に制御入力として供給さ
れる。このＶ６Ｏ１３の出力がパルスＣとして出力され
る。このＶＣ０３７の出力は、分周回路３６によって分
周されたのち位相比較回路に供給され、分周回路３２の
出力と比較される。この位相比較回路３５の出力は切換
スイッチ３４の他人力になっている。

以上の如き構成においても第１図の装置と同様の作用が
働くのは明らかである。

尚、ＨＤ検出信号ｅ１は、アナログ変換されたＨＤＤ相
誤差情報であるが、これをアナログ変換せずディジタル
値のままで第９図に示すＨＤ位位相誤差信号色【７て使
用する方法も可能である。この場合は、位相比較器３１
が不要である。

発明の効果 以上詳述した如く本発明によるディスクプレーヤの時間
軸制御方式においては、指令に応答して記録ディスクの
回転駆動を開始して読取信号中のフレームパルスを検出
する第１行程と、この第１行程においてフレームパルス
を検出したときフレームパルスの周波数に応じて記録デ
ィスクの回転速度を制御するＦＰサーボの周波数制御ル
ープをオンにして時間軸制御をなしつつ該周波数制御ル
ープのロックインを検出する第２行程と、この第２行程
において該周波数制御ループのロックインを検出したと
きフレームパルスと２！準信号との位相差に応じて記録
ディスクの回転速度を制御するＦＰサーボの位相制御ル
ープをオンにして時間軸制御をなしつつ前記位相差が所
定値になったか否かを検出する第３行程と、この第３行
程において前記位相差か所定値以下になったことを検出
したとき読取信号中のＨＤ信号に基づいて記録ディスク
の回転速度を制御するＨＤサーボループをオンにして時
間軸制御をなす第４行程とを設けている。

従って、本発明による時間軸制御方式においては、起動
時等において記録ディスクの回転速度が検出が容易なフ
レームパルスによってＨＤ信号の検出が行なえる程度に
制御されたのちこのＨＤ信号による高精度な時間軸制御
が開始されることとなり、時間軸制御用のパイロット信
号が不要となる。また、ＦＰサーボの位相制御ループに
よって基準フレームパルスとピックアップの出力中のフ
レームパルスとの位相差が所定値以下になったときＨＤ
信号による高精度な時間軸制御が開始されるので、基準
フレームパルスが外部から供給される場合であってもこ
の２Ｊ’ｌフレームパルスにピックアップの出力中のフ
レームパルスを位（口同期させることができ、外部同期
が容易に行なえることとなる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック図、第２図
は、第１図の装置における同期検出回路３０の具体的な
ｔ＋Ｗ成を示すブロック図、第３図及び第４図は、第２
図の回路ＩＩＤ波形検出回路の動作を示す波形図、第５
図は、第１図の装置におけるループフィルタ３１の具体
的な構成を示す回路図、第６図は、第１図の装置におけ
るプロセッサの動作を示すフローチャート、第７図は、
ＣＬＶディスクにおけるピックアップの半径位置と回転
数との関係を示すグラフ、第８図は、第１図の装置にお
けるＦ／Ｖ変換回路４の特性を示すグラフ、第９図は、
第１図の装置におけるループフィルタ３１の具体的な構
成の他の例を示す回路ブロック図、第１０図は、同期検
出回路３０の具体的な構成の他の例を示すブロック図、
第１１図は、同期検出回路３０として第１０図の回路を
使用したときの第１図の装置の各ブロック間の接続を示
す図、第１２図は、ＭＵＳＥ信号の波形図、第１３図は
、ＨＤ信号の波形図、第１４図は、フレームパルスの波
形図である。 主要部分の符号の説明 ２・・・・・・スピンドルモータ ９．１１．３４・・・・・・切換スイッチ１０・・・・
・・システムコントローラ２５．３３・・・・・・周波
数弁別回路３０・・・・・同期検出回路 ３１・・・・・・位相比較回路 ３つ・・・・・・ループフィルタ

Claims (2)

【特許請求の範囲】
1. （１）所定レベル点をサンプリング用タイミング信号の
   位相基準点とする第１同期信号と前記第１同期信号のＮ
   （Ｎは自然数）倍の周期をもって発生する第２同期信号
   とが挿入されたサンプル化ビデオ信号を担う記録ディス
   クから信号読取手段によって得られた読取信号中の第１
   及び第２同期信号によって時間軸制御をなすディスクプ
   レーヤの時間軸制御方式であって、指令に応答して前記
   記録ディスクの回転駆動を開始して前記読取信号中の前
   記第２同期信号を検出する第１行程と、前記第１行程に
   おいて前記第２同期信号を検出したとき前記第２同期信
   号の周波数に応じて前記記録ディスクの回転速度を制御
   する第１サーボループをオンにして時間軸制御をなしつ
   つ前記第１サーボループのロックインを検出する第２行
   程と、前記第２行程において前記第１サーボループのロ
   ックインを検出したとき前記第２同期信号と基準信号と
   の位相差に応じて前記記録ディスクの回転速度を制御す
   る第２サーボループをオンにして時間軸制御をなしつつ
   前記位相差が所定値以下になったか否かを検出する第３
   行程と、前記第３行程において前記位相差が所定値以下
   になったことを検出したとき前記読取信号中の第１同期
   信号に基づいて前記記録ディスクの回転速度を制御する
   第３サーボループをオンにして時間軸制御をなす第４行
   程とからなるディスクプレーヤにおける時間軸制御方式
   。
2. （２）前記所定値は、前記第１同期信号の周期の１／２
   に対応する値であることを特徴とする請求項１記載のデ
   ィスクプレーヤにおける時間軸制御方式。