JPH0710113B2 - 位相同期クロツク信号発生装置 - Google Patents
位相同期クロツク信号発生装置Info
- Publication number
- JPH0710113B2 JPH0710113B2 JP60154647A JP15464785A JPH0710113B2 JP H0710113 B2 JPH0710113 B2 JP H0710113B2 JP 60154647 A JP60154647 A JP 60154647A JP 15464785 A JP15464785 A JP 15464785A JP H0710113 B2 JPH0710113 B2 JP H0710113B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- clock signal
- burst
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、映像信号の記録再生装置に関するもので、再
生映像信号に位相同期したクロック信号を得るのに非常
に有用なものである。
生映像信号に位相同期したクロック信号を得るのに非常
に有用なものである。
従来の技術 第３図は、従来のアナログ信号処理によって位相同期ク
ロックを得るものの動作波形図である。第３図において
１は水平同期信号、2,4はクロック信号、３は検出した
バースト信号、５は位相誤差パルス、６は三角波クロッ
ク信号、７はスライスレベル、８は位相同期クロック信
号である。
ロックを得るものの動作波形図である。第３図において
１は水平同期信号、2,4はクロック信号、３は検出した
バースト信号、５は位相誤差パルス、６は三角波クロッ
ク信号、７はスライスレベル、８は位相同期クロック信
号である。
なおクロック信号４はクロック信号２のバースト信号検
出領域付近を拡大したものである。
出領域付近を拡大したものである。
以上のような従来の位相同期クロック信号発生装置にお
いては、再生映像信号から水平同期信号１及びバースト
信号３を検出してこの水平同期信号で位相ロックループ
（以後PLLとする）を制御してクロック信号2,4を得、前
記バースト信号３の立ち上がりと前記PLLから得られた
クロック信号４の立ち上がりの位相差をパルス幅として
検出して位相誤差パルス５としこの位相誤差パルス５の
パルス幅に従ってコンデンサー等をチャージしてあるス
ライスレベル７を設定し、前記クロック信号４から三角
波クロック信号６を得て、この三角波クロック信号６を
前記スライスレベル７でレベル比較することにより前記
バースト信号３の立ち上がりと位相同期した位相同期ク
ロック信号８を得るものである。
いては、再生映像信号から水平同期信号１及びバースト
信号３を検出してこの水平同期信号で位相ロックループ
（以後PLLとする）を制御してクロック信号2,4を得、前
記バースト信号３の立ち上がりと前記PLLから得られた
クロック信号４の立ち上がりの位相差をパルス幅として
検出して位相誤差パルス５としこの位相誤差パルス５の
パルス幅に従ってコンデンサー等をチャージしてあるス
ライスレベル７を設定し、前記クロック信号４から三角
波クロック信号６を得て、この三角波クロック信号６を
前記スライスレベル７でレベル比較することにより前記
バースト信号３の立ち上がりと位相同期した位相同期ク
ロック信号８を得るものである。
また、デジタル信号処理で位相同期クロック信号を得る
ものとして第４図に示すものがある。第４図において、
９は基準クロック信号、10は再生バースト信号、11は位
相同期クロック信号である。
ものとして第４図に示すものがある。第４図において、
９は基準クロック信号、10は再生バースト信号、11は位
相同期クロック信号である。
この従来の位相同期クロック信号発生装置においては、
水晶発振等により基準クロック信号９を得、この基準ク
ロック信号９の1/4の周波数に設定した再生バースト信
号10を標本化する。このバースト信号10の１サイクル
は、丸印で示すX0からX3の４点で標本化され、その標本
値Xiは、再生バースト信号レベルをＡ、直流レベルをB,
X0の標本化位相をθ０とすれば次式で与えられる。
水晶発振等により基準クロック信号９を得、この基準ク
ロック信号９の1/4の周波数に設定した再生バースト信
号10を標本化する。このバースト信号10の１サイクル
は、丸印で示すX0からX3の４点で標本化され、その標本
値Xiは、再生バースト信号レベルをＡ、直流レベルをB,
X0の標本化位相をθ０とすれば次式で与えられる。
X0＝Ｂ＋Asinθ０ X1＝Ｂ＋Acosθ０ X2＝Ｂ−Asinθ０ X3＝Ｂ−Acosθ０ 上式から一標本点おきの差分を求めその比をとれば、標
本化位相θ０が求められる。
本化位相θ０が求められる。
この標本化位相θ０は、基準クロック信号と再生映像信
号の位相差θ０を示し、この標本化位相θ０に対応して
基準クロック信号９を遅延させて位相同期クロック信号
11を得る。
号の位相差θ０を示し、この標本化位相θ０に対応して
基準クロック信号９を遅延させて位相同期クロック信号
11を得る。
発明が解決しようとする問題点 しかしながら第３図の従来例で示す構成では、クロック
信号を位相シフトするのに複雑なアナログ回路や精度良
い調整を必要とし、部品のばらつきやレベル設定するコ
ンデンサーのリーク等でスライスレベル７が変動した
り、アナログ信号処理であるためにスライドレベル７の
設定を精度良く行なえずこの構成によって得られる位相
同期クロック信号を記録再生装置のタイムベースコレク
ター（以下TBCとする）の制御クロック信号として用い
ても再生映像信号の時間軸変動成分を完全に除去するこ
とは難しいという問題がある。
信号を位相シフトするのに複雑なアナログ回路や精度良
い調整を必要とし、部品のばらつきやレベル設定するコ
ンデンサーのリーク等でスライスレベル７が変動した
り、アナログ信号処理であるためにスライドレベル７の
設定を精度良く行なえずこの構成によって得られる位相
同期クロック信号を記録再生装置のタイムベースコレク
ター（以下TBCとする）の制御クロック信号として用い
ても再生映像信号の時間軸変動成分を完全に除去するこ
とは難しいという問題がある。
また、第４図に示す従来例の構成では、位相差θ０を検
出するのに加減算器及び逆正接を算出する演算回路を必
要としTBCの書き込みクロック信号としてこの構成によ
って得られる位相同期クロック信号を用いるためには、
少なくとも、再生映像信号のバースト信号位置から水平
ブランキング終了位置までの期間内で複雑な位相演算を
完了しなくてはならないため非常に高速の演算素子を必
要とする。さらにTBCの読み出しクロック信号としてこ
の構成により位相同期クロック信号を用いれば高速の演
算素子を必要としないが、TBCの映像出力信号のデータ
列は、再生映像信号の時間軸変動成分を持つ標本化列で
単に信号処理クロック信号が位相変調を受けただけであ
るのでTBCの次段で映像処理することは困難であり、TBC
の次段で映像処理するためには、前記位相変調を受けた
クロック信号で前記データ列をA/D変換器を介してアナ
ログ信号に変換して時間軸変動成分を除去したのち、基
準クロック信号でA/D変換器を介して標本化する複雑な
処理が必要であり、再生映像信号の画質を劣化させる原
因となる。
出するのに加減算器及び逆正接を算出する演算回路を必
要としTBCの書き込みクロック信号としてこの構成によ
って得られる位相同期クロック信号を用いるためには、
少なくとも、再生映像信号のバースト信号位置から水平
ブランキング終了位置までの期間内で複雑な位相演算を
完了しなくてはならないため非常に高速の演算素子を必
要とする。さらにTBCの読み出しクロック信号としてこ
の構成により位相同期クロック信号を用いれば高速の演
算素子を必要としないが、TBCの映像出力信号のデータ
列は、再生映像信号の時間軸変動成分を持つ標本化列で
単に信号処理クロック信号が位相変調を受けただけであ
るのでTBCの次段で映像処理することは困難であり、TBC
の次段で映像処理するためには、前記位相変調を受けた
クロック信号で前記データ列をA/D変換器を介してアナ
ログ信号に変換して時間軸変動成分を除去したのち、基
準クロック信号でA/D変換器を介して標本化する複雑な
処理が必要であり、再生映像信号の画質を劣化させる原
因となる。
本発明はかかる点に鑑み構成回路規模が小さく高速追従
が可能で高安定度，高信頼性の位相同期クロック信号発
生装置を提供することを目的とする。
が可能で高安定度，高信頼性の位相同期クロック信号発
生装置を提供することを目的とする。
問題点を解決するための手段 本発明は、再生映像信号からバースト信号のゼロクロス
点を検出しこのバースト信号のｍ×ｎ倍の周波数
０（０＝ｍ×ｎＢ）で発振する発振器からクロック
信号０を得て、1/m分周器によりこのクロック信号
０を前記検出したバースト信号の第１のゼロクロス点を
示す第１のタイミング信号SB1に同期して1/mに分周して
クロック信号Ｓ（Ｓ＝ｎＢ）を得、このクロック
信号Ｓを順次遅延させて２π/mlづつ位相の異なるｌ
個のクロック信号Si（ｉ＝１〜ｌ）を得て、前記検出
したバースト信号の第２のゼロクロス点を示す第２のタ
イミング信号SB2とこのｌ個のクロック信号Siの位相
をそれぞれ比較して最も近い位相のクロック信号Siを
選択するための位相検出信号を生成し、この同位相検出
信号に対応した前記ｌ個のクロック信号Siの一つを選
び位相同期クロック信号とする位相同期クロック信号発
生装置である。
点を検出しこのバースト信号のｍ×ｎ倍の周波数
０（０＝ｍ×ｎＢ）で発振する発振器からクロック
信号０を得て、1/m分周器によりこのクロック信号
０を前記検出したバースト信号の第１のゼロクロス点を
示す第１のタイミング信号SB1に同期して1/mに分周して
クロック信号Ｓ（Ｓ＝ｎＢ）を得、このクロック
信号Ｓを順次遅延させて２π/mlづつ位相の異なるｌ
個のクロック信号Si（ｉ＝１〜ｌ）を得て、前記検出
したバースト信号の第２のゼロクロス点を示す第２のタ
イミング信号SB2とこのｌ個のクロック信号Siの位相
をそれぞれ比較して最も近い位相のクロック信号Siを
選択するための位相検出信号を生成し、この同位相検出
信号に対応した前記ｌ個のクロック信号Siの一つを選
び位相同期クロック信号とする位相同期クロック信号発
生装置である。
作用 本発明は、前記した構成により前記1/m分周器の分周に
より前記バースト信号と前記クロック信号Ｓの位相差
を、このクロック信号の２π/m位相内に追い込み、さら
にこのクロック信号を順次遅延して得られたｌ個の遅延
したクロック信号とバースト信号との位相検出及びクロ
ック信号選択により位相誤差範囲２π/lm以内の位相同
期クロック信号を得るものである。
より前記バースト信号と前記クロック信号Ｓの位相差
を、このクロック信号の２π/m位相内に追い込み、さら
にこのクロック信号を順次遅延して得られたｌ個の遅延
したクロック信号とバースト信号との位相検出及びクロ
ック信号選択により位相誤差範囲２π/lm以内の位相同
期クロック信号を得るものである。
実 施 例 第１図は本発明の位相同期クロック信号発生装置の一実
施例を示すブロック図で、第２図はその動作波形図であ
る。本実施例においては、ｍ＝ｎ＝ｌ＝４とした場合に
ついて説明する。第２図において20はバンドパスフィル
タ（以後BPF）で帯域制限した映像信号のバースト信号
Ｂ、21はバースト信号ゲートパルス、22,23はバース
ト信号20の平均値とレベル比較してゼロクロス点を検出
した検出バースト信号SB（バースト信号SB23はバースト
信号SB22の立ち上がり部分を拡大したもの）、24はクロ
ック信号０、25はSB23の第１波の立ち上がりを024
でラッチして一周期長にした第１のタイミング信号
SB1、26はSB23の第２波の立ち上がりでLoからHiの立ち
上がり所定のパルス幅の第２のタイミング信号SB2、27
はクロック信号024をSB125でリセットして1/4に分周
したクロック信号Ｓ、28,29,30,31はS27をそれぞれ
所定遅延時間だけ遅延させた２π/16ずつ位相の異なる
クロック信号S1,S2,S3,S4、32,33,34,35はSB22
6とS128,S229,S330,S431のそれぞれの論理積を
とった位相検出パルスSP1,SP2,SP3,SP4、36,37,38,39は
SP132,SP233,SP334,SP435でフリップフロップ（以後F.
F）をそれぞれセットして得られる位相検出信号SD1,
SD2,SD3,SD4、40は位相周期クロック信号である。
施例を示すブロック図で、第２図はその動作波形図であ
る。本実施例においては、ｍ＝ｎ＝ｌ＝４とした場合に
ついて説明する。第２図において20はバンドパスフィル
タ（以後BPF）で帯域制限した映像信号のバースト信号
Ｂ、21はバースト信号ゲートパルス、22,23はバース
ト信号20の平均値とレベル比較してゼロクロス点を検出
した検出バースト信号SB（バースト信号SB23はバースト
信号SB22の立ち上がり部分を拡大したもの）、24はクロ
ック信号０、25はSB23の第１波の立ち上がりを024
でラッチして一周期長にした第１のタイミング信号
SB1、26はSB23の第２波の立ち上がりでLoからHiの立ち
上がり所定のパルス幅の第２のタイミング信号SB2、27
はクロック信号024をSB125でリセットして1/4に分周
したクロック信号Ｓ、28,29,30,31はS27をそれぞれ
所定遅延時間だけ遅延させた２π/16ずつ位相の異なる
クロック信号S1,S2,S3,S4、32,33,34,35はSB22
6とS128,S229,S330,S431のそれぞれの論理積を
とった位相検出パルスSP1,SP2,SP3,SP4、36,37,38,39は
SP132,SP233,SP334,SP435でフリップフロップ（以後F.
F）をそれぞれセットして得られる位相検出信号SD1,
SD2,SD3,SD4、40は位相周期クロック信号である。
以上のように構成された本実施例の位相同期クロック信
号発生装置について、以下その動作を説明する。
号発生装置について、以下その動作を説明する。
入力映像信号は入力端子からBPF12及び同期信号分離器1
8に入力する。前記同期信号分離器18では、水平同期信
号を分離してPLL19に水平同期信号Ｈを、バースト信
号検出器にバースト信号ゲートパルス21を出力する。前
記PLL19では前記水平同期信号Ｈに同期したクロック
信号024を発生させ1/4分周器14及び前記バースト信号
検出器13に出力する。前記バースト信号検出器13では第
２図に示すように、同期バースト信号ゲートパルス21が
Hiの区間で、前記BPF12から出力するバースト信号fB20
のゼロクロス点を検出して検出バースト信号SB22を発生
させる。検出バースト信号SB23はこの検出バースト信号
SB22の立ち上がり部分だけを拡大したものである。この
検出バースト信号SB23の第１波の立ち上がりをクロック
信号f024でラッチしてこのクロックの一周期長のパルス
幅で与えられる第１のタイミング信号SB125、及びこの
検出バースト信号SB23の第２波の立ち上がりでLoからHi
に立ち上がり所定のパルス幅で与えられる第２のタイミ
ング信号SB126を得る。1/4分周器14では、前記クロック
信号024を前記第１のタイミング信号SB125でリセット
して1/4に分周して検出バースト信号SB23に位相誤差２
π/4以内のクロック信号S27を得て遅延器15に出力す
る。前記遅延器15では、前記クロック信号S27を順次
遅延させこの遅延出力からそれぞれ２π/16ずつの位相
差を持つ４個のクロック信号S128,S229,S330,
S431を得て２π/16位相検出器16及びクロック信号選択
器17に出力する。前記２π/16位相検出器16では、前記
クロック信号S128,S229,S330,S431と第２のタ
イミング信号SB226との論理積をそれぞれとって位相検
出パルスSP132,SP233,SP334,SP435としこの位相検出パ
ルスでF.Fをセットしてその出力から位相検出信号SD13
6,SD237,SD338,SD439を得る。第２のタイミング信号SB2
26が遅延したクロック信号Siよりも遅れていれば位相
検収パルスSPiにパルスがでてF.Fをセットし、進んでい
ればパルスがでないためF.Fをセットしない。これら位
相検出信号の前記セットするタイミングより後の信号を
一水平走査期間内保持し前記クロック信号選択器17に出
力する。前記クロック信号選択器17では、前記位相検出
信号SD136,SD237,SD338,SD439のレベルがSD136からSD43
9に向けてHiからLoレベルになる変化点の位相検出信号
に対応するクロック信号を前記クロック信号S128,
S229,S330,S431の中から一つ選択し位相同期クロッ
ク信号S040として出力端子に出力する。例えば前記位
相信号検出信号SD136,SD237,SD338,SD439のレベルがそ
れぞれHi,Hi,Lo,Loであればレベル変化点であるSD237に
対応するクロック信号S229を位相同期クロック信号
S040として出力する。
8に入力する。前記同期信号分離器18では、水平同期信
号を分離してPLL19に水平同期信号Ｈを、バースト信
号検出器にバースト信号ゲートパルス21を出力する。前
記PLL19では前記水平同期信号Ｈに同期したクロック
信号024を発生させ1/4分周器14及び前記バースト信号
検出器13に出力する。前記バースト信号検出器13では第
２図に示すように、同期バースト信号ゲートパルス21が
Hiの区間で、前記BPF12から出力するバースト信号fB20
のゼロクロス点を検出して検出バースト信号SB22を発生
させる。検出バースト信号SB23はこの検出バースト信号
SB22の立ち上がり部分だけを拡大したものである。この
検出バースト信号SB23の第１波の立ち上がりをクロック
信号f024でラッチしてこのクロックの一周期長のパルス
幅で与えられる第１のタイミング信号SB125、及びこの
検出バースト信号SB23の第２波の立ち上がりでLoからHi
に立ち上がり所定のパルス幅で与えられる第２のタイミ
ング信号SB126を得る。1/4分周器14では、前記クロック
信号024を前記第１のタイミング信号SB125でリセット
して1/4に分周して検出バースト信号SB23に位相誤差２
π/4以内のクロック信号S27を得て遅延器15に出力す
る。前記遅延器15では、前記クロック信号S27を順次
遅延させこの遅延出力からそれぞれ２π/16ずつの位相
差を持つ４個のクロック信号S128,S229,S330,
S431を得て２π/16位相検出器16及びクロック信号選択
器17に出力する。前記２π/16位相検出器16では、前記
クロック信号S128,S229,S330,S431と第２のタ
イミング信号SB226との論理積をそれぞれとって位相検
出パルスSP132,SP233,SP334,SP435としこの位相検出パ
ルスでF.Fをセットしてその出力から位相検出信号SD13
6,SD237,SD338,SD439を得る。第２のタイミング信号SB2
26が遅延したクロック信号Siよりも遅れていれば位相
検収パルスSPiにパルスがでてF.Fをセットし、進んでい
ればパルスがでないためF.Fをセットしない。これら位
相検出信号の前記セットするタイミングより後の信号を
一水平走査期間内保持し前記クロック信号選択器17に出
力する。前記クロック信号選択器17では、前記位相検出
信号SD136,SD237,SD338,SD439のレベルがSD136からSD43
9に向けてHiからLoレベルになる変化点の位相検出信号
に対応するクロック信号を前記クロック信号S128,
S229,S330,S431の中から一つ選択し位相同期クロッ
ク信号S040として出力端子に出力する。例えば前記位
相信号検出信号SD136,SD237,SD338,SD439のレベルがそ
れぞれHi,Hi,Lo,Loであればレベル変化点であるSD237に
対応するクロック信号S229を位相同期クロック信号
S040として出力する。
以上のように本実施例によればクロック信号Ｓの４倍
の周波数のクロック信号０と1/4の周波数のバースト
信号Ｂからクロック信号０をバースト信号fBのゼロ
クロス点にほぼ位相同期させて1/4に分周することによ
ってクロック信号Ｓとバースト信号Ｂの位相誤差を
クロック信号fSの２π/4位相差以内に追い込み、さらに
バースト信号fSのゼロクロス点と遅延した４個のクロッ
ク信号S1〜S4の位相をそれぞれ検出して、最も近い
位相のクロック信号を選択することによって前記２π/4
位相内の位相誤差を位相誤差２π/16範囲の精度で追い
込む構成になっているため位相同期を分周器と少ないタ
ップ数の遅延器等から成る極めて簡単で、複雑な演算を
必要としない回路構成で実現することができるので高速
追従が可能であり、また、ディジタル信号処理であるの
でコンデンサのリークによるスライスレベルの変動によ
る位相誤差の発生がないので高精度で安定度の良い位相
同期クロック信号を得ることができる。またバースト信
号検出において狭帯域B.P.Fを介して検出しているので
バースト信号のS/Nを改善し、このバースト信号のゼロ
クロス点を精度良く検出することができる。
の周波数のクロック信号０と1/4の周波数のバースト
信号Ｂからクロック信号０をバースト信号fBのゼロ
クロス点にほぼ位相同期させて1/4に分周することによ
ってクロック信号Ｓとバースト信号Ｂの位相誤差を
クロック信号fSの２π/4位相差以内に追い込み、さらに
バースト信号fSのゼロクロス点と遅延した４個のクロッ
ク信号S1〜S4の位相をそれぞれ検出して、最も近い
位相のクロック信号を選択することによって前記２π/4
位相内の位相誤差を位相誤差２π/16範囲の精度で追い
込む構成になっているため位相同期を分周器と少ないタ
ップ数の遅延器等から成る極めて簡単で、複雑な演算を
必要としない回路構成で実現することができるので高速
追従が可能であり、また、ディジタル信号処理であるの
でコンデンサのリークによるスライスレベルの変動によ
る位相誤差の発生がないので高精度で安定度の良い位相
同期クロック信号を得ることができる。またバースト信
号検出において狭帯域B.P.Fを介して検出しているので
バースト信号のS/Nを改善し、このバースト信号のゼロ
クロス点を精度良く検出することができる。
なお、本実施例では、第２のタイミング信号SB226と４
個のクロック信号Siとのそれぞれの論理積をとり位相
検出パルスSPiとしこの位相検出パルスSPiでF.Fをセッ
トして位相検出信号としたが、前記第２のタイミング信
号SB226で前記４個のクロック信号Siをそれぞれラッ
チして位相検出信号SDiとしても良い。
個のクロック信号Siとのそれぞれの論理積をとり位相
検出パルスSPiとしこの位相検出パルスSPiでF.Fをセッ
トして位相検出信号としたが、前記第２のタイミング信
号SB226で前記４個のクロック信号Siをそれぞれラッ
チして位相検出信号SDiとしても良い。
また、本実施例においてクロック信号０を、PLLによ
り水平同期信号に位相同期したものとしたが、映像信号
の時間軸変動成分が、比較的低い周波数成分だけであれ
ば水晶発振器等で発生させた固定クロック信号、また
は、外部基準同期信号に位相同期したクロック信号でも
よい。
り水平同期信号に位相同期したものとしたが、映像信号
の時間軸変動成分が、比較的低い周波数成分だけであれ
ば水晶発振器等で発生させた固定クロック信号、また
は、外部基準同期信号に位相同期したクロック信号でも
よい。
また、第１図の２π/16位相検出器16において第２のタ
イミング信号SB2と遅延したクロック信号Siの位相比
較によって位相検出信号SDiを得ているが、バースト信
号のゼロクロス点の第２波の立ち上がり、第３波の立ち
上がり、……を示す第２のタイミング信号、第３のタイ
ミング信号、……を発生させ、それぞれと遅延クロック
信号Siとの位相比較結果を平均化したものを位相検出
信号SDiとすれば、入力信号に重畳したノイズの影響を
少なくしさらに高精度に位相同期した位相同期クロック
信号を得ることができる。
イミング信号SB2と遅延したクロック信号Siの位相比
較によって位相検出信号SDiを得ているが、バースト信
号のゼロクロス点の第２波の立ち上がり、第３波の立ち
上がり、……を示す第２のタイミング信号、第３のタイ
ミング信号、……を発生させ、それぞれと遅延クロック
信号Siとの位相比較結果を平均化したものを位相検出
信号SDiとすれば、入力信号に重畳したノイズの影響を
少なくしさらに高精度に位相同期した位相同期クロック
信号を得ることができる。
発明の効果 以上説明したように、本発明によれば、クロック信号
０をバースト信号に同期させて1/mに分周してこの分周
により得るクロック信号Ｓとバースト信号との位相誤
差範囲を２π/m位相内に追い込み２π/m位相内の位相誤
差は、クロック信号Ｓを順次遅延させて２π/lm位相
ずつ位相の異なるｌ個のクロック信号S1〜Slを得て
このクロック信号S1〜Slをバースト信号と位相比較
して最も近い位相のクロック信号Siを選択することに
よって２π/lm位相の精度で位相同期クロック信号S0
を得ることができる。したがって、位相検出範囲は２π
/m位相内だけで良いため簡単な回路構成で規模も小さく
高速追従が可能であるため高速の演算素子がなくても映
像信号の水平ブランキング期間内で位相同期クロック信
号の選択までを完了することができ、TBCの書き込みク
ロックとして位相同期クロック信号を用いるのに都合が
良い。また、ディジタル信号処理であるため回路の調整
も不必要で、しかも２π/lm位相の精度で位相同期させ
ることができ安定度の高い高信頼性の位相同期クロック
信号発生装置を提供することができ、その実用的効果は
非常に大きい。
０をバースト信号に同期させて1/mに分周してこの分周
により得るクロック信号Ｓとバースト信号との位相誤
差範囲を２π/m位相内に追い込み２π/m位相内の位相誤
差は、クロック信号Ｓを順次遅延させて２π/lm位相
ずつ位相の異なるｌ個のクロック信号S1〜Slを得て
このクロック信号S1〜Slをバースト信号と位相比較
して最も近い位相のクロック信号Siを選択することに
よって２π/lm位相の精度で位相同期クロック信号S0
を得ることができる。したがって、位相検出範囲は２π
/m位相内だけで良いため簡単な回路構成で規模も小さく
高速追従が可能であるため高速の演算素子がなくても映
像信号の水平ブランキング期間内で位相同期クロック信
号の選択までを完了することができ、TBCの書き込みク
ロックとして位相同期クロック信号を用いるのに都合が
良い。また、ディジタル信号処理であるため回路の調整
も不必要で、しかも２π/lm位相の精度で位相同期させ
ることができ安定度の高い高信頼性の位相同期クロック
信号発生装置を提供することができ、その実用的効果は
非常に大きい。
第１図は、本発明における一実施例の位相同期クロック
信号発生装置のブロック図、第２図は、同実施例の動作
波形図、第３図は、従来のアナログ信号処理による位相
同期クロック信号発生装置の動作波形図、第４図は、従
来のデジタル信号処理による位相同期クロック信号発生
装置の動作波形図である。 12……BPF、13……バースト信号検出器、14……1/4分周
器、15……遅延器、16……２π/16位相検出器、17……
クロック信号選択器。
信号発生装置のブロック図、第２図は、同実施例の動作
波形図、第３図は、従来のアナログ信号処理による位相
同期クロック信号発生装置の動作波形図、第４図は、従
来のデジタル信号処理による位相同期クロック信号発生
装置の動作波形図である。 12……BPF、13……バースト信号検出器、14……1/4分周
器、15……遅延器、16……２π/16位相検出器、17……
クロック信号選択器。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 平塚 才知雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 粟本 繁 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (1)
- 【請求項１】映像信号からバースト信号fBのゼロクロス
点を検出するバースト信号検出器と、前記バースト信号
のｍ×ｎ倍の周波数f0（f0＝ｍ・nfB）で発振する発振
器と、前記発振器から得られるクロック信号f0を前記バ
ースト信号検出器から得られるバースト信号の第１のゼ
ロクロス点を示す第１のタイミング信号SB1に同期して1
/mに分周する1/m分周器と、前記1/m分周器から得られる
クロック信号fS（fS＝nfB）を順次遅延させてこれらの
遅延出力から２π/lmづつ位相の異なる少なくとも１個
のクロック信号fSi（ｉ＝１−ｌ）を得る遅延器と、前
記バースト信号検出器から得られるバースト信号の第２
のゼロクロス点を示す第２のタイミング信号SB2と前記
遅延器から得られる１個のクロック信号fSiの位相をそ
れぞれ比較して、前記第２のタイミング信号SB2と同位
相のクロック信号を選択するための位相検出信号を生成
し、一水平走査期間内保持する２π/lm位相検出器と、
この２π/lm位相検出器から得られる位相検出信号にし
たがって前記ｌ個のクロック信号fSiのうち一つを選ぶ
クロック信号選択器とを少なくとも備えた位相同期クロ
ック発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60154647A JPH0710113B2 (ja) | 1985-07-12 | 1985-07-12 | 位相同期クロツク信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60154647A JPH0710113B2 (ja) | 1985-07-12 | 1985-07-12 | 位相同期クロツク信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6215998A JPS6215998A (ja) | 1987-01-24 |
| JPH0710113B2 true JPH0710113B2 (ja) | 1995-02-01 |
Family
ID=15588797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60154647A Expired - Lifetime JPH0710113B2 (ja) | 1985-07-12 | 1985-07-12 | 位相同期クロツク信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0710113B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02162983A (ja) * | 1988-12-16 | 1990-06-22 | Mitsubishi Electric Corp | 時間軸補正装置 |
-
1985
- 1985-07-12 JP JP60154647A patent/JPH0710113B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6215998A (ja) | 1987-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2718311B2 (ja) | 時間軸補正装置 | |
| JP3088233B2 (ja) | 再生クロック生成回路 | |
| JPS6277792A (ja) | テレビジョン信号処理装置 | |
| JPS6277770A (ja) | ビデオ信号のサンプリングクロツク発生回路 | |
| EP0409548B1 (en) | Tracking error detection system | |
| KR100221438B1 (ko) | 동기 클록 발생 회로 | |
| JPH0486082A (ja) | 時間軸補正装置 | |
| JP2000230947A (ja) | デジタル位相制御ループにおける周波数検出方法 | |
| JPH0548037B2 (ja) | ||
| US4841379A (en) | Time-base error correction apparatus for video tape or disk player | |
| JPH0710113B2 (ja) | 位相同期クロツク信号発生装置 | |
| JP2656288B2 (ja) | 位相検波回路 | |
| KR940007998B1 (ko) | 시간축 보정 장치의 기록 클럭 발생 회로 | |
| JP2800305B2 (ja) | クロック発生回路 | |
| JP2660442B2 (ja) | ディジタル式基準クロック発生回路 | |
| JP2863161B2 (ja) | 位相同期クロック信号発生装置 | |
| JP3123612B2 (ja) | 時間軸補正装置 | |
| JPS6174464A (ja) | 垂直同期信号作成回路 | |
| JPS61214868A (ja) | Ｐｌｌ回路 | |
| JPS5855718B2 (ja) | 時間軸補正装置 | |
| JP2533368B2 (ja) | クロック発生回路 | |
| SU622148A1 (ru) | Устройство выделени информации из частотно-модулированного сигнала | |
| JPS63220472A (ja) | ディスク記録情報再生装置における位相同期回路 | |
| JP2600668B2 (ja) | クロツク再生回路 | |
| JPS63116521A (ja) | 周波数−電圧変換器 |