JP3088233B2 - 再生クロック生成回路 - Google Patents
再生クロック生成回路Info
- Publication number
- JP3088233B2 JP3088233B2 JP06017091A JP1709194A JP3088233B2 JP 3088233 B2 JP3088233 B2 JP 3088233B2 JP 06017091 A JP06017091 A JP 06017091A JP 1709194 A JP1709194 A JP 1709194A JP 3088233 B2 JP3088233 B2 JP 3088233B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- phase
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 238000001514 detection method Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 11
- 230000007423 decrease Effects 0.000 description 4
- 230000032683 aging Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
- G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
- G11B20/1258—Formatting, e.g. arrangement of data block or words on the record carriers on discs where blocks are arranged within multiple radial zones, e.g. Zone Bit Recording or Constant Density Recording discs, MCAV discs, MCLV discs
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は再生クロック生成回路に
関し、特にＣＷＬ−ＣＡＶ方式のディスク記録再生装置
に適用する再生クロック生成回路に関する。
関し、特にＣＷＬ−ＣＡＶ方式のディスク記録再生装置
に適用する再生クロック生成回路に関する。
【０００２】
【従来の技術】ディスク記録再生装置におけるデータ記
録方式としては、ディスクの回転速度を一定に保って記
録するＣＡＶ（Ｃｏｎｓｔａｎｔ Ａｎｇｕｌａｒ Ｖ
ｅｌｏｃｉｔｙ）方式や、トラックの線速度を一定に保
って記録するＣＬＶ（Ｃｏｎｓｔａｎｔ Ｌｉｎｅａｒ
Ｖｅｌｏｃｉｔｙ）方式、およびディスクの回転速度
を一定に保ちつつ、一定の記録波長で記録するＣＷＬ
（Ｃｏｎｓｔａｎｔ Ｗａｖｅ Ｌｅｎｇｔｈ）−ＣＡ
Ｖ（Ｃｏｎｓｔａｎｔ Ａｎｇｕｌａｒ Ｖｅｌｏｃｉ
ｔｙ）方式等がある。
録方式としては、ディスクの回転速度を一定に保って記
録するＣＡＶ（Ｃｏｎｓｔａｎｔ Ａｎｇｕｌａｒ Ｖ
ｅｌｏｃｉｔｙ）方式や、トラックの線速度を一定に保
って記録するＣＬＶ（Ｃｏｎｓｔａｎｔ Ｌｉｎｅａｒ
Ｖｅｌｏｃｉｔｙ）方式、およびディスクの回転速度
を一定に保ちつつ、一定の記録波長で記録するＣＷＬ
（Ｃｏｎｓｔａｎｔ Ｗａｖｅ Ｌｅｎｇｔｈ）−ＣＡ
Ｖ（Ｃｏｎｓｔａｎｔ Ａｎｇｕｌａｒ Ｖｅｌｏｃｉ
ｔｙ）方式等がある。
【０００３】ＣＡＶ方式は、高速サーチおよび回転制御
が容易である反面、ディスクの外周側へいくにつれてト
ラックの線速度が速くなるので、記録密度が低下し高密
度記録に適していないという欠点がある。ＣＬＶ方式
は、全トラックの記録密度を一定にできるので高密度記
録が可能である反面、再生時にトラックをサーチすると
き、瞬時に所定の回転に制御することが困難であるとい
う欠点がある。ＣＷＬ−ＣＡＶ方式は、このような欠点
を解消する方式であり、ディスクの回転速度を一定に保
ちつつ、ディスクの外周側にいくにつれて記録クロック
周波数を高くして、一定の記録密度で記録するので、高
速サーチおよび高密度記録が可能である。
が容易である反面、ディスクの外周側へいくにつれてト
ラックの線速度が速くなるので、記録密度が低下し高密
度記録に適していないという欠点がある。ＣＬＶ方式
は、全トラックの記録密度を一定にできるので高密度記
録が可能である反面、再生時にトラックをサーチすると
き、瞬時に所定の回転に制御することが困難であるとい
う欠点がある。ＣＷＬ−ＣＡＶ方式は、このような欠点
を解消する方式であり、ディスクの回転速度を一定に保
ちつつ、ディスクの外周側にいくにつれて記録クロック
周波数を高くして、一定の記録密度で記録するので、高
速サーチおよび高密度記録が可能である。
【０００４】一般に、ＣＷＬ−ＣＡＶ方式のディスク記
録再生装置では、記録ヘッドの位置、すなわち、ディス
クの中心から記録ヘッドまでの距離を検出し、この記録
ヘッドの位置に応じて記録クロック周波数を変化させて
記録している。なお、ヘッド位置の検出方法には、ヘッ
ド位置を機械的に読取って検出する方法や、トラック毎
にトラックアドレスを予めディスクに記録させておき、
このトラックアドレスを読出して検出する方法等があ
る。また、ヘッド位置に応じて直線的にクロック周波数
を変化させれば記録密度を均一にできるが、実用上、複
数のトラック毎に所定の周波数ステップで段階的にクロ
ック周波数を変化させている。（以降、所定の周波数ス
テップに対応するトラック部分をクロックブロックと称
する。）ところで、ＣＷＬ−ＣＡＶ方式のディスク記録
再生装置において再生データを復調する場合、再生デー
タに同期した再生クロックを生成する必要があり、この
ため、従来は、例えば、図３に示すような再生クロック
生成回路を使用している。この再生クロック生成回路
は、ヘッド位置情報Ｄｈおよび再生データＤｉを受け
て、再生データＤｉに同期した再生クロック信号Ｓｏを
生成する。
録再生装置では、記録ヘッドの位置、すなわち、ディス
クの中心から記録ヘッドまでの距離を検出し、この記録
ヘッドの位置に応じて記録クロック周波数を変化させて
記録している。なお、ヘッド位置の検出方法には、ヘッ
ド位置を機械的に読取って検出する方法や、トラック毎
にトラックアドレスを予めディスクに記録させておき、
このトラックアドレスを読出して検出する方法等があ
る。また、ヘッド位置に応じて直線的にクロック周波数
を変化させれば記録密度を均一にできるが、実用上、複
数のトラック毎に所定の周波数ステップで段階的にクロ
ック周波数を変化させている。（以降、所定の周波数ス
テップに対応するトラック部分をクロックブロックと称
する。）ところで、ＣＷＬ−ＣＡＶ方式のディスク記録
再生装置において再生データを復調する場合、再生デー
タに同期した再生クロックを生成する必要があり、この
ため、従来は、例えば、図３に示すような再生クロック
生成回路を使用している。この再生クロック生成回路
は、ヘッド位置情報Ｄｈおよび再生データＤｉを受け
て、再生データＤｉに同期した再生クロック信号Ｓｏを
生成する。
【０００５】ここで、ヘッド位置情報Ｄｈは、ディスク
の中心からヘッドまでの距離を示す情報である。また、
位相比較器３１とループフィルタ３２と電圧制御発振器
３３とにより周知の位相同期ループ（ＰＬＬ）を構成し
ている。更に、短時間に引込み同期させるために、オフ
セット電圧発生器３４および重畳回路３５を設けてい
る。
の中心からヘッドまでの距離を示す情報である。また、
位相比較器３１とループフィルタ３２と電圧制御発振器
３３とにより周知の位相同期ループ（ＰＬＬ）を構成し
ている。更に、短時間に引込み同期させるために、オフ
セット電圧発生器３４および重畳回路３５を設けてい
る。
【０００６】オフセット電圧発生器３４は、ヘッド位置
情報Ｄｈに応じて所定のオフセット電圧Ｖｏを発生す
る。重畳回路３５は、ループフィルタ３２が出力する制
御電圧Ｖ１にオフセット電圧Ｖｏを重畳し、制御電圧Ｖ
２として電圧制御発振器３３へ供給する。電圧制御発振
器３３は制御電圧Ｖ２に応じて発振して、再生クロック
信号Ｓｏを出力する。
情報Ｄｈに応じて所定のオフセット電圧Ｖｏを発生す
る。重畳回路３５は、ループフィルタ３２が出力する制
御電圧Ｖ１にオフセット電圧Ｖｏを重畳し、制御電圧Ｖ
２として電圧制御発振器３３へ供給する。電圧制御発振
器３３は制御電圧Ｖ２に応じて発振して、再生クロック
信号Ｓｏを出力する。
【０００７】
【発明が解決しようとする課題】上述した従来の再生ク
ロック生成回路は、ヘッド位置に応じて電圧制御発振器
の制御電圧をシフトさせ、位相同期ループの中心周波数
を変化させることにより、クロック周波数の変化に対し
て短時間に引込み同期させるようにしている。しかし、
電圧制御発振器の特性は温度変化や経年変化等によって
変動し、また、この変動を抑えることは困難であるの
で、当初最適状態に調整してあっても、やがて特性が変
動して引込み時間が長くなり、誤同期する可能性が高く
なるという問題点を有している。
ロック生成回路は、ヘッド位置に応じて電圧制御発振器
の制御電圧をシフトさせ、位相同期ループの中心周波数
を変化させることにより、クロック周波数の変化に対し
て短時間に引込み同期させるようにしている。しかし、
電圧制御発振器の特性は温度変化や経年変化等によって
変動し、また、この変動を抑えることは困難であるの
で、当初最適状態に調整してあっても、やがて特性が変
動して引込み時間が長くなり、誤同期する可能性が高く
なるという問題点を有している。
【０００８】本発明の目的は、温度変化や経時変化に対
して安定に動作し、短時間に確実に引込み動作する再生
クロック生成回路を提供することにある。
して安定に動作し、短時間に確実に引込み動作する再生
クロック生成回路を提供することにある。
【０００９】
【課題を解決するための手段】本発明の再生クロック生
成回路は、ヘッドによってディスクから読出された再生
データおよび前記ディスク上を径方向に移動する前記ヘ
ッドの位置を示すヘッド位置情報を受けて前記再生デー
タに同期した再生クロック信号を生成する再生クロック
生成回路において、前記ヘッド位置情報に応じて所定の
周波数ステップで周波数が変化する第１の信号を出力す
る第１の位相同期ループと、前記再生データおよび前記
第１の信号を受けて前記再生クロック信号を出力する第
２の位相同期ループとを備える。
成回路は、ヘッドによってディスクから読出された再生
データおよび前記ディスク上を径方向に移動する前記ヘ
ッドの位置を示すヘッド位置情報を受けて前記再生デー
タに同期した再生クロック信号を生成する再生クロック
生成回路において、前記ヘッド位置情報に応じて所定の
周波数ステップで周波数が変化する第１の信号を出力す
る第１の位相同期ループと、前記再生データおよび前記
第１の信号を受けて前記再生クロック信号を出力する第
２の位相同期ループとを備える。
【００１０】また、前記第１の位相同期ループは、前記
第１の信号を出力する第１の電圧制御発振器と、前記ヘ
ッド位置情報に応じて分周数を可変して前記第１の信号
を分周する可変分周器と、前記所定の周波数ステップに
等しい周波数の基準信号を出力する基準発振器と、前記
可変分周器の出力信号および前記基準信号を受けて位相
差を検出する第１の位相比較器と、この第１の位相比較
器と前記第１の電圧制御発振器との間に設けられる第１
のループフィルタとを有し、前記第２の位相同期ループ
は、第２の信号を出力する第２の電圧制御発振器と、前
記第２の信号を前記第１の信号により周波数変換して前
記再生クロック信号として出力するミキサと、前記再生
データおよび前記ミキサからの前記再生クロック信号を
受けて位相差を検出する第２の位相比較器と、この第２
の位相比較器と前記第２の電圧制御発振器との間に設け
られる第２のループフィルタとを有している。
第１の信号を出力する第１の電圧制御発振器と、前記ヘ
ッド位置情報に応じて分周数を可変して前記第１の信号
を分周する可変分周器と、前記所定の周波数ステップに
等しい周波数の基準信号を出力する基準発振器と、前記
可変分周器の出力信号および前記基準信号を受けて位相
差を検出する第１の位相比較器と、この第１の位相比較
器と前記第１の電圧制御発振器との間に設けられる第１
のループフィルタとを有し、前記第２の位相同期ループ
は、第２の信号を出力する第２の電圧制御発振器と、前
記第２の信号を前記第１の信号により周波数変換して前
記再生クロック信号として出力するミキサと、前記再生
データおよび前記ミキサからの前記再生クロック信号を
受けて位相差を検出する第２の位相比較器と、この第２
の位相比較器と前記第２の電圧制御発振器との間に設け
られる第２のループフィルタとを有している。
【００１１】更に、前記第１の位相同期ループは、前記
第１の信号を出力する第１の電圧制御発振器と、前記第
１の信号の周波数を所定周波数だけシフトさせる周波数
変換手段と、前記ヘッド位置情報に応じて分周数を可変
して前記周波数変換手段の出力信号を分周する可変分周
器と、前記所定の周波数ステップに等しい周波数の基準
信号を出力する基準発振器と、前記可変分周器の出力信
号および前記基準信号を受けて位相差を検出する第１の
位相比較器と、この第１の位相比較器と前記第１の電圧
制御発振器との間に設けられる第１のループフィルタと
を有して構成してもよい。
第１の信号を出力する第１の電圧制御発振器と、前記第
１の信号の周波数を所定周波数だけシフトさせる周波数
変換手段と、前記ヘッド位置情報に応じて分周数を可変
して前記周波数変換手段の出力信号を分周する可変分周
器と、前記所定の周波数ステップに等しい周波数の基準
信号を出力する基準発振器と、前記可変分周器の出力信
号および前記基準信号を受けて位相差を検出する第１の
位相比較器と、この第１の位相比較器と前記第１の電圧
制御発振器との間に設けられる第１のループフィルタと
を有して構成してもよい。
【００１２】また更に、前記第２の位相同期ループの引
込み周波数範囲は前記ヘッド位置情報の誤差に応じて設
定されてもよい。
込み周波数範囲は前記ヘッド位置情報の誤差に応じて設
定されてもよい。
【００１３】更にまた、パルス発生頻度が前記第２の位
相比較器の出力と同じでかつパルス幅が前記再生クロッ
ク信号の周期に対して所定の割合であるパルスを発生す
るパルス発生手段を有し、前記第２のループフィルタは
前記第２の位相比較器の出力と前記パルス発生手段の出
力との差信号をフィルタリングしてもよい。
相比較器の出力と同じでかつパルス幅が前記再生クロッ
ク信号の周期に対して所定の割合であるパルスを発生す
るパルス発生手段を有し、前記第２のループフィルタは
前記第２の位相比較器の出力と前記パルス発生手段の出
力との差信号をフィルタリングしてもよい。
【００１４】また、前記のように第２の位相同期ループ
の引込み周波数範囲をヘッド位置検出誤差に応じて設定
した場合に、第２の位相同期ループの第２の電圧制御発
振器の周波数を検出する手段と、第２の電圧制御発振器
の周波数の変化に応じてヘッド位置情報より得られる分
周数を変化させる分周比制御手段を設けて構成してもよ
い。
の引込み周波数範囲をヘッド位置検出誤差に応じて設定
した場合に、第２の位相同期ループの第２の電圧制御発
振器の周波数を検出する手段と、第２の電圧制御発振器
の周波数の変化に応じてヘッド位置情報より得られる分
周数を変化させる分周比制御手段を設けて構成してもよ
い。
【００１５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１６】図１は本発明の一実施例を示すブロック図
であり、ディスク上を径方向に移動するヘッドの位置を
示すヘッド位置情報Ｄｈを受けて、ヘッド位置に応じた
周波数ｆ１の信号Ｓ１を出力する第１の位相同期ループ
１と、再生データＤｉおよび第１の位相同期ループ１の
出力信号Ｓ１を受けて再生クロック信号Ｓｏを出力する
第２の位相同期ループ２とを備えている。
であり、ディスク上を径方向に移動するヘッドの位置を
示すヘッド位置情報Ｄｈを受けて、ヘッド位置に応じた
周波数ｆ１の信号Ｓ１を出力する第１の位相同期ループ
１と、再生データＤｉおよび第１の位相同期ループ１の
出力信号Ｓ１を受けて再生クロック信号Ｓｏを出力する
第２の位相同期ループ２とを備えている。
【００１７】第１の位相同期ループ１は、基準周波数ｆ
ｓの基準信号Ｓｓを出力する基準発振器１１と、位相比
較器１２と、ループフィルタ１３と、周波数ｆ１の信号
Ｓ１を出力する電圧制御発振器１４と、ヘッド位置情報
Ｄｈに応じて信号Ｓ１を分周して位相比較器１２へ出力
する可変分周器１５とを備えている。
ｓの基準信号Ｓｓを出力する基準発振器１１と、位相比
較器１２と、ループフィルタ１３と、周波数ｆ１の信号
Ｓ１を出力する電圧制御発振器１４と、ヘッド位置情報
Ｄｈに応じて信号Ｓ１を分周して位相比較器１２へ出力
する可変分周器１５とを備えている。
【００１８】いま、可変分周器１５の分周数をＮ（Ｎは
１以上の整数）としたときに位相同期ループがロック状
態であれば、次式が成立している。 ｆ１／Ｎ＝ｆｓ ・・・ （１） ここで、基準信号Ｓｓの周波数ｆｓを、クロックブロッ
クに対応する所定の周波数ステップδに等しくしておけ
ば、すなわちｆｓ＝δとしておけば、信号Ｓ１の周波数
ｆ１を、分周数Ｎに応じて周波数ステップδで変化させ
ることができる。
１以上の整数）としたときに位相同期ループがロック状
態であれば、次式が成立している。 ｆ１／Ｎ＝ｆｓ ・・・ （１） ここで、基準信号Ｓｓの周波数ｆｓを、クロックブロッ
クに対応する所定の周波数ステップδに等しくしておけ
ば、すなわちｆｓ＝δとしておけば、信号Ｓ１の周波数
ｆ１を、分周数Ｎに応じて周波数ステップδで変化させ
ることができる。
【００１９】第２の位相同期ループ２は、再生データＤ
ｉおよび再生クロック信号Ｓｏを受けて位相を比較する
位相比較器２１と、ループフィルタ２２と、周波数ｆ２
の信号Ｓ２を出力する電圧制御発振器２３と、信号Ｓ２
および第１の位相同期ループ１からの信号Ｓ１を受けて
周波数ｆｏの再生クロック信号Ｓｏを出力するミキサ２
４とを備えている。
ｉおよび再生クロック信号Ｓｏを受けて位相を比較する
位相比較器２１と、ループフィルタ２２と、周波数ｆ２
の信号Ｓ２を出力する電圧制御発振器２３と、信号Ｓ２
および第１の位相同期ループ１からの信号Ｓ１を受けて
周波数ｆｏの再生クロック信号Ｓｏを出力するミキサ２
４とを備えている。
【００２０】いま、ミキサ２４の出力において次式
（２）が成立しているものとする。 ｆ１−ｆ２＝０ （但し、ｆ１＞ｆ２） ・・・ （２） 式（２）に式（１）を代入し、ｆｓ＝δとすれば、 Ｎ・ｆｓ−ｆ２＝Ｎ・δ−ｆ２＝ｆｏ ・・・・ （３）となる。
（２）が成立しているものとする。 ｆ１−ｆ２＝０ （但し、ｆ１＞ｆ２） ・・・ （２） 式（２）に式（１）を代入し、ｆｓ＝δとすれば、 Ｎ・ｆｓ−ｆ２＝Ｎ・δ−ｆ２＝ｆｏ ・・・・ （３）となる。
【００２１】従って、周波数ｆ２を適当に設定し、ヘッ
ド位置情報Ｄｈに応じて分周数Ｎを変化させることによ
り、再生クロック信号Ｓｏの周波数ｆｏを、ヘッド位置
に応じて周波数が変化する再生データＤｉに同期させる
ことができる。また、電圧制御発振器２３の発振周波数
ｆ２はほぼ一定であり、再生データＤｉの位相変動に容
易に追従できるので、大きな周波数変化に対しても短時
間に引込み同期が可能となる。
ド位置情報Ｄｈに応じて分周数Ｎを変化させることによ
り、再生クロック信号Ｓｏの周波数ｆｏを、ヘッド位置
に応じて周波数が変化する再生データＤｉに同期させる
ことができる。また、電圧制御発振器２３の発振周波数
ｆ２はほぼ一定であり、再生データＤｉの位相変動に容
易に追従できるので、大きな周波数変化に対しても短時
間に引込み同期が可能となる。
【００２２】ところで、ヘッド位置検出系に誤差が生じ
ても再生データＤｉに確実に位相同期するためには、第
２の位相同期ループ２の引込み周波数範囲をヘッド位置
検出誤差に応じて設定しておけばよい。すなわち、ヘッ
ド位置検出誤差がクロックブロック換算で±ｎ未満（ｎ
は１以上の整数）であれば、引込み周波数範囲を少なく
とも中心値に対して±ｎ・δに設定する。このように設
定しておくことにより、ヘッド位置検出誤差があっても
位相同期外れが生じることはなく正常に動作させること
ができる。例えば、１クロックブロックがディスク径方
向に０．２４mmの幅をもっている場合、ヘッド位置検出
誤差が±０．３mmのときは、クロックブロック換算では
±２未満であるから、引込み周波数範囲は中心値に対し
て±２δ以上に設定しておく。このようにすることによ
り、ヘッド位置検出系の精度を低下させてコストダウン
をはかることができる。
ても再生データＤｉに確実に位相同期するためには、第
２の位相同期ループ２の引込み周波数範囲をヘッド位置
検出誤差に応じて設定しておけばよい。すなわち、ヘッ
ド位置検出誤差がクロックブロック換算で±ｎ未満（ｎ
は１以上の整数）であれば、引込み周波数範囲を少なく
とも中心値に対して±ｎ・δに設定する。このように設
定しておくことにより、ヘッド位置検出誤差があっても
位相同期外れが生じることはなく正常に動作させること
ができる。例えば、１クロックブロックがディスク径方
向に０．２４mmの幅をもっている場合、ヘッド位置検出
誤差が±０．３mmのときは、クロックブロック換算では
±２未満であるから、引込み周波数範囲は中心値に対し
て±２δ以上に設定しておく。このようにすることによ
り、ヘッド位置検出系の精度を低下させてコストダウン
をはかることができる。
【００２３】いま、位相比較器２１に入力する信号の位
相差が−φ〜＋φ〔ｒａｄ〕の範囲において、ループフ
ィルタ２２の出力電圧は位相差に比例するものとし、ま
た、位相同期ループ内の遅延時間をτ〔ｓｅｃ〕とし、
位相同期ループの引込み周波数範囲をＦｃ〔Ｈｚ〕とす
ると、一般に、式（４）に示す関係が成立する。 Ｆｃ≦φ／（π・τ） ・・・ （４） すなわち、引込み周波数範囲の最大値はφ／（π・τ）
であるので、φを大きくし、τを小さくすれば引込み周
波数範囲を広げることができる。
相差が−φ〜＋φ〔ｒａｄ〕の範囲において、ループフ
ィルタ２２の出力電圧は位相差に比例するものとし、ま
た、位相同期ループ内の遅延時間をτ〔ｓｅｃ〕とし、
位相同期ループの引込み周波数範囲をＦｃ〔Ｈｚ〕とす
ると、一般に、式（４）に示す関係が成立する。 Ｆｃ≦φ／（π・τ） ・・・ （４） すなわち、引込み周波数範囲の最大値はφ／（π・τ）
であるので、φを大きくし、τを小さくすれば引込み周
波数範囲を広げることができる。
【００２４】図２は、第１の位相同期ループの他の構成
例を示すブロック図である。
例を示すブロック図である。
【００２５】図１に示した第１の位相同期ループ１との
相違点は、ミキサ１６および局部発振器１７が追加され
ている点であり、同一構成要素には同一符号を付してい
る。
相違点は、ミキサ１６および局部発振器１７が追加され
ている点であり、同一構成要素には同一符号を付してい
る。
【００２６】いま、局部発振器１７の出力信号Ｓ３の周
波数をｆ３とし、ミキサ１６の出力周波数が、ｆ１−ｆ
３（但し、ｆ１＞ｆ３）になるものとし、更に、可変分
周器１５の分周数をＮ（Ｎは１以上の整数）としたと
き、位相同期ループがロック状態であれば、次式（５）
が成立している。 Ｎ・ｆｓ＋ｆ３＝ｆ１ ・・・・・ （５） ここで、式（２）に式（５）を代入してｆｓ＝δとすれ
ば、 Ｎ・δ＋ｆ３−ｆ２＝ｆｏ ・・・ （６）となる。
波数をｆ３とし、ミキサ１６の出力周波数が、ｆ１−ｆ
３（但し、ｆ１＞ｆ３）になるものとし、更に、可変分
周器１５の分周数をＮ（Ｎは１以上の整数）としたと
き、位相同期ループがロック状態であれば、次式（５）
が成立している。 Ｎ・ｆｓ＋ｆ３＝ｆ１ ・・・・・ （５） ここで、式（２）に式（５）を代入してｆｓ＝δとすれ
ば、 Ｎ・δ＋ｆ３−ｆ２＝ｆｏ ・・・ （６）となる。
【００２７】このように、第１の位相同期ループにミキ
サ１６および局部発振器１７を設け、局部発振器１７の
出力周波数ｆ３を適当に設定することにより、出力周波
数ｆｏを任意にシフトさせることができる。
サ１６および局部発振器１７を設け、局部発振器１７の
出力周波数ｆ３を適当に設定することにより、出力周波
数ｆｏを任意にシフトさせることができる。
【００２８】さて、デジタルデータからクロックを抽出
するための位相比較器として、例えば図４の様な構成が
適当である。遅延回路４１および排他的論理和回路４２
によって、再生データＤｉの立ち上がりエッジおよび立
ち下がりエッジのタイミングでパルスを発生させ、その
パルスをＲＳフリップフロップのＳ入力に入力する。ま
た、遅延回路４３、反転回路４４およびアンド回路４５
によって、再生クロック信号Ｓｏの立ち上がりエッジの
タイミングでパルスを発生させ、そのパルスをＲＳフリ
ップフロップのＲ入力に入力する。すると、この位相比
較器２１は、入力する再生データＤｉのエッジが現れる
度に、幅が位相差に応じたパルスを１つ出力する。再生
データＤｉに対して再生クロック信号Ｓｏの位相が遅れ
るとパルス幅が広がり、進むと狭まる。図６に再生デー
タＤｉ、再生クロック信号Ｓｏ、および位相比較器２１
の出力信号Ｐのタイミングチャートの一例を示す。
するための位相比較器として、例えば図４の様な構成が
適当である。遅延回路４１および排他的論理和回路４２
によって、再生データＤｉの立ち上がりエッジおよび立
ち下がりエッジのタイミングでパルスを発生させ、その
パルスをＲＳフリップフロップのＳ入力に入力する。ま
た、遅延回路４３、反転回路４４およびアンド回路４５
によって、再生クロック信号Ｓｏの立ち上がりエッジの
タイミングでパルスを発生させ、そのパルスをＲＳフリ
ップフロップのＲ入力に入力する。すると、この位相比
較器２１は、入力する再生データＤｉのエッジが現れる
度に、幅が位相差に応じたパルスを１つ出力する。再生
データＤｉに対して再生クロック信号Ｓｏの位相が遅れ
るとパルス幅が広がり、進むと狭まる。図６に再生デー
タＤｉ、再生クロック信号Ｓｏ、および位相比較器２１
の出力信号Ｐのタイミングチャートの一例を示す。
【００２９】図６（ａ）からわかるように、再生データ
Ｄｉの反転間隔Ｔが長くなるほど、位相比較器２１の出
力信号Ｐの整流値は小さくなる。この様子を図７（ａ）
に示す。実際にはいろいろな反転間隔をもった再生デー
タが入力されてき、整流値は平均化される。しかし、も
し、時間毎に反転間隔の度数分布に偏りが生じれば、そ
れにつれて整流値は変動する。
Ｄｉの反転間隔Ｔが長くなるほど、位相比較器２１の出
力信号Ｐの整流値は小さくなる。この様子を図７（ａ）
に示す。実際にはいろいろな反転間隔をもった再生デー
タが入力されてき、整流値は平均化される。しかし、も
し、時間毎に反転間隔の度数分布に偏りが生じれば、そ
れにつれて整流値は変動する。
【００３０】ところで、前述したように、再生クロック
信号Ｓｏの周波数は第１の位相ブロックによって変化さ
せるので、電圧制御発振器２３の発振周波数はほぼ一定
になる。すなわち、電圧制御発振器２３の入力電圧はほ
ぼ一定になる。もし、再生データＤｉの反転間隔Ｔの度
数分布が偏ると、位相比較器２１の出力信号Ｐの整流
値、すなわち、電圧制御発振器２３の入力電圧が変化す
る。しかしながら、同期時には電圧制御発振器２３の入
力電圧は一定にならなければならないので、反転間隔Ｔ
の度数分布が偏ったことによる変化分を補うため、再生
クロック信号Ｓｏの位相がずれる。従って、反転間隔Ｔ
の度数分布が時間変動すると、再生クロック信号Ｓｏの
ジッタが増え、このことは誤ったデータ復号を誘発す
る。
信号Ｓｏの周波数は第１の位相ブロックによって変化さ
せるので、電圧制御発振器２３の発振周波数はほぼ一定
になる。すなわち、電圧制御発振器２３の入力電圧はほ
ぼ一定になる。もし、再生データＤｉの反転間隔Ｔの度
数分布が偏ると、位相比較器２１の出力信号Ｐの整流
値、すなわち、電圧制御発振器２３の入力電圧が変化す
る。しかしながら、同期時には電圧制御発振器２３の入
力電圧は一定にならなければならないので、反転間隔Ｔ
の度数分布が偏ったことによる変化分を補うため、再生
クロック信号Ｓｏの位相がずれる。従って、反転間隔Ｔ
の度数分布が時間変動すると、再生クロック信号Ｓｏの
ジッタが増え、このことは誤ったデータ復号を誘発す
る。
【００３１】再生データの反転間隔の度数分布が偏って
も位相ずれが生じないような本発明による再生クロック
生成回路の一実施例を示すブロック図を図５に示す。位
相比較器２１は例えば、図４に示したものを用いる。パ
ルス発生手段４７は例えば、Ｄフリップフロップ４８と
アンド回路４９によって構成することができる。再生ク
ロック信号Ｓｏをクロックとして位相比較器２１の出力
信号Ｐをラッチした信号と再生クロック信号Ｓｏとのア
ンドをとると、位相比較器２１の出力信号Ｐと同頻度で
パルスを発生させることができる。ループフィルタ２２
は位相比較器２１の出力信号Ｐとパルス発生手段４７の
出力信号Ｑとの差信号をフィルタリングし、電圧制御発
振器２３へ出力する。第１の位相同期ループはヘッド位
置情報Ｄｈを受けて所定の周波数を発振し、ミキサ２４
によって電圧制御発振器２３の出力を周波数変換して、
再生クロック信号Ｓｏを発生させる。
も位相ずれが生じないような本発明による再生クロック
生成回路の一実施例を示すブロック図を図５に示す。位
相比較器２１は例えば、図４に示したものを用いる。パ
ルス発生手段４７は例えば、Ｄフリップフロップ４８と
アンド回路４９によって構成することができる。再生ク
ロック信号Ｓｏをクロックとして位相比較器２１の出力
信号Ｐをラッチした信号と再生クロック信号Ｓｏとのア
ンドをとると、位相比較器２１の出力信号Ｐと同頻度で
パルスを発生させることができる。ループフィルタ２２
は位相比較器２１の出力信号Ｐとパルス発生手段４７の
出力信号Ｑとの差信号をフィルタリングし、電圧制御発
振器２３へ出力する。第１の位相同期ループはヘッド位
置情報Ｄｈを受けて所定の周波数を発振し、ミキサ２４
によって電圧制御発振器２３の出力を周波数変換して、
再生クロック信号Ｓｏを発生させる。
【００３２】図６に図５の各点におけるタイミングチャ
ートの一例を示す。位相比較器２１の出力信号Ｐ、パル
ス発生手段４７の出力信号Ｑはどちらも再生データＤｉ
のエッジが現れる度に一個のパルスを発生する。パルス
発生手段４７の出力信号Ｑのパルス幅が再生クロック信
号Ｓｏの周期τに対して所定の割合のパルス幅を有す
る。本例ではパルス発生手段の出力パルス幅はτ／２で
ある。位相比較器２１の出力信号Ｐのパルス幅は位相差
に応じて変化する。そのパルス幅は、最大で、再生クロ
ック信号Ｓｏの周期τに等しい幅までの値をとり得る。
ートの一例を示す。位相比較器２１の出力信号Ｐ、パル
ス発生手段４７の出力信号Ｑはどちらも再生データＤｉ
のエッジが現れる度に一個のパルスを発生する。パルス
発生手段４７の出力信号Ｑのパルス幅が再生クロック信
号Ｓｏの周期τに対して所定の割合のパルス幅を有す
る。本例ではパルス発生手段の出力パルス幅はτ／２で
ある。位相比較器２１の出力信号Ｐのパルス幅は位相差
に応じて変化する。そのパルス幅は、最大で、再生クロ
ック信号Ｓｏの周期τに等しい幅までの値をとり得る。
【００３３】位相比較器２１の出力信号Ｐのパルス幅と
パルス発生手段４７の出力信号Ｑのパルス幅が等しい
時、再生データＤｉの反転間隔Ｔに関わらず、信号Ｐと
信号Ｑの差の整流値は一定値となる。この様子を図７
（ｂ）に示す。この場合、再生データＤｉの反転間隔Ｔ
の度数分布の変動によって、再生データＤｉと再生クロ
ック信号Ｓｏとの位相関係は変動しない。
パルス発生手段４７の出力信号Ｑのパルス幅が等しい
時、再生データＤｉの反転間隔Ｔに関わらず、信号Ｐと
信号Ｑの差の整流値は一定値となる。この様子を図７
（ｂ）に示す。この場合、再生データＤｉの反転間隔Ｔ
の度数分布の変動によって、再生データＤｉと再生クロ
ック信号Ｓｏとの位相関係は変動しない。
【００３４】さて、第２の位相同期ループの引込み周波
数範囲を、中心周波数に対して±ｎ・δ（ｎは１以上の
整数）に設定しておけば、ヘッド位置検出誤差がクロッ
クブロック換算で±ｎ以内であれば位相同期外れがなく
動作させることができることは前述のとおりである。こ
こで、ヘッド位置検出に±ｎ以内の誤差が生じた場合に
は、後述のように再生データＤｉと再生クロックＳｏと
の間にヘッド位置検出が正しい場合の位相差に対し位相
オフセットが発生する。再生データＤｉと再生クロック
Ｓｏを用いて再生データの復号を行う場合両者間の位相
オフセットの発生がデータ検出位相の変化となって誤り
率が悪化することもある。ヘッド位置誤差ｎの符号＋を
Ｓ１信号の周波数を挙げる方向への誤差、−を下げる方
向への誤差とすると、ヘッド位置検出誤差が−ｎであっ
た場合の動作は次の式（７）、（８）で表される。 ｆｏ＝ｆ１−ｆ２ ＝（Ｎ−ｎ）・ｆｓ−（ｆ２−ｎ・ｆｓ） ＝（Ｎ−ｎ）・δ−（ｆ２−ｎ−δ） ＝（Ｎ・δ−ｎ・δ）−（ｆ２−ｎ・δ） ・・・ （７） ＝Ｎ・δ−ｆ２ ・・・・・・・・・・・・・・・ （８） （７）式の第１項は第１の位相同期ループ、第２項は第
２の位相同期ループのそれぞれの動作を表す。第１項の
−ｎ・δは、ヘッド位置誤差−ｎによって生じるＳ１の
周波数差である。第２項における−ｎ・δが第２の位相
同期ループでヘッド位置誤差−ｎによって第１の位相同
期ループの出力Ｓ１に生じた周波数差−ｎ・δを吸収し
たことを示す。
数範囲を、中心周波数に対して±ｎ・δ（ｎは１以上の
整数）に設定しておけば、ヘッド位置検出誤差がクロッ
クブロック換算で±ｎ以内であれば位相同期外れがなく
動作させることができることは前述のとおりである。こ
こで、ヘッド位置検出に±ｎ以内の誤差が生じた場合に
は、後述のように再生データＤｉと再生クロックＳｏと
の間にヘッド位置検出が正しい場合の位相差に対し位相
オフセットが発生する。再生データＤｉと再生クロック
Ｓｏを用いて再生データの復号を行う場合両者間の位相
オフセットの発生がデータ検出位相の変化となって誤り
率が悪化することもある。ヘッド位置誤差ｎの符号＋を
Ｓ１信号の周波数を挙げる方向への誤差、−を下げる方
向への誤差とすると、ヘッド位置検出誤差が−ｎであっ
た場合の動作は次の式（７）、（８）で表される。 ｆｏ＝ｆ１−ｆ２ ＝（Ｎ−ｎ）・ｆｓ−（ｆ２−ｎ・ｆｓ） ＝（Ｎ−ｎ）・δ−（ｆ２−ｎ−δ） ＝（Ｎ・δ−ｎ・δ）−（ｆ２−ｎ・δ） ・・・ （７） ＝Ｎ・δ−ｆ２ ・・・・・・・・・・・・・・・ （８） （７）式の第１項は第１の位相同期ループ、第２項は第
２の位相同期ループのそれぞれの動作を表す。第１項の
−ｎ・δは、ヘッド位置誤差−ｎによって生じるＳ１の
周波数差である。第２項における−ｎ・δが第２の位相
同期ループでヘッド位置誤差−ｎによって第１の位相同
期ループの出力Ｓ１に生じた周波数差−ｎ・δを吸収し
たことを示す。
【００３５】第２の位相同期ループ２の周波数引込み範
囲が中心値に対して±ｎ・δであるので（８）式は
（３）式と等しく、これは出力されるＳｏ信号の周波数
に変化のないことを表す。ところが、第２の位相同期ル
ープの電圧制御発振器２３の出力Ｓ２は、ヘッド位置情
報Ｄｈが正しいときの周波数ｆ２に対し、−ｎ・δの周
波数ずれを生じることとなり、この周波数のずれは、再
生データ信号Ｄｉと再生クロック信号Ｓｏとの間に位相
オフセットを生じさせる。発生した位相オフセットは、
データの復号に際し検出位相のずれとなって、正しいデ
ータ復号が行われない場合がある。
囲が中心値に対して±ｎ・δであるので（８）式は
（３）式と等しく、これは出力されるＳｏ信号の周波数
に変化のないことを表す。ところが、第２の位相同期ル
ープの電圧制御発振器２３の出力Ｓ２は、ヘッド位置情
報Ｄｈが正しいときの周波数ｆ２に対し、−ｎ・δの周
波数ずれを生じることとなり、この周波数のずれは、再
生データ信号Ｄｉと再生クロック信号Ｓｏとの間に位相
オフセットを生じさせる。発生した位相オフセットは、
データの復号に際し検出位相のずれとなって、正しいデ
ータ復号が行われない場合がある。
【００３６】図８は本発明の一実施例を示すブロック図
であって、分周比切り換えデータＤｄを受けて切り換え
データに応じた周波数ｆ１の信号Ｓ１を出力する第１の
位相同期ループ１と、再生データ信号Ｄｉおよび第１の
位相同期ループ１の出力信号Ｓ１を受けて再生クロック
信号Ｓｏを出力する第２の位相同期ループ２と、ヘッド
位置情報Ｄｈを受け第２の位相同期ループ２より検出し
た第１の位相同期ループ１の出力信号Ｓ１の周波数ずれ
に応じて分周比切り換えデータＤｄを出力する分周比切
り換え制御回路とを備えている。
であって、分周比切り換えデータＤｄを受けて切り換え
データに応じた周波数ｆ１の信号Ｓ１を出力する第１の
位相同期ループ１と、再生データ信号Ｄｉおよび第１の
位相同期ループ１の出力信号Ｓ１を受けて再生クロック
信号Ｓｏを出力する第２の位相同期ループ２と、ヘッド
位置情報Ｄｈを受け第２の位相同期ループ２より検出し
た第１の位相同期ループ１の出力信号Ｓ１の周波数ずれ
に応じて分周比切り換えデータＤｄを出力する分周比切
り換え制御回路とを備えている。
【００３７】図８における第１の位相同期ループ１と第
２の位相同期ループ２は、前述の図１における構成要素
と同一であり、同一符号としている。
２の位相同期ループ２は、前述の図１における構成要素
と同一であり、同一符号としている。
【００３８】分周比切り換え制御回路３は、第２の位相
同期ループ２の電圧制御発振器２３の制御電圧Ｖｃを受
け基準電圧と比較し比較結果信号ＣｕとＣｄを出力する
電圧比較器８１と、ヘッド位置情報Ｄｈと前記比較結果
信号Ｃｕ、Ｃｄに応じて第１の位相同期ループ１へ分周
比切り換え信号Ｄｄを出力する分周比制御回路８２とを
備えて構成される。
同期ループ２の電圧制御発振器２３の制御電圧Ｖｃを受
け基準電圧と比較し比較結果信号ＣｕとＣｄを出力する
電圧比較器８１と、ヘッド位置情報Ｄｈと前記比較結果
信号Ｃｕ、Ｃｄに応じて第１の位相同期ループ１へ分周
比切り換え信号Ｄｄを出力する分周比制御回路８２とを
備えて構成される。
【００３９】まず、ヘッド位置情報Ｄｈが検出誤差を含
まない状態の動作を調べる。
まない状態の動作を調べる。
【００４０】ヘッド位置情報Ｄｈに応じた正しい分周比
をＮとして分周比切り換えデータＤｄより第１の位相同
期ループ１へ出力されているものとし、基準信号Ｓｓの
周波数ｆｓを所定の周波数ステップδと等しくした場合
は、前述と同じ動作により以下の式（１）式から（３）
式までが成り立つ。 ｆ１／Ｎ＝ｆｓ ・・・ （１） ｆ１−ｆ２＝ｆｏ （但し、ｆ１＞ｆ２） ・・・ （２） 式（２）に式（１）を代入し、ｆｓ＝δとすれば、 Ｎ・ｆｓ−ｆ２＝Ｎ・δ−ｆ２＝ｆｏ ・・・・・ （３）となる。
をＮとして分周比切り換えデータＤｄより第１の位相同
期ループ１へ出力されているものとし、基準信号Ｓｓの
周波数ｆｓを所定の周波数ステップδと等しくした場合
は、前述と同じ動作により以下の式（１）式から（３）
式までが成り立つ。 ｆ１／Ｎ＝ｆｓ ・・・ （１） ｆ１−ｆ２＝ｆｏ （但し、ｆ１＞ｆ２） ・・・ （２） 式（２）に式（１）を代入し、ｆｓ＝δとすれば、 Ｎ・ｆｓ−ｆ２＝Ｎ・δ−ｆ２＝ｆｏ ・・・・・ （３）となる。
【００４１】よって再生クロック信号Ｓｏは、再生デー
タ信号Ｄｉに位相同期する。
タ信号Ｄｉに位相同期する。
【００４２】また、第２の位相同期ループ２の周波数引
込み範囲も前述の条件と同様中心周波数に対して±ｎ・
δであって、このときヘッド位置検出誤差がクロックブ
ロック換算で−ｎとなった場合にも、前述と同じ動作で
（７）式が成立する。 ｆｏ＝（Ｎ・δ−ｎ・δ）−（ｆ２−ｎ・δ） ・・・ （７） このときの第２の電圧制御発振器２３の出力信号周波数
対制御電圧特性を図１０に示す。電圧制御発振器２３の
出力周波数は、第２の位相同期ループ２の周波数引込み
範囲に等しいｆ２±ｎ・δの範囲において制御電圧Ｖｃ
の変化に対してほぼ直線的に変化している。ヘッド位置
情報Ｄｈが検出誤差を含まない状態で正しい分周比をＮ
としたときの制御電圧をＶ０とすると、そのときの電圧
制御発振器２３の出力周波数はｆ２と表され、この状態
をＰ０とする。ヘッド位置情報Ｄｈが再生クロック信号
Ｓｏの周波数ｆｏを低くする方向にクロックブロック換
算でｎの誤差をもった場合の制御電圧をＶ０−ｎ・ｅと
すると、出力周波数はｆ２−ｎ・δとなり、この状態を
Ｐ−ｎとする。同様にヘッド位置情報Ｄｈが再生クロッ
ク信号Ｓｏの周波数ｆｏを高くする方向にクロックブロ
ック換算でｎの誤差をもった場合の制御電圧をＶ０＋ｎ
・ｅとすると、出力周波数はｆ２＋ｎ・δとなり、この
状態をＰ＋ｎとする。
込み範囲も前述の条件と同様中心周波数に対して±ｎ・
δであって、このときヘッド位置検出誤差がクロックブ
ロック換算で−ｎとなった場合にも、前述と同じ動作で
（７）式が成立する。 ｆｏ＝（Ｎ・δ−ｎ・δ）−（ｆ２−ｎ・δ） ・・・ （７） このときの第２の電圧制御発振器２３の出力信号周波数
対制御電圧特性を図１０に示す。電圧制御発振器２３の
出力周波数は、第２の位相同期ループ２の周波数引込み
範囲に等しいｆ２±ｎ・δの範囲において制御電圧Ｖｃ
の変化に対してほぼ直線的に変化している。ヘッド位置
情報Ｄｈが検出誤差を含まない状態で正しい分周比をＮ
としたときの制御電圧をＶ０とすると、そのときの電圧
制御発振器２３の出力周波数はｆ２と表され、この状態
をＰ０とする。ヘッド位置情報Ｄｈが再生クロック信号
Ｓｏの周波数ｆｏを低くする方向にクロックブロック換
算でｎの誤差をもった場合の制御電圧をＶ０−ｎ・ｅと
すると、出力周波数はｆ２−ｎ・δとなり、この状態を
Ｐ−ｎとする。同様にヘッド位置情報Ｄｈが再生クロッ
ク信号Ｓｏの周波数ｆｏを高くする方向にクロックブロ
ック換算でｎの誤差をもった場合の制御電圧をＶ０＋ｎ
・ｅとすると、出力周波数はｆ２＋ｎ・δとなり、この
状態をＰ＋ｎとする。
【００４３】図１０より、ヘッド位置情報Ｄｈが再生ク
ロック信号Ｓｏの周波数ｆｏを変化させるようクロック
ブロック換算でｎの誤差をもった場合は、制御電圧がＶ
０に対してｎ・ｅ変化する。そこで、この制御電圧発振
器２３の制御電圧Ｖｃの変化を検出することで、再生デ
ータ信号Ｄｉのクロック成分周波数ｆＤに対し電圧制御
発振器２３の出力周波数ｆ２が中心周波数よりどの程度
ずれた状態でｆＤに位相同期しているのか、すなわち第
１の位相同期ループ１がｆＤに対して正しい分周比で動
作しているかを検出することができる。
ロック信号Ｓｏの周波数ｆｏを変化させるようクロック
ブロック換算でｎの誤差をもった場合は、制御電圧がＶ
０に対してｎ・ｅ変化する。そこで、この制御電圧発振
器２３の制御電圧Ｖｃの変化を検出することで、再生デ
ータ信号Ｄｉのクロック成分周波数ｆＤに対し電圧制御
発振器２３の出力周波数ｆ２が中心周波数よりどの程度
ずれた状態でｆＤに位相同期しているのか、すなわち第
１の位相同期ループ１がｆＤに対して正しい分周比で動
作しているかを検出することができる。
【００４４】分周比切り換え制御回路３において、電圧
比較器で第２の電圧制御発振器２３の制御電圧Ｖｃと、
基準電圧Ａ＝Ｖ０＋α、基準電圧Ｂ＝Ｖ０−αの２つの
基準電圧と比較し、Ｖｃ＞Ｖ０＋αならば分周比増加フ
ラグＣｕが、Ｖｃ＜Ｖ０−αならば分周比減少フラグＣ
ｄがそれぞれ有効となるように定めておく。このとき、
ヘッド位置情報Ｄｈの検出誤差がクロックブロック換算
で±１であっても、その誤差を電圧比較器８１で検出で
きるようにするためには、α＝ｅ／２とするのが適当で
ある。
比較器で第２の電圧制御発振器２３の制御電圧Ｖｃと、
基準電圧Ａ＝Ｖ０＋α、基準電圧Ｂ＝Ｖ０−αの２つの
基準電圧と比較し、Ｖｃ＞Ｖ０＋αならば分周比増加フ
ラグＣｕが、Ｖｃ＜Ｖ０−αならば分周比減少フラグＣ
ｄがそれぞれ有効となるように定めておく。このとき、
ヘッド位置情報Ｄｈの検出誤差がクロックブロック換算
で±１であっても、その誤差を電圧比較器８１で検出で
きるようにするためには、α＝ｅ／２とするのが適当で
ある。
【００４５】ヘッド位置情報Ｄｈが−ｎの場合、第１の
位相同期ループ１の出力Ｓ１の周波数は、再生データ信
号Ｄｉのクロック成分周波数ｆＤに対する正しい周波数
をｆ１とすると、ｆ１−ｎ・δとなる。第２の位相同期
ループ２は、この発生した周波数差−ｎ・δを吸収し第
２の電圧制御発振器２３の出力信号Ｓ２の周波数が−ｎ
・δだけ変化する。この状態が図１０のＰ−ｎ点で表さ
れる。Ｐ−ｎ点におけるＶｃはＶ０−ｎ・ｅであり、電
圧比較器８１ではＶｃ＜Ｖ０−αであるので比較結果信
号Ｃｕを有効として出力する。分周比制御回路８２は、
分周比増加フラグＣｕを受けヘッド位置情報Ｄｈが再生
クロック信号Ｓｏの周波数ｆｏを低くする方向に誤差を
有すると判断し、Ｄｈに応じて決定していた分周比切り
換え信号Ｄｄに対し分周比を１増加させるよう制御す
る。ヘッド位置検出誤差が−１の場合は、分周比が１増
加することで、図１０における動作状態がＰ−ｎ点から
Ｐ０点へ移り、再生データ信号Ｄｉに対する正しい分周
比が得られる。ヘッド位置誤差がｎ（ｎ≠１）の場合
は、一連の分周比制御動作をｎ回繰り返すことで正しい
分周比が得られる。
位相同期ループ１の出力Ｓ１の周波数は、再生データ信
号Ｄｉのクロック成分周波数ｆＤに対する正しい周波数
をｆ１とすると、ｆ１−ｎ・δとなる。第２の位相同期
ループ２は、この発生した周波数差−ｎ・δを吸収し第
２の電圧制御発振器２３の出力信号Ｓ２の周波数が−ｎ
・δだけ変化する。この状態が図１０のＰ−ｎ点で表さ
れる。Ｐ−ｎ点におけるＶｃはＶ０−ｎ・ｅであり、電
圧比較器８１ではＶｃ＜Ｖ０−αであるので比較結果信
号Ｃｕを有効として出力する。分周比制御回路８２は、
分周比増加フラグＣｕを受けヘッド位置情報Ｄｈが再生
クロック信号Ｓｏの周波数ｆｏを低くする方向に誤差を
有すると判断し、Ｄｈに応じて決定していた分周比切り
換え信号Ｄｄに対し分周比を１増加させるよう制御す
る。ヘッド位置検出誤差が−１の場合は、分周比が１増
加することで、図１０における動作状態がＰ−ｎ点から
Ｐ０点へ移り、再生データ信号Ｄｉに対する正しい分周
比が得られる。ヘッド位置誤差がｎ（ｎ≠１）の場合
は、一連の分周比制御動作をｎ回繰り返すことで正しい
分周比が得られる。
【００４６】図９は分周比切り換え制御回路の他の構成
例を示すブロック図である。
例を示すブロック図である。
【００４７】図８に示した分周比切り換え制御回路８で
は、第２の電圧制御発振器２３の制御電圧Ｖｃによって
ヘッド位置誤差を検出していたのに対し、図９では分周
比切り換え制御回路９は、第２の電圧制御発振器２３の
出力信号Ｓ２の周波数ｆ２によって検出する点が異なっ
ている。
は、第２の電圧制御発振器２３の制御電圧Ｖｃによって
ヘッド位置誤差を検出していたのに対し、図９では分周
比切り換え制御回路９は、第２の電圧制御発振器２３の
出力信号Ｓ２の周波数ｆ２によって検出する点が異なっ
ている。
【００４８】図９における分周比切り換え制御回路９
は、第２の位相同期ループの電圧制御発振器２３の出力
信号Ｓ２を受け所定の分周を行い分周信号Ｓ４を出力す
る分周器９１と、周波数ｆｃの基準信号Ｓｃを出力する
基準発振器９４と、前記分周信号Ｓ４の周期を基準信号
Ｓｃでカウントし、分周比増加フラグＣｕおよび分周比
減少フラグＣｄを出力するカウンタ９２と、ヘッド位置
情報Ｄｈと前記ＣｕおよびＣｄに応じて分周比切り換え
データＤｄを出力する分周比制御回路９３とで構成され
る。
は、第２の位相同期ループの電圧制御発振器２３の出力
信号Ｓ２を受け所定の分周を行い分周信号Ｓ４を出力す
る分周器９１と、周波数ｆｃの基準信号Ｓｃを出力する
基準発振器９４と、前記分周信号Ｓ４の周期を基準信号
Ｓｃでカウントし、分周比増加フラグＣｕおよび分周比
減少フラグＣｄを出力するカウンタ９２と、ヘッド位置
情報Ｄｈと前記ＣｕおよびＣｄに応じて分周比切り換え
データＤｄを出力する分周比制御回路９３とで構成され
る。
【００４９】分周比切り換え制御回路９は、図９におけ
る第２の電圧制御発振器２３の動作状態を出力周波数よ
り検出するものである。第２の電圧制御発振器出力信号
Ｓ２を分周器９１で分周した信号Ｓ４の周期１／ｆ４
を、カウンタ９２において基準発振器出力Ｓｃで計測
し、分周比ずれのない場合のＳ４信号周期１／ｆ４＝１
／（ｆ２・Ｍ）に対してＳ４信号の周期が短いときには
Ｓ２信号の周波数がｆ２＋ｎ・δであって、動作状態が
Ｐ＋ｎ点であるとし、Ｃｕ信号を有効とする。また、Ｓ
４信号周期が１／ｆ４＝１／（Ｓ２・Ｍ）より長いとき
にはＳ２信号の周波数がｆ２−ｎ・δであって、動作状
態がＰ−ｎ点であるとし、Ｃｄ信号を有効とする。以後
前述の一連の分周比切り換え動作を行い、再生データ信
号Ｄｉに対する正しい分周比切り換えデータＤｄを得る
ものである。
る第２の電圧制御発振器２３の動作状態を出力周波数よ
り検出するものである。第２の電圧制御発振器出力信号
Ｓ２を分周器９１で分周した信号Ｓ４の周期１／ｆ４
を、カウンタ９２において基準発振器出力Ｓｃで計測
し、分周比ずれのない場合のＳ４信号周期１／ｆ４＝１
／（ｆ２・Ｍ）に対してＳ４信号の周期が短いときには
Ｓ２信号の周波数がｆ２＋ｎ・δであって、動作状態が
Ｐ＋ｎ点であるとし、Ｃｕ信号を有効とする。また、Ｓ
４信号周期が１／ｆ４＝１／（Ｓ２・Ｍ）より長いとき
にはＳ２信号の周波数がｆ２−ｎ・δであって、動作状
態がＰ−ｎ点であるとし、Ｃｄ信号を有効とする。以後
前述の一連の分周比切り換え動作を行い、再生データ信
号Ｄｉに対する正しい分周比切り換えデータＤｄを得る
ものである。
【００５０】
【発明の効果】以上説明したように本発明によれば、ヘ
ッド位置情報に応じて分周数を可変して周波数が所定周
波数ステップで変化する信号を出力する第１の位相同期
ループ、および、第１の位相同期ループの出力信号およ
び再生データを受けて再生データに位相同期した再生ク
ロック信号を出力する第２の位相同期ループをそれぞれ
設けることにより、再生クロック信号を出力する第２の
位相同期ループの電圧制御発振器をほぼ一定周波数で動
作させることができ、温度変化や経時変化に対し安定に
でき、また、再生データの大きな周波数変化に対しても
短時間に確実に位相同期させることができる。
ッド位置情報に応じて分周数を可変して周波数が所定周
波数ステップで変化する信号を出力する第１の位相同期
ループ、および、第１の位相同期ループの出力信号およ
び再生データを受けて再生データに位相同期した再生ク
ロック信号を出力する第２の位相同期ループをそれぞれ
設けることにより、再生クロック信号を出力する第２の
位相同期ループの電圧制御発振器をほぼ一定周波数で動
作させることができ、温度変化や経時変化に対し安定に
でき、また、再生データの大きな周波数変化に対しても
短時間に確実に位相同期させることができる。
【００５１】更に、第２の位相同期ループ２の引込み周
波数範囲をヘッド位置検出誤差に応じて設定することに
より、ヘッド位置検出誤差があっても位相同期外れがな
く正常に動作させることができ、ヘッド位置検出系の精
度を低下させてコストダウンをはかることができる。
波数範囲をヘッド位置検出誤差に応じて設定することに
より、ヘッド位置検出誤差があっても位相同期外れがな
く正常に動作させることができ、ヘッド位置検出系の精
度を低下させてコストダウンをはかることができる。
【００５２】また、パルス発生頻度が第２の位相比較器
の出力と同じでかつパルス幅が再生クロック信号の周期
に対して所定の割合であるパルスを発生するパルス発生
手段を有し、第２のループフィルタは第２の位相比較器
の出力とパルス発生手段の出力との差信号をフィルタリ
ングすることにより、再生データの反転間隔の度数分布
の変動による位相変動をなくすことができる。
の出力と同じでかつパルス幅が再生クロック信号の周期
に対して所定の割合であるパルスを発生するパルス発生
手段を有し、第２のループフィルタは第２の位相比較器
の出力とパルス発生手段の出力との差信号をフィルタリ
ングすることにより、再生データの反転間隔の度数分布
の変動による位相変動をなくすことができる。
【００５３】また更に、前記のように第２の位相同期ル
ープ２の引込み周波数範囲をヘッド位置検出誤差に応じ
て設定した場合に、第２の位相同期ループの第２の電圧
制御発振器の周波数の変化を検出する手段と、第２の電
圧制御発振器の周波数の変化に応じてヘッド位置情報よ
り得られる分周数を変化させる分周比制御手段を設ける
ことにより、ヘッド位置検出誤差によって生じる再生デ
ータ信号と再生クロック信号との間の位相オフセットを
吸収することが可能となり、ヘッド位置検出誤差があっ
ても正しいデータの復号ができる。
ープ２の引込み周波数範囲をヘッド位置検出誤差に応じ
て設定した場合に、第２の位相同期ループの第２の電圧
制御発振器の周波数の変化を検出する手段と、第２の電
圧制御発振器の周波数の変化に応じてヘッド位置情報よ
り得られる分周数を変化させる分周比制御手段を設ける
ことにより、ヘッド位置検出誤差によって生じる再生デ
ータ信号と再生クロック信号との間の位相オフセットを
吸収することが可能となり、ヘッド位置検出誤差があっ
ても正しいデータの復号ができる。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１に示した第１の位相同期ループの他の構成
例を示すブロック図である。
例を示すブロック図である。
【図３】従来の再生クロック生成回路の一例を示すブロ
ック図である。
ック図である。
【図４】位相比較器の一例を示すブロック図である。
【図５】本発明の再生クロック生成回路の一実施例を示
すブロック図である。
すブロック図である。
【図６】図４または図５の各点におけるタイミングチャ
ートの一例である。
ートの一例である。
【図７】再生データＤｉの反転間隔Ｔにおける位相比較
器出力の整流値の関係を示す。（ａ）は位相比較器２１
の出力信号Ｐの整流値の場合、（ｂ）は位相比較器２１
の出力信号Ｐとパルス発生手段４７の出力信号Ｑとの差
の整流値の関係を示すグラフである。なお、横軸は再生
クロック信号Ｓｏの周期τで規格化してある。
器出力の整流値の関係を示す。（ａ）は位相比較器２１
の出力信号Ｐの整流値の場合、（ｂ）は位相比較器２１
の出力信号Ｐとパルス発生手段４７の出力信号Ｑとの差
の整流値の関係を示すグラフである。なお、横軸は再生
クロック信号Ｓｏの周期τで規格化してある。
【図８】本発明の再生クロック生成回路の一実施例を示
すブロック図である。
すブロック図である。
【図９】図８に示した分周比切り換え制御回路の他の構
成例を示すブロック図である。
成例を示すブロック図である。
【図１０】第２の電圧制御発振器の動作状態を表す出力
信号周波数対制御電圧の図である。
信号周波数対制御電圧の図である。
１ 第１の位相同期ループ ２ 第２の位相同期ループ １１，９４ 基準発振器 １２，２１ 位相比較器 １３，２２ ループフィルタ １４，２３ 電圧制御発振器 １５ 可変分周器 １６，２４ ミキサ １７ 局部発振器 Ｄｉ 再生データ Ｄｈ ヘッド位置情報 Ｄｄ 分周比切り換えデータ Ｓｏ 再生クロック信号 ４１，４３ 遅延回路 ４２ 排他的論理和回路 ４４ 反転回路 ４５ アンド回路 ４６ ＲＳフリップフロップ ４７ パルス発生手段 ４８ Ｄフリップフロップ ４９ アンド回路 ５０ オペアンプ ８，９ 分周比切り換え制御回路 ８１ 電圧比較器 ８２，９３ 分周比制御回路 ９１ 分周器 ９２ カウンタ Ｃｄ 分周比増加フラグ Ｃｕ 分周比減少フラグ
フロントページの続き (56)参考文献 特開 平４−38769（ＪＰ，Ａ) 特開 平２−177063（ＪＰ，Ａ)
Claims (8)
- 【請求項１】ヘッドによってディスクから読出された再
生データおよび前記ディスク上を径方向に移動する前記
ヘッドの位置を示すヘッド位置情報を受けて前記再生デ
ータに同期した再生クロック信号を生成する再生クロッ
ク生成回路において、前記ヘッド位置情報に応じて所定
の周波数ステップで周波数が変化する第１の信号を出力
する第１の位相同期ループと、前記再生データおよび前
記第１の信号が入力され前記再生データに同期し前記第
１の信号に基づいてヘッド位置情報に応じた周波数の再
生クロック信号を出力する第２の位相同期ループとを備
えることを特徴とする再生クロック生成回路。 - 【請求項２】前記第１の位相同期ループは、前記第１の
信号を出力する第１の電圧制御発振器と、前記ヘッド位
置情報に応じて分周数を可変して前記第１の信号を分周
する可変分周器と、前記所定の周波数ステップに等しい
周波数の基準信号を出力する基準発振器と、前記可変分
周器の出力信号および前記基準信号を受けて位相差を検
出する第１の位相比較器と、この第１の位相比較器と前
記第１の電圧制御発振器との間に設けられる第１のルー
プフィルタとを有し、前記第２の位相同期ループは、第
２の信号を出力する第２の電圧制御発振器と、前記第２
の信号を前記第１の信号により周波数変換して前記再生
クロック信号として出力するミキサと、前記再生データ
および前記ミキサからの前記再生クロック信号を受けて
位相差を検出する第２の位相比較器と、この第２の位相
比較器と前記第２の電圧制御発振器との間に設けられる
第２のループフィルタとを有していることを特徴とする
請求項１記載の再生クロック生成回路。 - 【請求項３】前記第１の位相同期ループは、前記第１の
信号を出力する第１の電圧制御発振器と、前記第１の信
号の周波数を所定周波数だけシフトさせる周波数変換手
段と、前記ヘッド位置情報に応じて分周数を可変して前
記周波数変換手段の出力信号を分周する可変分周器と、
前記所定の周波数ステップに等しい周波数の基準信号を
出力する基準発振器と、前記可変分周器の出力信号およ
び前記基準信号を受けて位相差を検出する第１の位相比
較器と、この第１の位相比較器と前記第１の電圧制御発
振器との間に設けられる第１のループフィルタとを有し
ていることを特徴とする請求項２記載の再生クロック生
成回路。 - 【請求項４】前記第２の位相同期ループの引込み周波数
範囲が前記ヘッド位置情報の誤差に応じて設定されてい
ることを特徴とする請求項１または２記載の再生クロッ
ク生成回路。 - 【請求項５】パルス発生頻度が前記第２の位相比較器の
出力と同じでかつパルス幅が前記再生クロック信号の周
期に対して所定の割合であるパルスを発生するパルス発
生手段を有し、前記第２のループフィルタは前記第２の
位相比較器の出力と前記パルス発生手段の出力との差信
号をフィルタリングすることを特徴とする請求項１また
は２記載の再生クロック生成回路。 - 【請求項６】前記第２の位相同期ループの第２の電圧制
御発振器の出力周波数を検出する手段と、前記第２の電
圧制御発振器の出力周波数に応じて前記第１の位相同期
ループの出力周波数を変化させる制御回路を有すること
を特徴とする請求項４記載の再生クロック生成回路。 - 【請求項７】前記第２の位相同期ループの第２の電圧制
御発振器の制御電圧と基準電圧とを比較し結果を出力す
る電圧比較器を有し、前記電圧比較結果を分周比切り換
え制御信号とし、前記分周比較切り換え制御信号を受け
て前記可変分周器の分周比を変化させる制御回路を有す
ることを特徴とする請求項４記載の再生クロック生成回
路。 - 【請求項８】前記第２の電圧制御発振器の出力である第
２の信号の周期を計測する計数器を有し、前記計数器の
計数結果出力を前記分周比切り換え制御信号として出力
することを特徴とする請求項６記載の再生クロック生成
回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06017091A JP3088233B2 (ja) | 1993-06-17 | 1994-02-14 | 再生クロック生成回路 |
| US08/261,120 US5579184A (en) | 1993-06-17 | 1994-06-14 | Playback clock signal generating circuit which uses a first and second phase lock loop |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-145300 | 1993-06-17 | ||
| JP14530093 | 1993-06-17 | ||
| JP06017091A JP3088233B2 (ja) | 1993-06-17 | 1994-02-14 | 再生クロック生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0765512A JPH0765512A (ja) | 1995-03-10 |
| JP3088233B2 true JP3088233B2 (ja) | 2000-09-18 |
Family
ID=26353567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06017091A Expired - Fee Related JP3088233B2 (ja) | 1993-06-17 | 1994-02-14 | 再生クロック生成回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5579184A (ja) |
| JP (1) | JP3088233B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104316860A (zh) * | 2014-09-23 | 2015-01-28 | 宁波大学 | 一种基于pll-vco的高准度老化监测器 |
| KR101853061B1 (ko) * | 2016-09-29 | 2018-05-16 | 조선내화 주식회사 | 내화구조를 갖는 석탄 저장시설 및 이의 시공방법 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09138243A (ja) * | 1995-10-25 | 1997-05-27 | Hewlett Packard Co <Hp> | 捕捉クロックの位相変調装置 |
| JPH09172370A (ja) * | 1995-12-19 | 1997-06-30 | Toshiba Corp | Ｐｌｌ回路 |
| JP3695819B2 (ja) * | 1996-01-16 | 2005-09-14 | 株式会社東芝 | 信号処理回路及びこれを用いた再生装置 |
| FR2746994B1 (fr) * | 1996-03-29 | 1998-04-30 | Alcatel Telspace | Estimateur et recuperateur de phase robuste pour signaux numeriques affectes notamment de gigue de phase |
| US6111712A (en) * | 1998-03-06 | 2000-08-29 | Cirrus Logic, Inc. | Method to improve the jitter of high frequency phase locked loops used in read channels |
| NZ338098A (en) * | 1999-09-29 | 2001-06-29 | Tait Electronics Ltd | Frequency synthesizer with phase locked loop (PLL) with two frequency dividers |
| US6285249B1 (en) * | 2000-01-21 | 2001-09-04 | The United States Of America As Represented By The Secretary Of The Navy | Controlled stochastic resonance circuit |
| TWI284888B (en) * | 2000-06-06 | 2007-08-01 | Texas Instruments Inc | Single-speed mass memory storage device with continuously variable read channel and method |
| US20020090045A1 (en) * | 2001-01-10 | 2002-07-11 | Norm Hendrickson | Digital clock recovery system |
| JP2002252559A (ja) * | 2001-02-23 | 2002-09-06 | Rohm Co Ltd | 基準クロック生成システム |
| US7242224B1 (en) * | 2004-02-20 | 2007-07-10 | Marvell International Ltd. | Continuous, wide-range frequency synthesis and phase tracking methods and apparatus |
| US7286069B1 (en) * | 2004-05-25 | 2007-10-23 | Cirrus Logic, Inc. | Systems and methods for clock mode determination utilizing divide ratio testing |
| JP4562647B2 (ja) * | 2005-11-30 | 2010-10-13 | アイコム株式会社 | クロック信号発生装置、クロック信号発生方法及びプログラム |
| US7539278B2 (en) * | 2005-12-02 | 2009-05-26 | Altera Corporation | Programmable transceivers that are able to operate over wide frequency ranges |
| DE102007016642B4 (de) * | 2007-04-05 | 2015-12-17 | Austriamicrosystems Ag | Elektromechanisches System und Verfahren zum Betrieb eines elektromechanischen Systems |
| CN101800544A (zh) * | 2010-03-11 | 2010-08-11 | 华东师范大学 | 一种小数分频多模多频锁相环频率综合器 |
| US20120112806A1 (en) * | 2010-11-09 | 2012-05-10 | Sony Corporation | Frequency synthesizer and frequency synthesizing method |
| US20120139586A1 (en) * | 2010-12-01 | 2012-06-07 | Sony Corporation | Frequency synthesizer and frequency synthesizing method |
| TWI501559B (zh) * | 2013-02-08 | 2015-09-21 | Univ Nat Sun Yat Sen | 頻率合成器及其頻率合成方法 |
| TWI552531B (zh) * | 2015-12-24 | 2016-10-01 | 財團法人工業技術研究院 | 頻率合成器及頻率合成方法 |
| US10291242B1 (en) * | 2018-05-30 | 2019-05-14 | Qualcomm Incorporated | Local oscillator (LO) phase continuity |
| US11245406B2 (en) * | 2020-06-30 | 2022-02-08 | Silicon Laboratories Inc. | Method for generation of independent clock signals from the same oscillator |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0656697B2 (ja) * | 1985-01-30 | 1994-07-27 | キヤノン株式会社 | 情報記録再生装置 |
| US4918677A (en) * | 1985-01-23 | 1990-04-17 | Canon Kabushiki Kaisha | Information recording/reproducing apparatus including a plurality of recording or reproducing rates |
| JP2926900B2 (ja) * | 1990-06-01 | 1999-07-28 | ソニー株式会社 | ディスク再生装置 |
| US5258877A (en) * | 1992-04-16 | 1993-11-02 | Vtc Inc. | Data separator having a restart circuit |
| US5341249A (en) * | 1992-08-27 | 1994-08-23 | Quantum Corporation | Disk drive using PRML class IV sampling data detection with digital adaptive equalization |
| US5327302A (en) * | 1992-09-16 | 1994-07-05 | At&T Bell Laboratories | Data filter tuning for constant density recording applications |
-
1994
- 1994-02-14 JP JP06017091A patent/JP3088233B2/ja not_active Expired - Fee Related
- 1994-06-14 US US08/261,120 patent/US5579184A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104316860A (zh) * | 2014-09-23 | 2015-01-28 | 宁波大学 | 一种基于pll-vco的高准度老化监测器 |
| CN104316860B (zh) * | 2014-09-23 | 2016-11-30 | 宁波大学 | 一种基于pll‑vco的高准度老化监测器 |
| KR101853061B1 (ko) * | 2016-09-29 | 2018-05-16 | 조선내화 주식회사 | 내화구조를 갖는 석탄 저장시설 및 이의 시공방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5579184A (en) | 1996-11-26 |
| JPH0765512A (ja) | 1995-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3088233B2 (ja) | 再生クロック生成回路 | |
| US4542351A (en) | PLL for regenerating a synchronizing signal from magnetic storage | |
| EP0763825B1 (en) | Data detection apparatus | |
| KR100190032B1 (ko) | Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프 | |
| KR860001260B1 (ko) | 디지탈 변조신호 판독장치에 있어서의 클록 발생용 pll의 록 검출 방식 | |
| KR100249585B1 (ko) | 광 디스크 재생 장치 | |
| US7630286B2 (en) | Digital PLL circuit and optical disk apparatus having digital PLL circuit | |
| EP1005166B1 (en) | Method for detecting frequency of digital phase locked loop | |
| JPH01159872A (ja) | 記録再生用クロック生成回路 | |
| JPH01211368A (ja) | ディスク演奏装置におけるスピンドルサーボ装置 | |
| US5293275A (en) | Data recovery system for information recording media | |
| US5751509A (en) | Drum servo system using a PLL with frequency divided reference clock signals as an input | |
| US4580100A (en) | Phase locked loop clock recovery circuit for data reproducing apparatus | |
| US5889418A (en) | Frequency detector of phase locked loop | |
| JPH01307317A (ja) | Ｐｌｌ回路 | |
| KR100222991B1 (ko) | 위상동기 제어기의 글리치 제거 방법 및 장치 | |
| JPH0785331B2 (ja) | デイジタルｐｌｌ | |
| KR930010692B1 (ko) | 디지탈 시스템의 클럭신호 위상검출 및 보정회로 | |
| JPS60182820A (ja) | フエイズロツクドル−プ回路 | |
| JPH0710113B2 (ja) | 位相同期クロツク信号発生装置 | |
| JPS5944144A (ja) | 同期信号発生装置 | |
| JPS6139270A (ja) | ビツト同期クロツク発生回路 | |
| JPH1131364A (ja) | 記録再生制御方法及び記録再生回路 | |
| JPS63296521A (ja) | デジタルｐｌｌ回路 | |
| JPH11330954A (ja) | デジタルｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |