JPS5944144A - 同期信号発生装置 - Google Patents
同期信号発生装置Info
- Publication number
- JPS5944144A JPS5944144A JP57155373A JP15537382A JPS5944144A JP S5944144 A JPS5944144 A JP S5944144A JP 57155373 A JP57155373 A JP 57155373A JP 15537382 A JP15537382 A JP 15537382A JP S5944144 A JPS5944144 A JP S5944144A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- pcm
- phase
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明１まＰＣＭ１ｉ信において、直列伝送された信号
を受信して元Ｏ並列信号に変換するために必要な同期信
号発生装置に関する。
を受信して元Ｏ並列信号に変換するために必要な同期信
号発生装置に関する。
第１図・ま一般的な直並列変換回路の原理ブロックダイ
ヤグラムで、第２図にはそのタイムチャートを示してい
る。次に第１図の動作を説明する。
ヤグラムで、第２図にはそのタイムチャートを示してい
る。次に第１図の動作を説明する。
ＰＣＭ信号信号同フトレジスター２と同期信号発生回路
ｌに入力される。同期信号発生回路ｌでは、第２図のＰ
ＣＭ信号信号同期した同期信号すのクロックを発生する
。ＰＣＭ信号信号同フトレジスター２の直列入力端子に
加え、同期信号すをシフトレジスター２のクロック入力
端子に加えると、シフトレジスター２の並列出力の端子
ＤＩ−Ｄ８に・は、第２図のＴ、〜Ｔ、の時刻でのａ信
号の情報が並列に出力される。これをくりかえｒことに
よって、８ピツトの並列データがくりかえし得られる。
ｌに入力される。同期信号発生回路ｌでは、第２図のＰ
ＣＭ信号信号同期した同期信号すのクロックを発生する
。ＰＣＭ信号信号同フトレジスター２の直列入力端子に
加え、同期信号すをシフトレジスター２のクロック入力
端子に加えると、シフトレジスター２の並列出力の端子
ＤＩ−Ｄ８に・は、第２図のＴ、〜Ｔ、の時刻でのａ信
号の情報が並列に出力される。これをくりかえｒことに
よって、８ピツトの並列データがくりかえし得られる。
従来は同期信号発生装置として、第３図のブロック図と
第４図のそのタイムチャートに示すようなタンク回路５
を使用した方式を用いている。次にこの方式の動作を説
明する。第３図において波形整形回路３を通っだＰＣＭ
信号信号同分回路４に入力されてＰＣＭ信号信号同ツジ
部分のパルス信号Ｃを得る。こ・０パルス信号ＣをＱの
高いタンク回路５に入力すると、タンク回路５により第
４図信号ｄに示すような載設振動を起す。タンク回路５
のＱを所定の大きさにすることによって、次つエツジパ
ルスがくるまで振動を保つようにする。
第４図のそのタイムチャートに示すようなタンク回路５
を使用した方式を用いている。次にこの方式の動作を説
明する。第３図において波形整形回路３を通っだＰＣＭ
信号信号同分回路４に入力されてＰＣＭ信号信号同ツジ
部分のパルス信号Ｃを得る。こ・０パルス信号ＣをＱの
高いタンク回路５に入力すると、タンク回路５により第
４図信号ｄに示すような載設振動を起す。タンク回路５
のＱを所定の大きさにすることによって、次つエツジパ
ルスがくるまで振動を保つようにする。
この減衰振動つ信号ｄを波形整形回路６を通すことによ
って波形整形された同期信号すが得られる方式である。
って波形整形された同期信号すが得られる方式である。
しかしこのタンク回路５と用いた従来の同期信号発生回
路では、同期信号の周波数にずれが起るようなＰＣＭ信
号に対して１！ハ、対応できない。すなわち再生すべき
同期１６号の周波数が変動してもタンク回路５のＱが高
いためタンク回路５の固有周波数のクロックしか発生で
きず、ＰＣＩＶＩ（言（の相対関係が第４図のようには
ならずに、各タイミングでｐｃＭ信号からデータを取り
出しても、正規の並列データと異なったものとなる。
路では、同期信号の周波数にずれが起るようなＰＣＭ信
号に対して１！ハ、対応できない。すなわち再生すべき
同期１６号の周波数が変動してもタンク回路５のＱが高
いためタンク回路５の固有周波数のクロックしか発生で
きず、ＰＣＩＶＩ（言（の相対関係が第４図のようには
ならずに、各タイミングでｐｃＭ信号からデータを取り
出しても、正規の並列データと異なったものとなる。
次にテジタルオーディオディスク（Ｄ Ａ Ｄ）の光学
式のコンパクトディスク （以後ＣＤと略す）で読み出
されたＰＣＭ・信号の同期信号を再生する場合を例にと
り説明で−ｒる。ＣＤでは・１′＃報が６己録されてい
るトラックがディスク士の内周から外周へかけて素線状
になっており、ティスフ上りトラックをトレースする速
度（以後これを線速度と略ｔ）が一定／）もとて情報が
記録されていイ）。このだめに、ピックアップがトレー
スｆるトラックのディスクの中心からの位置（以後これ
（ピックアップの位置と呼ぶ）によって、一定の線速度
で情報が読み出せるようにディスク、７）回転数を制御
卸してやらなければならない。このためにばＰＣＭ信号
から再生された同期信号と基準７〕クロツクとを比較し
て、開明信号が基準ｔりも尚いか、低いかを判別し、そ
れによってディスクの回転を制御し゛〔いる。そして、
ピックアップの位置に対応したｆ）［／ビの回転数に達
していなくても、即ちＰＣＭ信号の伝送速ＩＷが、規定
値より幾分ずれている時でも対応した同期信号が供給さ
れなければならない。
式のコンパクトディスク （以後ＣＤと略す）で読み出
されたＰＣＭ・信号の同期信号を再生する場合を例にと
り説明で−ｒる。ＣＤでは・１′＃報が６己録されてい
るトラックがディスク士の内周から外周へかけて素線状
になっており、ティスフ上りトラックをトレースする速
度（以後これを線速度と略ｔ）が一定／）もとて情報が
記録されていイ）。このだめに、ピックアップがトレー
スｆるトラックのディスクの中心からの位置（以後これ
（ピックアップの位置と呼ぶ）によって、一定の線速度
で情報が読み出せるようにディスク、７）回転数を制御
卸してやらなければならない。このためにばＰＣＭ信号
から再生された同期信号と基準７〕クロツクとを比較し
て、開明信号が基準ｔりも尚いか、低いかを判別し、そ
れによってディスクの回転を制御し゛〔いる。そして、
ピックアップの位置に対応したｆ）［／ビの回転数に達
していなくても、即ちＰＣＭ信号の伝送速ＩＷが、規定
値より幾分ずれている時でも対応した同期信号が供給さ
れなければならない。
このことから前述したタンク回路方式の同期１［号発生
回路は採用できないこととなる。そこで、ＶＣＯ（電圧
制御発振器ンを用いだＰＬＬ回路（位相制御回路）にｔ
−で、こ；Ｄ再生すべき同期信号の変動に対処すること
が考えられ乙。第５図はＰＬＬ回路による従来の同期信
号発生装置を示しブロックダイヤグラムで、第６図吋そ
のタイムチャートである。次に５−Ａ５図をもとにして
動作を説明する。説明の便りためにＰＣＭ信号信号同期
信号ｂ／７）３周間分′〕パルスが連続しＣ出力されて
いるもつとｒる。ＰＣＭ信号信号同エツジ検出回路７に
入力されてＰＣＭ信号信号同ツジ部分でノくルス幅の狭
いエツジパルスｅを作って位相比較回路８に入力する。
回路は採用できないこととなる。そこで、ＶＣＯ（電圧
制御発振器ンを用いだＰＬＬ回路（位相制御回路）にｔ
−で、こ；Ｄ再生すべき同期信号の変動に対処すること
が考えられ乙。第５図はＰＬＬ回路による従来の同期信
号発生装置を示しブロックダイヤグラムで、第６図吋そ
のタイムチャートである。次に５−Ａ５図をもとにして
動作を説明する。説明の便りためにＰＣＭ信号信号同期
信号ｂ／７）３周間分′〕パルスが連続しＣ出力されて
いるもつとｒる。ＰＣＭ信号信号同エツジ検出回路７に
入力されてＰＣＭ信号信号同ツジ部分でノくルス幅の狭
いエツジパルスｅを作って位相比較回路８に入力する。
一方ｖｃｏｔｏから発生した同期信号ｂＶ寸、のこぎり
波発生回路１１ に入力されのこき゛り波４Ｈ＠ｆに変
換されて位相比較回路８に入力される。位４（］比較回
路８で（ｌまエラジノくルスＯでのこき゛り波１河号ｆ
つ信号間圧をサンプリングｔろ。
波発生回路１１ に入力されのこき゛り波４Ｈ＠ｆに変
換されて位相比較回路８に入力される。位４（］比較回
路８で（ｌまエラジノくルスＯでのこき゛り波１河号ｆ
つ信号間圧をサンプリングｔろ。
このサンプリングされた信号ｇ−５ま位相誤差に対応し
た１ぎ号であり、これをローバスフイ／Ｌり９を逃して
平均化し、ＶＣＯＬ’０ が発生ｒる同期イぎ号すの
位相及び周波数、うコントロール信号としてｖＣｏｌｏ
に入力する。
た１ぎ号であり、これをローバスフイ／Ｌり９を逃して
平均化し、ＶＣＯＬ’０ が発生ｒる同期イぎ号すの
位相及び周波数、うコントロール信号としてｖＣｏｌｏ
に入力する。
次にこの回路の位相誤差信号ｇの発生状況を説明する。
第６図７）ＰＣＭ信号信号同１期期間、ＰＣＭ信号信号
同期信号すがロックしている状態を示している。このと
きなま時刻ｔ１、ちのタイミングでエツジパルスｅによ
りのこぎり波信号ｆの電圧でサンプリングする。のこぎ
り波信号ｆの電圧は破線で示すＯボルトを中心にしＣ１
剖（→の惨性にのこぎり波電圧が発生１−７でいる。同
期信号すがＰＣＭ信号ａＫロックしているうＴ＋ ｄ＋
ｉＪ］では時刻ｔ１及び時刻ｔ、でサンプリングするの
こぎり波信号ｆ・υ電圧、／ｉＯボルトであるため、エ
ツジパルスｅでのこぎり波信号ｆをサンプリングした時
刻１．及び時刻ｔ２での位相誤差電圧ｇも略Ｏボルトで
ある。
同期信号すがロックしている状態を示している。このと
きなま時刻ｔ１、ちのタイミングでエツジパルスｅによ
りのこぎり波信号ｆの電圧でサンプリングする。のこぎ
り波信号ｆの電圧は破線で示すＯボルトを中心にしＣ１
剖（→の惨性にのこぎり波電圧が発生１−７でいる。同
期信号すがＰＣＭ信号ａＫロックしているうＴ＋ ｄ＋
ｉＪ］では時刻ｔ１及び時刻ｔ、でサンプリングするの
こぎり波信号ｆ・υ電圧、／ｉＯボルトであるため、エ
ツジパルスｅでのこぎり波信号ｆをサンプリングした時
刻１．及び時刻ｔ２での位相誤差電圧ｇも略Ｏボルトで
ある。
Ｔ２の期間はＣＤのディスクの回転数が外乱等により規
定の回転数からｌＯ％程度低くなってＰＣＭ信号信号同
ルス幅が変動したところを示している。
定の回転数からｌＯ％程度低くなってＰＣＭ信号信号同
ルス幅が変動したところを示している。
ＰＣＭ信号信号同波数が１０％低くなった場合、同期信
号すを発生するｖｃｏｔｏの出力周波数（以後ｆＶｃｏ
と略す）も１０％低くして周波数と位相ｒ合わせなけれ
ばならない。位相比較回路８ではＰＣＭ信号信号同０％
低くなったことを検出して対応した位相誤差信号ｇを出
力し、ローパスフィルタ９で平均化したあとＶＣＯＩＯ
に加えてｆＶＣｏを低くするように制御をむる。しかし
、ローパスフィルタ９の影響によりｆＶｃＯの周波数は
、急激には変化できない。こ、９ことからｆＶｃｏが１
０％低くなってＰＣＭ信号信号同期するまでの時間少な
くとも位相比較回路８・はｆＶｃｏを低くするだめの位
相誤差信号ｇを出しつづけるのが望ましい。第６図のＴ
２期間（はＰＣＭ信号ａ’７）パルス幅が変動しても、
ローパスフィルタ９の影？＃によりｆＶｃｏがしばらく
の間一定であると仮定したときの位相誤差信号ｇの発生
状況２示したものである。時刻ちのタイミングにおいて
、・ま、ＰＣＮＬＩＮ号ａと同期信号すとの位相が一致
しているため位相誤差信号ｇ、ま略０ボルトとなってい
る。次の時刻ｔ３のタイミングでりす、時刻ちと時刻ｔ
３間のＰＣＭ信号信号同ルス幅が同期信号すの３周期か
ら３．３周期に、拡がったとすると時刻ｔ３における位
相誤差ｒ（よ、ｆＶｃｏの位相に対してＸ３６０＝１０
８ ・・・・・・・・・・・・ｔｌ）式１式％（） の位相差が生じている。この位相誤差の方向を（−＋）
方向とする。さらに時刻ｔ４においてｖ′ｉ時刻ｔ３で
の位相差にさらに、（１）式の１０８°Ｄ立相差が加わ
るから合計２１６°の位相誤差となり１８ｏ０を越える
ため第６図の時刻−のタイミングに示すように、位相誤
差信号ｇは（→方向に出力される。このようにして時刻
ｔ３ないしｔ７の各タイミングにおける位相誤着生する
。同図からもわかるように時刻上３ないし勢の各タイミ
ングにおける゛位相誤差信号ｇｊはほとんど毎回極性が
反転している。このことはｆＶｃＱを高くすべきか、低
くｔべきかの制御信号が一定しないことを示している。
号すを発生するｖｃｏｔｏの出力周波数（以後ｆＶｃｏ
と略す）も１０％低くして周波数と位相ｒ合わせなけれ
ばならない。位相比較回路８ではＰＣＭ信号信号同０％
低くなったことを検出して対応した位相誤差信号ｇを出
力し、ローパスフィルタ９で平均化したあとＶＣＯＩＯ
に加えてｆＶＣｏを低くするように制御をむる。しかし
、ローパスフィルタ９の影響によりｆＶｃＯの周波数は
、急激には変化できない。こ、９ことからｆＶｃｏが１
０％低くなってＰＣＭ信号信号同期するまでの時間少な
くとも位相比較回路８・はｆＶｃｏを低くするだめの位
相誤差信号ｇを出しつづけるのが望ましい。第６図のＴ
２期間（はＰＣＭ信号ａ’７）パルス幅が変動しても、
ローパスフィルタ９の影？＃によりｆＶｃｏがしばらく
の間一定であると仮定したときの位相誤差信号ｇの発生
状況２示したものである。時刻ちのタイミングにおいて
、・ま、ＰＣＮＬＩＮ号ａと同期信号すとの位相が一致
しているため位相誤差信号ｇ、ま略０ボルトとなってい
る。次の時刻ｔ３のタイミングでりす、時刻ちと時刻ｔ
３間のＰＣＭ信号信号同ルス幅が同期信号すの３周期か
ら３．３周期に、拡がったとすると時刻ｔ３における位
相誤差ｒ（よ、ｆＶｃｏの位相に対してＸ３６０＝１０
８ ・・・・・・・・・・・・ｔｌ）式１式％（） の位相差が生じている。この位相誤差の方向を（−＋）
方向とする。さらに時刻ｔ４においてｖ′ｉ時刻ｔ３で
の位相差にさらに、（１）式の１０８°Ｄ立相差が加わ
るから合計２１６°の位相誤差となり１８ｏ０を越える
ため第６図の時刻−のタイミングに示すように、位相誤
差信号ｇは（→方向に出力される。このようにして時刻
ｔ３ないしｔ７の各タイミングにおける位相誤着生する
。同図からもわかるように時刻上３ないし勢の各タイミ
ングにおける゛位相誤差信号ｇｊはほとんど毎回極性が
反転している。このことはｆＶｃＱを高くすべきか、低
くｔべきかの制御信号が一定しないことを示している。
故に上記のような榮件下で・は、一般にＰＬＬ１路Ｉは
同期信号すをＰＣＭ１ぎ号ａにロックすることは困難で
あること全示している。このように、ＣＤのディスクか
ら読み出されたＰＣＭ信号で並列信号に変換するだめの
同期信号０再生回路）は、タンク回路方式でも、さらに
通常のＰＬＬ回路方式でも旧確な同期信号の再生が困難
である。
同期信号すをＰＣＭ１ぎ号ａにロックすることは困難で
あること全示している。このように、ＣＤのディスクか
ら読み出されたＰＣＭ信号で並列信号に変換するだめの
同期信号０再生回路）は、タンク回路方式でも、さらに
通常のＰＬＬ回路方式でも旧確な同期信号の再生が困難
である。
−そこで本発明・よこＯような従来のＰＬＬ回路の欠点
を改良し、第６図７）Ｔ２期間においても位相誤差信号
ｇがゾ定して得られるＬうにしたもっである。
を改良し、第６図７）Ｔ２期間においても位相誤差信号
ｇがゾ定して得られるＬうにしたもっである。
第７図は本発明による同期１ｄ号発生装置の一実施例Ｄ
ブロックダイヤクラムで、８５図に示す従来のＰＬＬ回
路・Ｄブロックダイヤグラムに、信号線りを加えたもの
である。この信号線りはＶＣＯ１Ｏヲエッジパルスｅで
リセットさせるためのもので５ろ。こＯ信号線りが加わ
つＣも、谷ブロックＤ基本機能・・よ従来のＰＬＬ回路
と同じである。
ブロックダイヤクラムで、８５図に示す従来のＰＬＬ回
路・Ｄブロックダイヤグラムに、信号線りを加えたもの
である。この信号線りはＶＣＯ１Ｏヲエッジパルスｅで
リセットさせるためのもので５ろ。こＯ信号線りが加わ
つＣも、谷ブロックＤ基本機能・・よ従来のＰＬＬ回路
と同じである。
第８図は、第７図に示すブロックダイヤグラムのタイム
チキードである。説明のザのため、ＣＤのディスクから
読み出されるＰＣＭ信号信号同ルス、嘔１・よ、同期イ
ビ号ｂ０３周期の１ｇ号とする。第８図のＴ、時間（は
、ＰＣＭ信号信号同期信号すとが開明して象り、時刻ｔ
、及び時刻ちに２ける位１・目誤差信号ｇＩよ、略０ボ
ルトとなっている。
チキードである。説明のザのため、ＣＤのディスクから
読み出されるＰＣＭ信号信号同ルス、嘔１・よ、同期イ
ビ号ｂ０３周期の１ｇ号とする。第８図のＴ、時間（は
、ＰＣＭ信号信号同期信号すとが開明して象り、時刻ｔ
、及び時刻ちに２ける位１・目誤差信号ｇＩよ、略０ボ
ルトとなっている。
本発明の同期１ｇ号発生装置で・′ｔエツジパルスθ”
ｃｖｃｏｔｏ を初期１直にもどし′Ｃいる （リセッ
ト）ため、同期１ぎ号すも初期値ＶＣもとる。第８図で
Ｉは再生クロック・１ｇ号すつ初朗幀を（）（零）と設
定している。第８図のＴ１期間における各波形は、第６
図に示を従来のＰＬＬ回路のタイムチャートの１１期曲
における波形と同じである。第８図のＴ２期間す纂６図
の’ｒ２ａ間と同じく、ディスクの回転が外乱等により
規定の回転数から１０％低くなって、ＰＣＭ信号信号同
ルス幅が１司期措号す、０３周期から３．３周期に変動
しても、ローパスフィルタ９７）影響によりｆＶｃｏが
しばらくの同一定であると仮定したときＤ位４１誤差悟
号ｐ・リボ生状況を示しＣいる。時刻ｔ２．１）タイミ
ングの位相差が０ （零）の点から時刻℃３のタイミン
グまでの位相差は前記（１）式より１０８°であって、
これに対応した位相誤差。
ｃｖｃｏｔｏ を初期１直にもどし′Ｃいる （リセッ
ト）ため、同期１ぎ号すも初期値ＶＣもとる。第８図で
Ｉは再生クロック・１ｇ号すつ初朗幀を（）（零）と設
定している。第８図のＴ１期間における各波形は、第６
図に示を従来のＰＬＬ回路のタイムチャートの１１期曲
における波形と同じである。第８図のＴ２期間す纂６図
の’ｒ２ａ間と同じく、ディスクの回転が外乱等により
規定の回転数から１０％低くなって、ＰＣＭ信号信号同
ルス幅が１司期措号す、０３周期から３．３周期に変動
しても、ローパスフィルタ９７）影響によりｆＶｃｏが
しばらくの同一定であると仮定したときＤ位４１誤差悟
号ｐ・リボ生状況を示しＣいる。時刻ｔ２．１）タイミ
ングの位相差が０ （零）の点から時刻℃３のタイミン
グまでの位相差は前記（１）式より１０８°であって、
これに対応した位相誤差。
信号ｔｚ７ｊｉｉ’）こぎり波信号ｆをエツジパルスｅ
ですンプリングし一乙第８図に示す如く（（１）方向Ｄ
パルスが発生しＣいる。ここでのこきり波信号ｆの発生
′は第、８図の本発明つ実施例では、同期信号すの文士
りのタイミングでリセットしているため、エツジパルス
ｅでｖｃＯｌＯが初期状弗にもどされ同期１６号すが初
期状態となっても、位相比較回路８が、位相誤差信号ｇ
を得るＤにさしつかえない。
ですンプリングし一乙第８図に示す如く（（１）方向Ｄ
パルスが発生しＣいる。ここでのこきり波信号ｆの発生
′は第、８図の本発明つ実施例では、同期信号すの文士
りのタイミングでリセットしているため、エツジパルス
ｅでｖｃＯｌＯが初期状弗にもどされ同期１６号すが初
期状態となっても、位相比較回路８が、位相誤差信号ｇ
を得るＤにさしつかえない。
時刻ｔ３のタイミングでＶＣＯＩＯが初期値にもどる（
リセットされる）ため、時刻ｔ４のタイミングにおける
１文相点、、はや・・より１０８°になろ。同僚にして
時刻ｔ４ ＋ ｔ！Ｉ＋ ｔ、、で％４ｈ期１１ｉ ｉ
ｉコもどろノテ、時刻ち、論、七７つ各タイミングＶＣ
おける位相差はや・すり１０８°になる。このようにし
Ｃ第８図に示すように位相誤差信号号ｇが（４）方向の
み発生ｒることになる。
リセットされる）ため、時刻ｔ４のタイミングにおける
１文相点、、はや・・より１０８°になろ。同僚にして
時刻ｔ４ ＋ ｔ！Ｉ＋ ｔ、、で％４ｈ期１１ｉ ｉ
ｉコもどろノテ、時刻ち、論、七７つ各タイミングＶＣ
おける位相差はや・すり１０８°になる。このようにし
Ｃ第８図に示すように位相誤差信号号ｇが（４）方向の
み発生ｒることになる。
上記のように本発明の同期信号発生装置＃： ＶＣよれ
ば従来と同じ栄沖（ＰＣＭ（ぎ号パルス幅が、丹生クロ
ック１百号ｂ 、０３周期で、ＰＣｔｖｌ１Ｍ号の周波
数が１０％低くなっだ時） ′／）ドでも安定しだ位相
誤差信号ｇが得られるため、ＰｃＭ１百号ａｔ／こ同期
１ぎ号すを同期させることができる。
ば従来と同じ栄沖（ＰＣＭ（ぎ号パルス幅が、丹生クロ
ック１百号ｂ 、０３周期で、ＰＣｔｖｌ１Ｍ号の周波
数が１０％低くなっだ時） ′／）ドでも安定しだ位相
誤差信号ｇが得られるため、ＰｃＭ１百号ａｔ／こ同期
１ぎ号すを同期させることができる。
また、本廃明の実施列でイ・よ、ＰｃＭ信号ａをデユー
ティ比５０％０パルスで、パルス幅Ｎ＆同期信号すの３
周期（３クロック幅）とし、周波数の変動αを１０％と
したが次にこのＮとαの許容範囲について説明する。Ｐ
ＣＭ信号のパルス１Ｉｌｉ？ｉＮ上位相に換算すると、 ３６０参Ｎ （０） の位相を持つことになる。ここでパルス幅Ｎが±α係変
動すると、 α の位相変動となる。このとき０か＋１８００以上となる
とＰＬＬ制御でＰＣＭ信号のパルス幅が（Ｎ＋ｌ）クロ
ック幅になるように制御し、θが−１８（１’以下にな
ると （Ｎ−ｔ）クロック幅になるように制御してしま
う。これはＰＣＭ１ｍ号ａから作られるエツジパルスθ
、が、／めこき゛り波信号ｆで制＠１される範囲を越え
て隣ののこき゛り波に移つＣしまうためである。従って
、（２）式よりＮとαθ槓が−５０（Ｎα〈＋５０
・・・・・・・・・・・ｉ；１式の範囲にあるとき１
は、本発明つり回路の位相誤差信号ｇは安定した出力を
出す。な督、デユーティ比が５０係ではないＰ ＣＭｌ
言号から１乍られたエツジパルスの最大のパルス間隔を
Ｎ′とすると、 。
ティ比５０％０パルスで、パルス幅Ｎ＆同期信号すの３
周期（３クロック幅）とし、周波数の変動αを１０％と
したが次にこのＮとαの許容範囲について説明する。Ｐ
ＣＭ信号のパルス１Ｉｌｉ？ｉＮ上位相に換算すると、 ３６０参Ｎ （０） の位相を持つことになる。ここでパルス幅Ｎが±α係変
動すると、 α の位相変動となる。このとき０か＋１８００以上となる
とＰＬＬ制御でＰＣＭ信号のパルス幅が（Ｎ＋ｌ）クロ
ック幅になるように制御し、θが−１８（１’以下にな
ると （Ｎ−ｔ）クロック幅になるように制御してしま
う。これはＰＣＭ１ｍ号ａから作られるエツジパルスθ
、が、／めこき゛り波信号ｆで制＠１される範囲を越え
て隣ののこき゛り波に移つＣしまうためである。従って
、（２）式よりＮとαθ槓が−５０（Ｎα〈＋５０
・・・・・・・・・・・ｉ；１式の範囲にあるとき１
は、本発明つり回路の位相誤差信号ｇは安定した出力を
出す。な督、デユーティ比が５０係ではないＰ ＣＭｌ
言号から１乍られたエツジパルスの最大のパルス間隔を
Ｎ′とすると、 。
５０ （Ｎ’びく＋５０ ・・・・・・・・・・・・
（４）式となることも明らかである。このことば１４）
式の条件さえ満たせば、第８図に示ζように、ＰＣＭ信
号ａのエツジ部分で毎回パルス七作る必要はなく、必要
に応じてｐｃＭ信号の文士り （又は立下り）のときだ
けエツジパルス七発生させてもよく、また、ＰＣ１■信
号ＤエツジのＭ回（Ｍは整数）おきにエツジパルスを発
生させ、あるいはランダム（（エツジパルスを発生する
ことによつＣも、恒相誤差出力を安′泄に得る涜が可能
である。
（４）式となることも明らかである。このことば１４）
式の条件さえ満たせば、第８図に示ζように、ＰＣＭ信
号ａのエツジ部分で毎回パルス七作る必要はなく、必要
に応じてｐｃＭ信号の文士り （又は立下り）のときだ
けエツジパルス七発生させてもよく、また、ＰＣ１■信
号ＤエツジのＭ回（Ｍは整数）おきにエツジパルスを発
生させ、あるいはランダム（（エツジパルスを発生する
ことによつＣも、恒相誤差出力を安′泄に得る涜が可能
である。
さらに１寸、（４）式の制限を多少越える瞬間があった
としても、半均的な位相誤差信号と安定した慣性に保つ
ようＶこ回路を構成することも０］能である。
としても、半均的な位相誤差信号と安定した慣性に保つ
ようＶこ回路を構成することも０］能である。
以上、本発明による同期信号発生装置をＣＤへ応用した
実施例として主に説明を行なったが、これ以外に磁気テ
ープを使用したデジタルオーディオ機器等（たとえば回
転ヘッドカ式Ｐ ＣＭプレーヤーやコンパクトカセット
ＰＣＭプレーヤー）のテープから読み出されたＰＣ！Ｖ
Ｉ信号からの同期信号再生に適用でき、Ｂｏまた、山気
ディスクや磁気ディスクを応用した光書き込み、光読み
出しによる光磁気ディスクのＰＣＭ信号からの同期信号
再生にも適用できる。
実施例として主に説明を行なったが、これ以外に磁気テ
ープを使用したデジタルオーディオ機器等（たとえば回
転ヘッドカ式Ｐ ＣＭプレーヤーやコンパクトカセット
ＰＣＭプレーヤー）のテープから読み出されたＰＣ！Ｖ
Ｉ信号からの同期信号再生に適用でき、Ｂｏまた、山気
ディスクや磁気ディスクを応用した光書き込み、光読み
出しによる光磁気ディスクのＰＣＭ信号からの同期信号
再生にも適用できる。
第１図は直並列変換回路の原理ブロックダイヤグラム１
．廓２図ｔは第１図のタイムチャート、第３図は従来の
同期信号発生装置ｆを示すブロック図、第４図（は第３
図のタイムチャート、１１ｇ５図・：ｊ：ＰＬＬ回路に
よる従来の同期信号発生装置を）Ｊ＜ ｊブロック図、
／＠６図・ま第５図のタイムチャート、第７図は本発明
による同期信号再生装Ｅ１ ｋ示すブロック図、第８図
は第７図のタイムチャートである。 ■・・・同期信号発生装置 ２・・・シフトレジスタ３
．６・・・波形金形回路 ４・・・微分回路５・・・
タンク回路 ７・・・エツジ俣出回路８・・・位
相比較回路 ９・・・ローパスフィルタ１０・・・
ＶＣＯ（電圧制御発蛋器） １１・・・のこぎり波発生回路
．廓２図ｔは第１図のタイムチャート、第３図は従来の
同期信号発生装置ｆを示すブロック図、第４図（は第３
図のタイムチャート、１１ｇ５図・：ｊ：ＰＬＬ回路に
よる従来の同期信号発生装置を）Ｊ＜ ｊブロック図、
／＠６図・ま第５図のタイムチャート、第７図は本発明
による同期信号再生装Ｅ１ ｋ示すブロック図、第８図
は第７図のタイムチャートである。 ■・・・同期信号発生装置 ２・・・シフトレジスタ３
．６・・・波形金形回路 ４・・・微分回路５・・・
タンク回路 ７・・・エツジ俣出回路８・・・位
相比較回路 ９・・・ローパスフィルタ１０・・・
ＶＣＯ（電圧制御発蛋器） １１・・・のこぎり波発生回路
Claims (1)
- 【特許請求の範囲】 入力されたＰＣＭ信号から同期したクロック信号を発生
ｔべく構成された同期信号発生装置において、ＰＣＭ信
号のエツジを検出するエツジ検出回路と、該エツジ検出
回路から得られたエツジパルスとのこぎり波発生回路か
らの信号とで入力ｒる位相比較器と、該位相比較器から
の位相誤差信−５ｋ 入力するローパスフィルタと、該
ローパスフィルタの出力信号にもとづいて同期信号を発
生する電圧制御発振器とを備え、上記のこぎり波発生回
路１該屯圧制仰発撮器から得られた同期信号によりのこ
ぎり波を発生するとともに上記エツジパルスが上記電圧
制御発生ａ【リセット信号として入力されることヲ寺舐
とする同期１Ｍ号光発生装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57155373A JPS5944144A (ja) | 1982-09-07 | 1982-09-07 | 同期信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57155373A JPS5944144A (ja) | 1982-09-07 | 1982-09-07 | 同期信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5944144A true JPS5944144A (ja) | 1984-03-12 |
| JPS645782B2 JPS645782B2 (ja) | 1989-01-31 |
Family
ID=15604510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57155373A Granted JPS5944144A (ja) | 1982-09-07 | 1982-09-07 | 同期信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5944144A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63318848A (ja) * | 1987-06-22 | 1988-12-27 | Furuno Electric Co Ltd | 同期信号発生回路装置 |
-
1982
- 1982-09-07 JP JP57155373A patent/JPS5944144A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63318848A (ja) * | 1987-06-22 | 1988-12-27 | Furuno Electric Co Ltd | 同期信号発生回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS645782B2 (ja) | 1989-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880000901B1 (ko) | 디스크 재생장치 | |
| US5579184A (en) | Playback clock signal generating circuit which uses a first and second phase lock loop | |
| US4672597A (en) | Clock signal reproducing circuit for a player reproducing information of a disc | |
| KR860001260B1 (ko) | 디지탈 변조신호 판독장치에 있어서의 클록 발생용 pll의 록 검출 방식 | |
| KR900001593B1 (ko) | 디지탈신호 재생회로 | |
| US4580278A (en) | Read clock producing system | |
| US4845574A (en) | Apparatus for recording and reproducing digital signals on magnetic tape | |
| US4580100A (en) | Phase locked loop clock recovery circuit for data reproducing apparatus | |
| JPS5944144A (ja) | 同期信号発生装置 | |
| EP0331016B1 (en) | Phase detector circuit for periodic signal using three sampling data | |
| US4489287A (en) | Phase synchronizing circuit for digital data reproduction | |
| JPH0249573B2 (ja) | ||
| JPS59177713A (ja) | 複数のヘツドで記録されたデイジタル信号の再生装置 | |
| JP2698455B2 (ja) | ビット同期回路 | |
| KR100223883B1 (ko) | 광 디스크 기록재생기의 회전제어장치 | |
| KR940006890B1 (ko) | 기록 매체 상에 정보를 자기적으로 기록하기 위한 방법 및 시스템 | |
| JP3311428B2 (ja) | トラック追従制御方法 | |
| JPH0154957B2 (ja) | ||
| JP2791509B2 (ja) | デジタル信号復調装置 | |
| JPH0465470B2 (ja) | ||
| JPS6258067B2 (ja) | ||
| JPS6062889A (ja) | モ−タ制御装置 | |
| JPH02156476A (ja) | ディスク記憶装置用ディジタル再生方法及び装置 | |
| JPS5822590A (ja) | モ−タ制御方法 | |
| JPH0136172B2 (ja) |