TWI552531B - 頻率合成器及頻率合成方法 - Google Patents

頻率合成器及頻率合成方法 Download PDF

Info

Publication number
TWI552531B
TWI552531B TW104143529A TW104143529A TWI552531B TW I552531 B TWI552531 B TW I552531B TW 104143529 A TW104143529 A TW 104143529A TW 104143529 A TW104143529 A TW 104143529A TW I552531 B TWI552531 B TW I552531B
Authority
TW
Taiwan
Prior art keywords
frequency
phase
locked loop
loop
output
Prior art date
Application number
TW104143529A
Other languages
English (en)
Other versions
TW201724756A (zh
Inventor
陳巍仁
李欣蓓
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW104143529A priority Critical patent/TWI552531B/zh
Priority to CN201610055823.3A priority patent/CN106921390B/zh
Priority to US15/085,016 priority patent/US9553596B1/en
Application granted granted Critical
Publication of TWI552531B publication Critical patent/TWI552531B/zh
Publication of TW201724756A publication Critical patent/TW201724756A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

頻率合成器及頻率合成方法
本揭露係關於一種頻率合成技術，詳而言之，係關於一種具有雙迴路鎖相迴路之頻率合成器及頻率合成方法。
由於無線通信技術的進步，可攜式通信裝置廣為人們使用，行動寬頻市場逐漸成長，為了因應更大量的資料傳輸需求，如何有效提升傳輸速度及頻寬變成為新一代行動通信的課題。
近年來3GPP(3rd Generation Partnership Project)致力於發展符合4G通訊協定的技術，並提出長時間進階演進技術(The Long-term Evolution-Advanced，LTE-A)第十版本(Release 10，R10)，也為第一個被國際電信聯盟承認的4G標準，其資料傳輸率在高速移動的環境下可達100(Mb/s)。於LTE-A技術中，載波聚合(Carrier Aggregation)為一個關鍵技術，其概念是在同一時間將不連續的頻段匯整使用，進而獲得更大的傳輸頻寬，以提升頻寬的使用效率。為了達到載波聚合的目的，無線通信裝置中的收發機(RF transceiver)必須動態的改變載波頻率。寬廣的載波 頻率範圍意味著提供地方頻率(Local Frequency)的頻率合成器(Frequency Synthesizer)必須擁有極為寬頻的輸出，但此使得振盪器設計困難，且複雜的頻寬條件也對頻率合成器的控制及頻率解析度提出挑戰。
因此，需要提出一種頻率合成器技術，期望在得到目標頻率外，同時可提供IQ相位，以符合頻率輸出範圍的規格，同時可兼顧頻率解析度，實為目前本技術領域人員急迫解決之技術問題。
本揭露係提出一種頻率合成器，係包含：輔助鎖相迴路以及主要鎖相迴路，其中，輔助鎖相迴路包括可調式非整數除頻器，該輔助鎖相迴路透過調整該可調式非整數除頻器之除數，以輸出所有頻帶之最大頻帶的通道頻率，該主要鎖相迴路包括可調式整數除頻器和混波器，以供該主要鎖相迴路藉由調整該可調式整數除頻器之除數，輸出該所有頻帶中每一個頻帶所需之中心頻率，且該混波器連接該主要鎖相迴路之輸出端及該輔助鎖相迴路之輸出端，以混合該中心頻率與該通道頻率而產生頻帶頻率，且其中，該可調式非整數除頻器所產生之量化雜訊經該輔助鎖相迴路濾波後，係降低對該主要鎖相迴路之影響。
本揭露還提出一種使用上述頻率合成器之無線收發機。
本揭露另提出一種頻率合成方法，包含：提供具有主要鎖相迴路以及輔助鎖相迴路之頻率合成器；透過調整該 輔助鎖相迴路之可調式非整數除頻器之除數，使該輔助鎖相迴路輸出所有頻帶之最大頻帶的通道頻率，以及透過調整該主要鎖相迴路之可調式整數除頻器之除數，使該主要鎖相迴路輸出該所有頻帶中每一個頻帶所需之中心頻率；以及令該主要鎖相迴路之混波器混合該通道頻率與該中心頻率，以產生頻帶頻率。
相較於習知技術，本揭露所提出之頻率合成器及頻率合成方法，主要由兩個鎖相迴路組成，其中，主要鎖相迴路使用寬頻振盪器來達成寬頻輸出的需求，輔助鎖相迴路使用和差調變器來達成高解析度的需求，該主要鎖相迴路之中心頻率與該輔助鎖相迴路之通道頻率經混波器混波後，產生主要鎖相迴路輸出之頻帶頻率，可再經多工器後產生符合頻率需求的頻率，另外，透過本揭露所提出之雙迴路機制，將有助於大幅降低量化雜訊的影響。
1‧‧‧頻率合成器
11‧‧‧主要鎖相迴路
111‧‧‧可調式整數除頻器
112‧‧‧第一相位頻率偵測器
113‧‧‧第一電荷幫浦
114‧‧‧第一迴路濾波器
115‧‧‧第一壓控震盪器
116‧‧‧第一迴路除頻器
12‧‧‧輔助鎖相迴路
121‧‧‧可調式非整數除頻器
122‧‧‧第二相位頻率偵測器
123‧‧‧第二電荷幫浦
124‧‧‧第二迴路濾波器
125‧‧‧第二壓控震盪器
126‧‧‧第二迴路除頻器
127‧‧‧和差調變器
13‧‧‧混波器
14‧‧‧多工器
15‧‧‧除二電路
S51~S53‧‧‧步驟
第1圖係為本揭露之頻率合成器之示意圖；第2A圖係為本揭露之頻率合成器第一實施例之示意圖；第2B圖係為本揭露之頻率合成器產生各種頻帶頻率之示意圖；第3圖係為本揭露之頻率合成器第二實施例之示意圖；第4圖係為本揭露之頻率合成器第三實施例之示意圖；以及 第5圖係為本揭露之頻率合成方法之步驟圖。
以下藉由特定的具體實施形態說明本揭露之技術內容，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本揭露之優點與功效。然本揭露亦可藉由其他不同的具體實施形態加以施行或應用。
請參照第1圖，係為本揭露之頻率合成器之示意圖。如圖所示，其顯示本揭露之頻率合成器1採用之雙迴路鎖相迴路(Phase-Locked-Loop，PLL)之架構，其中，頻率合成器1包括主要鎖相迴路(Main-PLL)11以及輔助鎖相迴路(Sub-PLL)12。
主要鎖相迴路11內包括可調式整數除頻器111，該可調式整數除頻器111可執行整數除式，故以1/M表示，可透過調整該可調式整數除頻器111之除數，使得主要鎖相迴路11輸出所有頻帶中每一個頻帶所需之中心頻率(Center Frequency)。
輔助鎖相迴路12內包括可調式非整數除頻器121，該可調式非整數除頻器121可執行非整數除式，故以1/N.f表示，該輔助鎖相迴路12透過調整該可調式非整數除頻器121之除數，使得輔助鎖相迴路12輸出所有頻帶之最大頻帶的通道頻率(Carrier Frequency)。
混波器13位於主要鎖相迴路11內，該混波器13連接該主要鎖相迴路11之輸出端及該輔助鎖相迴路12之輸出端，可用於混合主要鎖相迴路11之中心頻率與輔助鎖相迴 路12之通道頻率，以產生頻帶頻率，最後經濾波後，即為輸出頻率fout。
整個頻率合成器1的迴路中，將主要鎖相迴路11和輔助鎖相迴路12之出頻結果進行混波降頻，在混波後之頻率給主要鎖相迴路11作相位頻率比較，最後，可產生特定頻率訊號，例如前述之頻帶頻率。
另外，可調式非整數除頻器121所產生之量化雜訊，經該輔助鎖相迴路12濾波後，可降低對該主要鎖相迴路11之影響，此於後面將有說明。
由上可知，頻率合成器1是由兩個鎖相迴路組成，即主要鎖相迴路11與輔助鎖相迴路12，主要鎖相迴路11為整數鎖相迴路，其作用為輸出多個中心頻率給個別的頻帶使用，輔助鎖相迴路12為非整數鎖相迴路，其作用為輸出一個通道頻率供所有的頻帶使用，其頻率範圍可由最寬頻帶決定，透過混波器13將中心頻率與通道頻率相混合，將可產生主要鎖相迴路11的輸出頻率，即頻道頻率，藉此使頻率合成器1可產生符合頻率輸出範圍的頻率。
請參照第2A圖，係為本揭露之頻率合成器第一實施例之示意圖。如圖所示，將進一步說明頻率合成器1之主要鎖相迴路11與輔助鎖相迴路12的內部結構，其中，主要鎖相迴路11用於輸出多個中心頻率fCenter給個別的頻帶使用(但一次輸出一個)，該主要鎖相迴路11內包括第一相位頻率偵測器112、第一電荷幫浦113、第一迴路濾波器114以及第一壓控震盪器115。
第一相位頻率偵測器(PFD)112係用於比較外部輸入之參考訊號fRef與主要鎖相迴路11之頻帶頻率經可調式整數除頻器111除頻後兩者的相位差，並且產生等比例的電壓輸出，亦即第一輸出電壓，以控制第一電荷幫浦113對於第一迴路濾波器114的充/放電。
第一電荷幫浦(CP)113耦接於該第一相位頻率偵測器112，第一電荷幫浦113用以依據第一相位頻率偵測器112輸出之第一輸出電壓產生第一充/放電流，該第一充/放電流即用於對第一迴路濾波器114的充/放電。
第一迴路濾波器(loop-filter)114耦接於該第一電荷幫浦113，用以依據該第一充/放電流產生第一控制電壓。具體來說，第一迴路濾波器114可將高頻成分濾除以形成直流電壓值來作為第一壓控震盪器115的控制電壓，藉此控制第一壓控震盪器115的輸出訊號頻率。
第一壓控震盪器(VCO)115耦接於該第一迴路濾波器114，第一壓控震盪器115用以依據第一迴路濾波器114所產生之第一控制電壓來調整第一壓控震盪器115的輸出訊號頻率，亦即主要鎖相迴路11產生之中心頻率fCenter。第一壓控震盪器115可為電感電容振盪器(LC-VCO)
另外，在主要鎖相迴路11中可視需求，設置於第一壓控震盪器115與混波器13之間的第一迴路除頻器116，第一迴路除頻器116可用於將第一壓控震盪器115輸出之中心頻率fCenter進行除頻，第一迴路除頻器116的除數亦可視需求調整，故圖中以1/P表示，P為任意整數。
輔助鎖相迴路12用於輸出一個通道頻率fChannel供所有的頻帶使用，該輔助鎖相迴路12內還包括第二相位頻率偵測器122、第二電荷幫浦123、第二迴路濾波器124以及第二壓控震盪器125。
第二相位頻率偵測器122係用於比較外部輸入之參考訊號fRef與輔助鎖相迴路12之通道頻率fChannel經可調式非整數除頻器121除頻後兩者的相位差，並且產生等比例的電壓輸出，亦即第二輸出電壓，以控制第二電荷幫浦123對於第二迴路濾波器124的充/放電。
第二電荷幫浦123耦接於該第二相位頻率偵測器122，第二電荷幫浦123依據第二相位頻率偵測器122輸出之第二輸出電壓產生第二充/放電流，該第二充/放電流即用於對第二迴路濾波器124的充/放電。
第二迴路濾波器124耦接於該第二電荷幫浦123，用以依據該第二充/放電流產生第二控制電壓。具體來說，第二迴路濾波器124可將高頻成分濾除以形成直流電壓值來作為第二壓控震盪器125的控制電壓，藉此控制第二壓控震盪器125的輸出訊號頻率。
第二壓控震盪器125耦接於該第二迴路濾波器124，第二壓控震盪器125用以依據第二迴路濾波器124所產生之第二控制電壓來調整第二壓控震盪器125的輸出訊號頻率，亦即輔助鎖相迴路12產生之通道頻率fChannel。
另外，在輔助鎖相迴路12中可視需求，設置於第二壓控震盪器125與混波器13之間的第二迴路除頻器126，第 二迴路除頻器126可用於將第二壓控震盪器125輸出之通道頻率fChannel進行除頻。此除頻動作將可降低輔助鎖相迴路12之量化雜訊對於主要鎖相迴路11的影響。
具體來說，主要鎖相迴路11可使用寬頻振盪器來達成寬頻輸出的需求，而輔助鎖相迴路12為非整數鎖相迴路，其藉由和差調變器127來達成高解析度的需求，和差調變器127如圖中△Σ所示，然而，頻寬選擇時會面臨震盪器雜訊和量化雜訊(和差調變器127所產生)之取捨，亦即，若選擇頻寬小可抑制量化雜訊，若選擇頻寬大則會抑制震盪器雜訊。
因此，最好狀態是，主要鎖相迴路11可選擇較大頻寬，但輔助鎖相迴路12之量化雜訊的影響越小越好，因而在本揭露之頻率合成器1中，由於可調式非整數除頻器121放置於輔助鎖相迴路12中，故輔助鎖相迴路12之和差調變器127產生之量化雜訊會先濾過後再輸出，亦即會經過第二迴路除頻器126進行濾波，將不必要的雜訊濾除，故經混波器13混波後，使得量化雜訊變小，故傳送至主要鎖相迴路11的混波結果，將可大幅減少量化雜訊對主要鎖相迴路11的影響。
因此，透過將可調式非整數除頻器121放置於輔助鎖相迴路12中，可藉此設計良好的迴路頻寬來大幅降低量化雜訊在輸出的貢獻量。
請參照第2B圖，係為本揭露之頻率合成器產生各種頻帶頻率之示意圖。如前所述，主要鎖相迴路用於輸出多 個中心頻率fCenter給個別的頻帶使用內，輔助鎖相迴路用於輸出一個通道頻率fChannel供所有的頻帶使用，因而經混波器13混波後，將可產生所需的頻率。
如圖所示，希望頻率合成器可產生Band1、Band2、Band3的頻率，故主要鎖相迴路可產生fCenter1、fCenter2、fCenter3等三個中心頻率fCenter，輔助鎖相迴路可產生通道頻率fChannel，故在中心頻率與通道頻率混波下，將可產生所需之Band1、Band2、Band3的頻率，故可達到本揭露之產生符合需求的頻率輸出。
請參照第3圖，係為本揭露之頻率合成器第二實施例之示意圖。如圖所示，於本實施例之頻率合成器1中，主要鎖相迴路11內之第一相位頻率偵測器112、第一電荷幫浦113、第一迴路濾波器114、第一壓控震盪器115與第一迴路除頻器116以及輔助鎖相迴路12內之第二相位頻率偵測器122、第二電荷幫浦123、第二迴路濾波器124、第二壓控震盪器125與第二迴路除頻器126與第2圖所述設計相同，故不再贅述。於本實施例中，頻率合成器1還包括多工器14。
多工器14連接主要鎖相迴路11之輸出端，可用以決定主要鎖相迴路11輸出之頻帶頻率的維持或除頻。具體來說，多工器14可用於選擇輸出的倍數，例如輸出1倍、1/2倍或1/4倍等，亦即使主要鎖相迴路11輸出之頻帶頻率可透過多工器14進行倍數選擇。須說明者，於本實施例中，第一迴路除頻器116和第二迴路除頻器126可視需求增加 或移除。
請參照第4圖，係為本揭露之頻率合成器第三實施例之示意圖。如圖所示，於本實施例之頻率合成器1中，主要鎖相迴路11內以及輔助鎖相迴路12內各元件與第2圖所述設計相同，故不再贅述。於本實施例中，頻率合成器1還包括除二電路15。
除二電路15設置於多工器14與主要鎖相迴路11之輸出端之間，除二電路15可為多級串接(Cascade)設計，除二電路15作為頻率合成器1之輸出，藉此符合頻率輸出的需求，同時滿足輸出需具有IQ相位的需求。具體來說，由於除二電路15輸出即具有四相位信號，因此，不需要使用四相位振盪器(Quad.-VCO)即可達到四相位輸出的需求。同樣地，於本實施例中，第一迴路除頻器116和第二迴路除頻器126可視需求增加或移除。
另外，本揭露之頻率合成器可結合至無線收發機中，藉此提供無線收發機產生輸出頻率時之需求頻率。換言之，無線收發機內具有頻率合成器，該頻率合成器為雙迴路鎖相迴路設計，即包括主要鎖相迴路以及輔助鎖相迴路，而主要鎖相迴路以及輔助鎖相迴路之各元件設置及各類型運作模式，皆如同前面第1~4圖所述。
請參考第5圖，係說明本揭露之頻率合成方法之步驟圖。具體來說，本揭露之頻率合成方法，係透過提供雙迴路鎖相迴路，以輸出符合需求之頻帶頻率，特別是，於此提出之頻率合成方法中，可產生不受量化雜訊影響的較大 頻寬之頻率。更詳細步驟如下所述。
於步驟S51中，係提供具有主要鎖相迴路以及輔助鎖相迴路之頻率合成器。具體實施時，頻率合成器為雙迴路鎖相迴路，即主要鎖相迴路以及輔助鎖相迴路，主要鎖相迴路與輔助鎖相迴路將可通過混波，以產生所需頻率。
於步驟S52中，係透過調整該輔助鎖相迴路之可調式非整數除頻器之除數，使該輔助鎖相迴路輸出所有頻帶之最大頻帶的通道頻率，以及透過調整該主要鎖相迴路之可調式整數除頻器之除數，使該主要鎖相迴路輸出該所有頻帶中每一個頻帶所需之中心頻率。詳言之，輔助鎖相迴路用於輸出通道頻率供所有的頻帶使用，故可調整輔助鎖相迴路內部的可調式非整數除頻器之除數，藉此使輔助鎖相迴路輸出所有頻帶之最大頻帶的通道頻率。
另外，主要鎖相迴路用於輸出多個中心頻率給個別的頻帶使用，故可透過調整主要鎖相迴路內部的可調式整數除頻器之除數，以使主要鎖相迴路輸出給個別的頻帶使用的中心頻率。
於步驟S53中，係令該主要鎖相迴路之混波器混合該通道頻率與該中心頻率，以產生頻帶頻率。具體來說，主要鎖相迴路輸出給個別的頻帶使用的中心頻率，輔助鎖相迴路輸出所有頻帶之最大頻帶的通道頻率，該混波器連接該主要鎖相迴路之輸出端及該輔助鎖相迴路之輸出端，通過混波器混合，以產生頻帶頻率，並經由主要鎖相迴路濾波後，可供頻率合成器輸出。
另外，於本揭露之頻率合成方法中，還包括該輔助鎖相迴路濾波該可調式非整數除頻器所產生之量化雜訊，以降低該量化雜訊對該主要鎖相迴路之影響。詳言之，傳統設計採用單一迴路，因缺乏迴路之低通響應，故會讓量化雜訊的影響更明顯，反觀，本揭露採用雙迴路設計，故輔助鎖相迴路之可調式非整數除頻器所產生之量化雜訊，並不會影響主要鎖相迴路中的壓控震盪器，即輔助鎖相迴路可濾波其可調式非整數除頻器所產生之量化雜訊，亦即先經過輔助鎖相迴路之壓控震盪器進行濾波，也就是形成某種低功率響應，才會傳送至混波器，故可降低量化雜訊對於主要鎖相迴路中的壓控震盪器的影響，如此主要鎖相迴路中的壓控震盪器可選擇較大頻寬，兩者並不會有選擇上取捨問題。
於本揭露之頻率合成方法中，更包括該頻帶頻率通過連接該主要鎖相迴路之輸出端的多工器，以進行該頻帶頻率之維持或除頻，也就是說，在輸出之前，可利用多工器決定維持頻帶頻率或對頻帶頻率進行除頻。
於本揭露之頻率合成方法中，還包括該頻帶頻率通過該多工器之前，先通過設置於該多工器與該主要鎖相迴路之輸出端之間的多級串接的除二電路，亦即藉由通過不同的除頻器級數，以產生符合頻率輸出範圍的頻率。
綜上所述，本揭露所提出之頻率合成器及頻率合成方法，係採用兩個鎖相迴路組成，其中，主要鎖相迴路利用寬頻振盪器來達成寬頻輸出的需求，輔助鎖相迴路利用和 差調變器來達成高解析度的需求，特別是，由於輔助鎖相迴路可濾波其可調式非整數除頻器所產生之量化雜訊，在經過混波器混波主要鎖相迴路之中心頻率以及輔助鎖相迴路之通道頻率後，也不會影響主要鎖相迴路之頻帶頻率的輸出，之後，可經多工器或除二電路等選擇產生符合頻率輸出範圍的頻率，因此，本揭露所提出之雙迴路機制，不但可以輸出所需頻率，且即便選擇較寬頻率，也不會受到量化雜訊的影響。
上述實施形態僅例示性說明本揭露之原理及其功效，而非用於限制本揭露。任何熟習此項技藝之人士均可在不違背本揭露之精神及範疇下，對上述實施形態進行修飾與改變。因此，本揭露之權利保護範圍，應如後述之申請專利範圍所列。
1‧‧‧頻率合成器
11‧‧‧主要鎖相迴路
111‧‧‧可調式整數除頻器
12‧‧‧輔助鎖相迴路
121‧‧‧可調式非整數除頻器
13‧‧‧混波器

Claims (19)

  1. 一種頻率合成器，係包含：輔助鎖相迴路，係包括可調式非整數除頻器，該輔助鎖相迴路透過調整該可調式非整數除頻器之除數，以輸出所有頻帶之最大頻帶的通道頻率；以及主要鎖相迴路，係包括可調式整數除頻器和混波器，以供該主要鎖相迴路藉由調整該可調式整數除頻器之除數，輸出該所有頻帶中每一個頻帶所需之中心頻率，其中，該主要鎖相迴路更包括第一迴路除頻器，用於將該中心頻率進行除頻，且該混波器連接該主要鎖相迴路之輸出端及該輔助鎖相迴路之輸出端，以混合該中心頻率與該通道頻率而產生頻帶頻率，其中，該可調式非整數除頻器所產生之量化雜訊經該輔助鎖相迴路濾波後，係降低對該主要鎖相迴路之影響。
  2. 如申請專利範圍第1項所述之頻率合成器，其中，該主要鎖相迴路更包括：第一相位頻率偵測器，係用於比較外部輸入之參考訊號與該頻帶頻率經該可調式整數除頻器除頻後兩者的相位差並產生第一輸出電壓；第一電荷幫浦，耦接於該第一相位頻率偵測器，用以依據該第一輸出電壓產生第一充/放電流； 第一迴路濾波器，係耦接於該第一電荷幫浦，用以依據該第一充/放電流產生第一控制電壓；以及第一壓控震盪器，係耦接於該第一迴路濾波器，用以依據該第一控制電壓產生該中心頻率。
  3. 如申請專利範圍第2項所述之頻率合成器，其中，該第一迴路除頻器設置於該第一壓控震盪器與該混波器之間，用於將該第一壓控震盪器輸出之該中心頻率進行除頻。
  4. 如申請專利範圍第1項所述之頻率合成器，其中，該輔助鎖相迴路更包括：第二相位頻率偵測器，係用於比較外部輸入之參考訊號與該通道頻率經該可調式非整數除頻器除頻後兩者的相位差並產生第二輸出電壓；第二電荷幫浦，耦接於該第二相位頻率偵測器，用以依據該第二輸出電壓產生第二充/放電流；第二迴路濾波器，係耦接於該第二電荷幫浦，用以依據該第二充/放電流產生第二控制電壓；以及第二壓控震盪器，係耦接於該第二迴路濾波器，用以依據該第二控制電壓產生該通道頻率。
  5. 如申請專利範圍第4項所述之頻率合成器，其中，該輔助鎖相迴路更包括設置於該第二壓控震盪器與該混波器之間的第二迴路除頻器，用於將該第二壓控震盪器輸出之該通道頻率進行除頻。
  6. 如申請專利範圍第1項所述之頻率合成器，更包括 連接該主要鎖相迴路之輸出端的多工器，用以決定該頻帶頻率之維持或除頻。
  7. 如申請專利範圍第6項所述之頻率合成器，更包括設置於該多工器與該主要鎖相迴路之輸出端之間的多級串接的除二電路。
  8. 一種使用申請專利範圍第1項之頻率合成器的無線收發機。
  9. 如申請專利範圍第8項所述之收發機，其中，該頻率合成器之該主要鎖相迴路更包括：第一相位頻率偵測器，係用於比較外部輸入之參考訊號與該頻帶頻率經該可調式整數除頻器除頻後兩者的相位差並產生第一輸出電壓；第一電荷幫浦，耦接於該第一相位頻率偵測器，用以依據該第一輸出電壓產生第一充/放電流；第一迴路濾波器，係耦接於該第一電荷幫浦，用以依據該第一充/放電流產生第一控制電壓；以及第一壓控震盪器，係耦接於該第一迴路濾波器，用以依據該第一控制電壓產生該中心頻率。
  10. 如申請專利範圍第9項所述之收發機，其中，該第一迴路除頻器設置於該第一壓控震盪器與該混波器之間，用於將該第一壓控震盪器輸出之該中心頻率進行除頻。
  11. 如申請專利範圍第8項所述之收發機，其中，該頻率合成器之該輔助鎖相迴路更包括： 第二相位頻率偵測器，係用於比較外部輸入之參考訊號與該通道頻率經該可調式非整數除頻器除頻後兩者的相位差並產生第二輸出電壓；第二電荷幫浦，耦接於該第二相位頻率偵測器，用以依據該第二輸出電壓產生第二充/放電流；第二迴路濾波器，係耦接於該第二電荷幫浦，用以依據該第二充/放電流產生第二控制電壓；以及第二壓控震盪器，係耦接於該第二迴路濾波器，用以依據該第二控制電壓產生該通道頻率。
  12. 如申請專利範圍第11項所述之收發機，其中，該輔助鎖相迴路更包括設置於該第二壓控震盪器與該混波器之間的第二迴路除頻器，用於將該第二壓控震盪器輸出之該通道頻率進行除頻。
  13. 如申請專利範圍第8項所述之收發機，更包括連接該主要鎖相迴路之輸出端的多工器，用以決定該頻帶頻率之維持或除頻。
  14. 如申請專利範圍第13項所述之收發機，更包括設置於該多工器與該主要鎖相迴路之輸出端之間的多級串接的除二電路。
  15. 一種頻率合成方法，包含：提供具有主要鎖相迴路以及輔助鎖相迴路之頻率合成器；透過調整該輔助鎖相迴路之可調式非整數除頻器之除數，使該輔助鎖相迴路輸出所有頻帶之最大 頻帶的通道頻率，以及透過調整該主要鎖相迴路之可調式整數除頻器之除數，使該主要鎖相迴路輸出該所有頻帶中每一個頻帶所需之中心頻率，其中，該主要鎖相迴路包括用於將該中心頻率進行除頻之第一迴路除頻器；以及令該主要鎖相迴路之混波器混合該通道頻率與該中心頻率，以產生頻帶頻率。
  16. 如申請專利範圍第15項所述之頻率合成方法，其中，該輔助鎖相迴路濾波該可調式非整數除頻器所產生之量化雜訊，以降低該量化雜訊對該主要鎖相迴路之影響。
  17. 如申請專利範圍第15項所述之頻率合成方法，其中，該混波器連接該主要鎖相迴路之輸出端及該輔助鎖相迴路之輸出端，以混合該通道頻率與該中心頻率而產生該頻帶頻率。
  18. 如申請專利範圍第15項所述之頻率合成方法，更包括該頻帶頻率通過連接該主要鎖相迴路之輸出端的多工器，以進行該頻帶頻率之維持或除頻。
  19. 如申請專利範圍第18項所述之頻率合成方法，更包括該頻帶頻率通過該多工器之前，先通過設置於該多工器與該主要鎖相迴路之輸出端之間的多級串接的除二電路。
TW104143529A 2015-12-24 2015-12-24 頻率合成器及頻率合成方法 TWI552531B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104143529A TWI552531B (zh) 2015-12-24 2015-12-24 頻率合成器及頻率合成方法
CN201610055823.3A CN106921390B (zh) 2015-12-24 2016-01-27 频率合成器及频率合成方法
US15/085,016 US9553596B1 (en) 2015-12-24 2016-03-30 Frequency synthesizer and method for frequency synthesis

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104143529A TWI552531B (zh) 2015-12-24 2015-12-24 頻率合成器及頻率合成方法

Publications (2)

Publication Number Publication Date
TWI552531B true TWI552531B (zh) 2016-10-01
TW201724756A TW201724756A (zh) 2017-07-01

Family

ID=57794678

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104143529A TWI552531B (zh) 2015-12-24 2015-12-24 頻率合成器及頻率合成方法

Country Status (3)

Country Link
US (1) US9553596B1 (zh)
CN (1) CN106921390B (zh)
TW (1) TWI552531B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200195262A1 (en) * 2018-12-12 2020-06-18 Industrial Technology Research Institute Frequency synthesizer and method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6115586A (en) * 1997-05-30 2000-09-05 Integrated Circuit Systems, Inc. Multiple loop radio frequency synthesizer
US6931243B2 (en) * 2001-12-21 2005-08-16 Texas Instruments Incorporated Fully integrated low noise multi-loop synthesizer with fine frequency resolution for HDD read channel and RF wireless local oscillator applications
US7298218B2 (en) * 2004-08-06 2007-11-20 Stmicroelectronics S.A. Frequency synthesizer architecture

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3088233B2 (ja) * 1993-06-17 2000-09-18 日本電気株式会社 再生クロック生成回路
US6005443A (en) 1998-03-19 1999-12-21 Conexant Systems, Inc. Phase locked loop frequency synthesizer for multi-band application
JP3626399B2 (ja) 2000-08-17 2005-03-09 株式会社東芝 周波数シンセサイザ及びこれを用いたマルチバンド無線機
DE60129343T2 (de) 2001-12-12 2008-05-21 Sony Deutschland Gmbh Mehrband-Frequenzsynthesizer für mobile Endgeräte
KR100666479B1 (ko) 2004-08-30 2007-01-09 삼성전자주식회사 시그마 델타 변조기를 공유하는 수신 및 송신 채널 분수분주 위상 고정 루프를 포함한 주파수 합성기 및 그 동작방법
US7098754B2 (en) * 2005-01-31 2006-08-29 Rf Micro Devices, Inc. Fractional-N offset phase locked loop
US7928807B2 (en) 2005-09-16 2011-04-19 Qualcomm Incorporated Frequency synthesizer architecture for multi-band ultra-wideband system
US7321268B2 (en) 2005-11-04 2008-01-22 Via Technologies Ultra wideband and fast hopping frequency synthesizer for MB-OFDM wireless application
TWI316793B (en) 2006-06-28 2009-11-01 Realtek Semiconductor Corp Frequency synthesizer with a plurality of frequency locking circuits
KR100819390B1 (ko) 2006-09-21 2008-04-04 지씨티 세미컨덕터 인코포레이티드 2개의 위상 동기 루프를 사용한 주파수 합성기
TWI341090B (en) 2007-05-14 2011-04-21 Alcor Micro Corp Frequency synthesizer applied to frequency hopping system
US20100073052A1 (en) 2008-09-19 2010-03-25 Samsung Electro-Mechanics Company, Ltd Fractional resolution integer-n frequency synthesizer
CN102158227B (zh) * 2010-02-11 2013-04-17 奇景光电股份有限公司 非整数n型锁相回路
US20120112806A1 (en) 2010-11-09 2012-05-10 Sony Corporation Frequency synthesizer and frequency synthesizing method
CN102468848B (zh) * 2010-11-11 2014-07-02 晨星软件研发(深圳)有限公司 具有校正功能的锁相回路及其校正方法
TWI505647B (zh) 2010-12-08 2015-10-21 Univ Nat Taiwan 頻率合成器及其頻率合成方法
US9112517B1 (en) * 2013-06-04 2015-08-18 Pmc-Sierra Us, Inc. Low-noise flexible frequency clock generation from two fixed-frequency references

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6115586A (en) * 1997-05-30 2000-09-05 Integrated Circuit Systems, Inc. Multiple loop radio frequency synthesizer
US6931243B2 (en) * 2001-12-21 2005-08-16 Texas Instruments Incorporated Fully integrated low noise multi-loop synthesizer with fine frequency resolution for HDD read channel and RF wireless local oscillator applications
US7298218B2 (en) * 2004-08-06 2007-11-20 Stmicroelectronics S.A. Frequency synthesizer architecture

Also Published As

Publication number Publication date
TW201724756A (zh) 2017-07-01
US9553596B1 (en) 2017-01-24
CN106921390B (zh) 2020-03-03
CN106921390A (zh) 2017-07-04

Similar Documents

Publication Publication Date Title
TWI528725B (zh) 寬頻頻率合成器及其頻率合成方法
US6414555B2 (en) Frequency synthesizer
CN105577178B (zh) 一种宽带低相位噪声Sigma-Delta锁相环
US8502575B2 (en) Fractional-N PLL using multiple phase comparison frequencies to improve spurious signal performance
US8446194B2 (en) Spread spectrum clock generating circuit
CN106533439A (zh) 一种低相位噪声频率合成器
TWI501559B (zh) 頻率合成器及其頻率合成方法
TWI678888B (zh) 頻率合成器及其頻率合成方法
CN110445491B (zh) 一种基于预设频率及动态环路带宽的锁相环
WO2004082160A1 (en) Mutti-band frequency synthesizer
US20140015578A1 (en) Apparatus and method for performing spread-spectrum clock control
US20130271229A1 (en) Method and apparatus for local oscillator
US7295824B2 (en) Frequency multiplier pre-stage for fractional-N phase-locked loops
TWI552531B (zh) 頻率合成器及頻率合成方法
TWI505647B (zh) 頻率合成器及其頻率合成方法
TW201535981A (zh) 頻率合成器
KR20010050500A (ko) 이중 루프 위상고정 루프
US6928127B2 (en) Frequency synthesizer with prescaler
US8779863B2 (en) Generating an oscillator signal having a desired frequency in a continuous frequency range
TWI650948B (zh) 使用鎖相迴路之頻率合成
TWI552532B (zh) 展頻時脈產生器與展頻時脈信號產生方法
US20140184274A1 (en) Fractional-n frequency synthesizer with low quantization noise
Li et al. Fast settling and low phase noise synthesizer and vco design
CN115940936A (zh) 一种双反馈环路结构的小数分频锁相环电路
CN105024694A (zh) 单环宽带锁相环