JP3049717B2 - 映像信号再生装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ビデオディスクプレーヤなどの映像信号再
生装置の時間軸補正及び信号欠落時の処理に関するもの
である。

従来の技術 近年、映像信号再生装置はビデオディスクプレーヤや
ビデオテープレコーダなどとして普及している。特に映
像信号再生装置においては時間軸補正回路により、ディ
スク偏心や、テープ走行系等で発生する高周波のジッタ
成分を取り除かないと、再生画面に色が着かなかった
り、色むらを発生したりするので、高性能で安価な時間
軸補正回路の導入が望まれている。近年では、メモリ等
のディジタル素子が安価に入手できる等の理由により、
ディジタル可変遅延素子（FIFO）を用いた時間軸補正回
路も導入されている。

また、映像信号再生装置では、読み取り信号のドロッ
プアウト（信号の欠落）に対する補償も必要である。一
般には、ドロップアウト時に一水平走査時間前の映像信
号で置き換えることによりドロップアウト補償の実現が
行われており、より安価で、ドロップアウト補償がで
き、かつ高性能な時間軸補正ができる映像信号再生装置
の実現が望まれている。

以下、図面を参照しながら上述した従来の映像信号再
生装置の一例としてビデオディスクプレーヤを例にとっ
て説明する。

第４図は、従来例の映像信号再生装置の構成を示すブ
ロック図である。図において１はビデオディスク、２は
ピックアップ、３は映像信号復調回路、４はドロップア
ウト検出回路、５は遅延線、６はドロップアウト補償信
号発生回路、７はスイッチ、８はA/D変換器、９はディ
ジタル可変遅延素子、10はD/A変換器、11は端子、12は
水平同期分離回路、13は基準同期発生回路、14は第１の
位相比較器、15は第１のループフィルタ、16はモータ駆
動回路、17はスピンドルモータ、18はカラーバースト分
離回路、19は基準カラーバースト発生回路、20は第２の
位相比較器、21は第２のループフィルタ、22はVCO（電
圧制御可変周波数発振回路）、23は1Hラッチ、24は補間
回路、25は可変位相発振器である。

第５図は、従来例の映像信号再生装置のディジタル可
変遅延素子の構成を示すブロック図である。図において
26は書き込みクロック入力端子、27は読みだしクロック
入力端子、28はデータ入力端子、29は書き込みアドレス
ポインタ、30はメモリアレイ、31は読みだしアドレスポ
インタ、32はデータ出力端子である。

以上のように構成された従来の映像信号再生装置につ
いて、以下にその動作の説明をする。

第４図において、ビデオディスク１に記録された信号
をピックアップ２が電気信号に変換する、ピックアップ
２の出力は、映像信号復調回路３によりコンポジットビ
デオ信号に復調されスイッチ７に入力される。ドロップ
アウト検出回路４は、ピックアップ２の出力のレベルや
周波数が記録信号以外の領域にあった時、ドロップアウ
トとして検出し、スイッチ７を制御する。遅延線５は、
入力信号に約一水平時間の遅延を与える、ドロップアウ
ト補償信号発生回路６は遅延線５の出力のうち、輝度信
号成分のみを取り出し、スイッチ７のもう一方の入力に
入力する。これは、コンポジット映像信号では、一水平
走査ごとにクロマ信号の位相が反転しているため、輝度
のみを補償する為である。

スイッチ７でドロップアウト補償されたビデオ信号
は、A/D変換器８で８ビットのディジタル信号に変換さ
れ、ディジタル可変遅延素子９に入力される。同時に、
コンポジットビデオ信号は、水平同期分離回路12に入力
される。水平同期分離回路12は、入力されたビデオ信号
より、水平同期信号のみを抽出し第１の位相比較器14に
入力する。第１の位相比較器14のもう一方の入力には、
基準同期発生回路13の出力が入力される。第１の位相比
較器14の出力は、第１のループフィルタ15に入力され、
第１のループフィルタ15の出力は、モータ駆動回路16に
入力され、モータ駆動回路16の出力でスピンドルモータ
17が回転する。すなわち、基準同期発生回路13の発生信
号と、第１の水平同期分離回路12の出力の位相が合うよ
うにスピンドルモータ17の回転数が制御される。今、基
準同期発生回路13の発振周波数を、正規のビデオ信号の
水平走査周波数にしておけば、スピンドルモータ17は、
映像信号復調回路３の出力が、正規のビデオ信号の周波
数になるように制御される。しかし、映像信号復調回路
３の出力は、ビデオディスク１の偏心などによって、ス
ピンドルモータ17の制御だけでは充分に取りきれない高
周波のジッタ成分が含まれており、そのままでは、テレ
ビ受像器で再生できない。従って、そのジッタ成分を取
り除くためにディジタル可変遅延素子９が用いられる。

A/D変換器８の出力は、カラーバースト分離回路18に
入力される。カラーバースト分離回路18は、入力された
ディジタルビデオ信号より、カラーバースト信号のみを
抽出し、第２の位相比較器20に入力する。第２の位相比
較器20のもう一方の入力には、基準カラーバースト発生
回路19の出力が入力される。第２の位相比較器20の出力
は、第２のループフィルタ21に入力され、第２のループ
フィルタ21の出力は、VCO22の制御入力として入力さ
れ、VCO22の発振周波数を変化させる。VCO22の出力は、
ディジタル可変遅延素子９の書き込みクロックとして用
いられる。可変位相発振器25の出力は、ディジタル可変
遅延素子９の読みだしクロックとして用いられる。従っ
て、ディジタル可変遅延素子９では、入力された信号
は、VCO22の発振周波数と可変位相発振器25の発振周波
数の差に応じた時間の遅延を受け出力される。今、可変
位相発振器25の発振周波数を、正規のビデオ信号の水平
走査信号の正数倍にし、VCO22の発振周波数の中央値も
可変位相発振器25の発振周波数にほぼ等しくなるように
設定すれば、基準カラーバースト発生回路19の発生信号
とカラーバースト分離回路18の出力の位相が合うように
VCO22が制御される。VCO22は純電気的にその制御特性が
決定できるので、高い周波数領域まで制御することが出
来、従ってスピンドルモータ17の制御で取りきれなかっ
た高周波のジッタを抑圧することが出来る。

従って、端子11の出力は、そのままテレビ受像器で再
生する事が出来る。

次に、ディジタル可変遅延素子９の動作を説明する。
第５図において、書き込みクロック入力端子26には書き
込みクロック即ち、第４図におけるVCO22の出力が入力
される。読みだしクロック入力端子27には、第４図にお
ける可変位相発振器25の出力が入力される。メモリアレ
イ30は、８ビットの入出力を持ち、書き込み、読みだし
のアドレスを、独立に制御できる。書き込みアドレスポ
インタ29は、書き込みクロックを計数し、順次インクリ
メントし、ある設定値に達するとリセットされる。デー
タ入力端子28には、第４図におけるA/D変換器８の出力
が接続されており、その信号はメモリアレイ30の中の書
き込みアドレスポインタ29により指定されるメモリセル
に格納される。データ出力端子32は、第４図におけるD/
A変換器10に接続されており、その信号には、メモリア
レイ30の中の読みだしアドレスポインタ31により指定さ
れるメモリセルに格納されている情報が出力される。読
みだしアドレスポインタ31は読みだしクロックを計数
し、順次インクリメントし、ある設定値に達するとリセ
ットされる。

今、書き込みアドレスポインタ29、及び読みだしアド
レスポインタ31の両方のリセットされる設定値を等しく
入力ビデオ信号の２水平走査時間に該当する値とし、更
に、初期設定において書き込みアドレスポインタ29が動
作し始めてから1.5水平走査時間経過した後に読みだし
アドレスポインタ31が動作開始する様にすると、それぞ
れのアドレスポインタの動作は第６図に示すようにな
る。図において実線は、読みだしアドレスポインタ31の
値の変化を示し、破線は、書き込みアドレスポインタ29
の値の変化を示す。実際の両アドレスポインタの値はデ
ィジタル値なので飛び飛びの値をとるが、ここでは見や
すさを考慮して連続的に示してある。書き込みクロック
は、VCO22で発生されるクロックでありこれは、第２の
位相比較器20で検出された基準カラーバースト位相に対
する、カラーバースト分離回路18の出力の位相誤差に応
じて周波数が変化している。一方読みだしクロックは、
可変位相発振器25が発振する一定周波数のクロックであ
るのでこれによりディジタル可変遅延素子９において遅
延時間を制御でき、入力データ信号に含まれているジッ
タを取り除いて出力する事ができる。初期設定において
書き込みアドレスポインタ29が動作し始めてから1.5水
平走査時間経過した後に読みだしアドレスポインタ31が
動作開始する様にするのは、必ず、データの書き込みが
読みだしの前に行われる様にするためである。

また、カラーバースト分離回路18、基準カラーバース
ト発生回路19、第２の位相比較器20、第２のループフィ
ルタ21、VCO22によって構成されるPLLでは除去しきれな
い残留ジッタを除去する為に、本従来例の映像信号再生
装置には、フィードフォワード系ジッタ抑圧手段を持
つ。即ち、第２の位相比較器20においては、１水平走査
に１度ずつの位相比較データが、出力されるので、PLL
系周波数特性は、そのサンプルホールド特性によって制
限を受ける。従って、そのサンプル間のデータを誤差内
挿し、その誤差内挿データにより可変位相発振器25の位
相を変化させる事によって、ディジタル可変遅延素子９
から読み出されるビデオ信号の時間軸を変化させて、ジ
ッタの抑圧を行っている。

PLL系の残留誤差信号を内挿するために、第２の位相
比較器20の出力を、1Hラッチ23で１水平期間だけ遅ら
せ、補間回路24によって、1Hラッチ23の出力値から、第
２の位相比較器値まで、１水平時間において直線補間
し、変化させる。この補間回路出力によって、可変位相
発振器25の発振位相を変化させれば、第２の位相比較器
20のサンプルホールド特性の制限を受ける事なく、残留
ジッタを抑圧する事が可能である。

ディジタル可変遅延素子９の平均遅延時間が、1.5水
平走査時間であるのは、補間回路24の出力と、読み出し
の時間を合わせるためのものであり、1.5水平走査時間
のうち、１水平走査時間は、その時間に用いる。第６図
に、第２の位相比較器20の位相誤差検出ポイントと補間
回路24の出力と、ディジタル可変遅延素子９のデータ読
み出しの時間関係を図示する。従って、この映像信号再
生装置では±0.5水平走査時間のジッタまで再生可能と
なる。

発明が解決しようとする課題 しかしながら、この様な構成の映像信号再生装置で
は、ドロップアウト補償のために１水平走査時間の遅延
線が必要で、またジッタ抑圧のために２水平走査時間の
ディジタル可変遅延素子が必要であり、回路が複雑化
し、安価な映像信号再生装置の提供を妨げるという欠点
があった。

課題を解決するための手段 上記課題を解決するため、本発明の映像信号再生装置
は、入力映像信号のドロップアウトを検出するドロップ
アウト検出回路と、入力映像信号に含まれる同期信号を
抽出する同期分離回路と、基準同期信号を発生する同期
発生回路と、同期分離回路の出力と同期発生回路の出力
の位相を比較する位相比較器と、位相比較器の出力の高
周波成分を減衰させるループフィルタと、ループフィル
タ出力によって発振周波数を可変する可変周波数発振回
路と、可変周波数発振回路の出力に同期して、入力映像
信号の１水平走査時間に該当する遅延を与える第１の遅
延回路と、位相比較器の出力を入力映像信号の１水平走
査時間ラッチするラッチ回路と、ラッチ回路と位相比較
器の出力とを入力し１水平走査時間に渡って位相誤差を
補間する補間回路と、補間回路出力に応じて発振位相を
変化させる可変位相発振回路と、第１の遅延回路出力を
可変周波数発振回路出力に同期して入力し可変位相発振
回路出力に同期して出力する第２の遅延回路と、第１の
遅延回路出力よりドロップアウト補償信号を生成するド
ロップアウト補償信号発生回路と、ドロップアウト検出
回路出力に応じて、入力映像信号とドロップアウト補償
信号発生回路の出力とを選択して第１の遅延回路に入力
するスイッチとを備える。

作 用 本発明では、上記した構成により、ドロップアウト補
償データ生成用の遅延時間を、フィードフォワード系の
誤差内挿時間あわせのための遅延素子で行う事により、
従来、必要であったドロップアウト補償用の１水平時間
の遅延線を廃止できるので、より安価で、ドロップアウ
ト補償ができ、かつ高性能な時間軸補正ができる映像信
号再生装置を提供する事が可能となる。

実施例 以下、本発明の一実施例の映像信号再生装置としてビ
デオディスクプレーヤを例にとって、図面を参照しなが
ら説明する。

第１図は、本発明の一実施例の映像信号再生装置の構
成を示すブロック図である。図において41はビデオディ
スク、42はピックアップ、43は映像信号復調回路、44は
ドロップアウト検出回路、45はA/D変換器、46はドロッ
プアウト補償信号発生回路、47はスイッチ、48はディジ
タル1H遅延素子、49はディジタル可変遅延素子、50はD/
A変換器、51は端子、52は水平同期分離回路、53は基準
同期発生回路、54は第１の位相比較器、55は第１のルー
プフィルタ、56はモータ駆動回路、57はスピンドルモー
タ、58はカラーバースト分離回路、59は基準カラーバー
スト発生回路、60は第２の位相比較器、61は第２のルー
プフィルタ、62はVCO（電圧制御可変周波数発振回
路）、63は1Hラッチ、64は補間回路、65は可変位相発振
器である。

第２図は、本発明の一実施例の映像信号再生装置のデ
ィジタル可変遅延素子の構成を示すブロック図である。
図において66は書き込みクロック入力端子、67は読みだ
しクロック入力端子、68はデータ入力端子、69は書き込
みアドレスポインタ、70はメモリアレイ、71は読みだし
アドレスポインタ、72はデータ出力端子である。

以上のように構成された本発明の一実施例の映像信号
再生装置について、以下にその動作の説明をする。

第１図において、ビデオディスク41に記録された信号
をピックアップ42が電気信号に変換する、ピックアップ
42の出力は、映像信号復調回路43によりコンポジットビ
デオ信号に復調される。ドロップアウト検出回路44は、
ピックアップ42の出力のレベルや周波数が記録信号以外
の領域にあった時、ドロップアウトとして検出し、スイ
ッチ47を制御する。コンポジットビデオ信号は、A/D変
換器45で８ビットのディジタル信号に変換され、スイッ
チ47に入力される。スイッチ47の出力は、ディジタル1H
遅延素子48に入力され、約１水平時間の遅延を受け、ド
ロップアウト補償信号発生回路46に入力される。ドロッ
プアウト補償信号発生回路46は、その入力のうち輝度信
号成分のみを取り出し、スイッチ47のもう一方の入力に
入力される。これは、コンポジット映像信号では、１水
平走査ごとにクロマ信号の位相が反転しているため輝度
のみを補償する為である。

スイッチ47でドロップアウト補償されたビデオ信号
は、ディジタル可変遅延素子49に入力される。

映像信号復調回路43の出力は、水平同期分離回路52に
入力される。水平同期分離回路52は、入力されたビデオ
信号より、水平同期信号のみを抽出し第１の位相比較器
54に入力する。第１の位相比較器54のもう一方の入力に
は、基準同期発生回路53の出力が入力される。第１の位
相比較器54の出力は、第１のループフィルタ55に入力さ
れ、第１のループフィルタ55の出力は、モータ駆動回路
56に入力され、モータ駆動回路56の出力でスピンドルモ
ータ57が回転する。すなわち、基準同期発生回路53の発
生信号と、第１の水平同期分離回路52の出力の位相が合
うようにスピンドルモータ57の回転数が制御される。
今、基準同期発生回路53の発振周波数を、正規のビデオ
信号の水平走査周波数にしておけば、スピンドルモータ
57は、映像信号復調回路43の出力が、正規のビデオ信号
の周波数になるように制御される。しかし、映像信号復
調回路43の出力は、ビデオディスク41の偏心などによっ
て、スピンドルモータ57の制御だけでは充分に取りきれ
ない高周波のジッタ成分が含まれており、そのままで
は、テレビ受像器で再生できない。従って、そのジッタ
成分を取り除くためにディジタル可変遅延素子49が用い
られる。

A/D変換器45の出力は、カラーバースト分離回路58に
入力される。カラーバースト分離回路58は、入力された
ディジタルビデオ信号より、カラーバースト信号のみを
抽出し、第２の位相比較器60に入力する。第２の位相比
較器60のもう一方の入力には、基準カラーバースト発生
回路59の出力が入力される。第２の位相比較器60の出力
は、第２のループフィルタ61に入力され、第２のループ
フィルタ61の出力は、VCO62の制御入力として入力さ
れ、VCO62の発振周波数を変化させる。VCO62の出力は、
ディジタル可変遅延素子49の書き込みクロックとして用
いられる。可変位相発振器65の出力は、ディジタル可変
遅延素子49の読みだしクロックとして用いられる。従っ
て、ディジタル可変遅延素子49では、入力された信号
は、VCO62の発振周波数と、可変位相発振器65の発振周
波数の差に応じた時間の遅延を受け出力される。今、可
変位相発振器65の発振周波数を正規のビデオ信号の水平
走査信号の整数倍にし、VCO62の発振周波数の中央値
も、可変位相発振器65の発振周波数にほぼ等しくなるよ
うに設定すれば、基準カラーバースト発生回路59の発生
信号とカラーバースト分離回路58の出力の位相が合うよ
うにVCO62が制御される。VCO62は純電気的にその制御特
性が決定できるので、高い周波数領域まで制御すること
が出来、従ってスピンドルモータ57の制御で取りきれな
かった高周波のジッタを抑圧することが出来る。

従って、端子51の出力は、そのままテレビ受像器で再
生する事が出来る。

次に、ディジタル可変遅延素子49の動作を説明する。
第２図において、書き込みクロック入力端子66には書き
込みクロック即ち、第１図におけるVCO62の出力が入力
される。読みだしクロック入力端子67には第１図におけ
る可変位相発振器65の出力が入力される。メモリアレイ
70は、８ビットの入出力を持ち、書き込み、読みだしの
アドレスを、独立に制御できる。書き込みアドレスポイ
ンタ69は書き込みクロックを計数し、順次インクリメン
トし、ある設定値に達するとリセットされる。データ入
力端子68には、第１図におけるA/D変換器45の出力が接
続されており、その信号は、メモリアレイ70の中の書き
込みアドレスポインタ69により指定されるメモリセルに
格納される。データ出力端子72は、第１図におけるD/A
変換器50に接続されており、その信号には、メモリアレ
イ70の中の読みだしアドレスポインタ71により指定され
るメモリセルに格納されている情報が出力される。読み
だしアドレスポインタ71は、読みだしクロックを計数
し、順次インクリメントし、ある設定値に達するとリセ
ットされる。

今、書き込みアドレスポインタ69、及び読みだしアド
レスポインタ71の両方のリセットされる設定値を等しく
入力ビデオ信号の１水平走査時間に該当する値とし、更
に、初期設定において書き込みアドレスポインタ69が動
作し始めてから0.5水平走査時間経過した後に読みだし
アドレスポインタ71が動作開始する様にすると、それぞ
れのアドレスポインタの動作は第３図に示すようにな
る。図において実線は、読みだしアドレスポインタ71の
値の変化を示し、破線は、書き込みアドレスポインタ69
の値の変化を示す。実際の両アドレスポインタの値は、
ディジタル値なので飛び飛びの値をとるが、ここでは見
やすさを考慮して連続的に示してある。書き込みクロッ
クは、VCO62で発生されるクロックであり、これは、第
２の位相比較器60で検出された基準カラーバースト位相
に対するカラーバースト分離回路58の出力の位相誤差に
応じて周波数が変化している。一方、読みだしクロック
は可変位相発振器65が発振する一定周波数のクロックで
あるのでこれによりディジタル可変遅延素子49において
遅延時間を制御でき、入力データ信号に含まれているジ
ッタを取り除いて出力する事ができる。初期設定におい
て、書き込みアドレスポインタ69が動作し始めてから0.
5水平走査時間経過した後に読みだしアドレスポインタ7
1が動作開始する様にするのは、必ず、データの書き込
みが読みだしの前に行われる様にするためである。

また、カラーバースト分離回路58、基準カラーバース
ト発生回路59、第２の位相比較器60、第２のループフィ
ルタ61、VCO62によって構成されるPLLでは除去しきれな
い残留ジッタを除去する為に、本実施例の映像信号再生
装置には、フィードフォワード系ジッタ抑圧手段を持
つ。即ち、第２の位相比較器60においては、１水平走査
に１度ずつの位相比較データが、出力されるので、PLL
系周波数特性は、そのサンプルホールド特性によって制
限を受ける。従って、そのサンプル間のデータを誤差内
挿し、その誤差内挿データにより可変位相発振器65の位
相を変化させる事によって、ディジタル可変遅延素子49
から読み出されるビデオ信号の時間軸を変化させて、ジ
ッタの抑圧を行っている。

PLL系の残留誤差信号を内挿するために、第２の位相
比較器60の出力を、1Hラッチ63で１水平期間だけ遅ら
せ、補間回路64によって、1Hラッチ63の出力値から、第
２の位相比較器値まで、１水平時間において直線補間
し、変化させる。この補間回路出力によって、可変位相
発振器65の発振位相を変化させれば、第２の位相比較器
60のサンプルホールド特性の制限を受ける事なく、残留
ジッタを抑圧する事が可能である。

ディジタル1H遅延素子48で、１水平走査時間の時間遅
延を与えるのは、補間回路64の出力と、読み出しの時間
を合わせるためのものである。第３図に、第２の位相比
較器60の位相誤差検出ポイントと補間回路64の出力と、
ディジタル可変遅延素子49のデータ読み出しの時間関係
を図示する。従って、この映像信号再生装置では±0.5
水平走査時間のジッタまで再生可能となる。

以上の様に、本発明の一実施例の映像信号再生装置で
は、ビデオディスクと、ピックアップと、映像信号復調
回路と、ドロップアウト検出回路と、A/D変換器と、ド
ロップアウト補償信号発生回路と、スイッチと、ディジ
タル1H遅延素子と、ディジタル可変遅延素子と、D/A変
換器と、端子と、水平同期分離回路と、基準同期発生回
路と、第１の位相比較器と、第１のループフィルタと、
モータ駆動回路と、スピンドルモータと、カラーバース
ト分離回路と、基準カラーバースト発生回路と、第２の
位相比較器と、第２のループフィルタと、VCO（電圧制
御可変周波数発振回路）と、1Hラッチと、補間回路と、
可変位相発振器とを備える事により、ドロップアウト補
償データ生成用の遅延時間を、フィードフォワード系の
誤差内挿時間あわせのための遅延素子で行う事により、
従来例で必要であったドロップアウト補償用の１水平時
間の遅延線を廃止でき、かつ従来例と同様ドロップアウ
ト補償機能を有すことのできる安価な映像信号再生装置
を提供する事が可能となる。

なお、本発明の一実施例として、ビデオディスクプレ
ーヤを例に取って説明したが、ビデオテープレコーダな
どの他の映像信号再生装置においても同様に本発明を応
用する事ができる。

発明の効果 以上のように、本発明の映像信号再生装置によると、
入力映像信号のドロップアウトを検出するドロップアウ
ト検出回路と、入力映像信号に含まれる同期信号を抽出
する同期分離回路と、基準同期信号を発生する同期発生
回路と、同期分離回路の出力と同期発生回路の出力の位
相を比較する位相比較器と、位相比較器の出力の高周波
成分を減衰させるループフィルタと、ループフィルタ出
力によって発振周波数を可変する可変周波数発振回路
と、可変周波数発振回路の出力に同期して、入力映像信
号の１水平走査時間に該当する遅延を与える第１の遅延
回路と、位相比較器の出力を入力映像信号の１水平操作
時間ラッチするラッチ回路と、ラッチ回路と位相比較器
の出力とを入力し１水平走査時間に渡って位相誤差を補
間する補間回路と、補間回路出力に応じて発振位相を変
化させる可変位相発振回路と、第１の遅延回路出力を可
変周波数発振回路出力に同期して入力し可変位相発振回
路出力に同期して出力する第２の遅延回路と、第１の遅
延回路出力よりドロップアウト補償信号を生成するドロ
ップアウト補償信号発生回路と、ドロップアウト検出回
路出力に応じて、入力映像信号とドロップアウト補償信
号発生回路の出力とを選択して第１の遅延回路に入力す
るスイッチとを備える事により、ドロップアウト補償デ
ータ生成用の遅延時間を、フィードフォワード系の誤差
内挿時間あわせのための遅延素子で行う事により、ドロ
ップアウト補償用の１水平時間の遅延線を廃止できるの
で、より安価で、ドロップアウト補償ができ、かつ高性
能な時間軸補正ができる映像信号再生装置を提供する事
が可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例の映像信号再生装置構成を示
すブロック図、第２図は本発明の一実施例の映像信号再
生装置のディジタル可変遅延素子の構成を示すブロック
図、第３図は本発明の一実施例の映像信号再生装置のデ
ィジタル可変遅延素子の書き込みアドレスポインタと読
みだしアドレスポインタの動作と補間回路の動作の時間
関係を示す線図、第４図は従来例の映像信号再生装置構
成を示すブロック図、第５図は従来例の映像信号再生装
置のディジタル可変遅延素子の構成を示すブロック図、
第６図は従来例の映像信号再生装置のディジタル可変遅
延素子の書き込みアドレスポインタと読みだしアドレス
ポインタの動作と補間回路の動作の時間関係を示す線図
である。 41……ビデオディスク、42……ピックアップ、43……映
像信号復調回路、44……ドロップアウト検出回路、45…
…A/D変換器、46……ドロップアウト補償信号発生回
路、47……スイッチ、48……ディジタル1H遅延素子、49
……ディジタル可変遅延素子、50……D/A変換器、51…
…端子、52……水平同期分離回路、53……基準同期発生
回路、54……第１の位相比較器、55……第１のループフ
ィルタ、56……モータ駆動回路、57……スピンドルモー
タ、58……カラーバースト分離回路、59……基準カラー
バースト発生回路、60……第２の位相比較器、61……第
２のループフィルタ、62……VCO（電圧制御可変周波数
発振回路）、63……1Hラッチ、64……補間回路、65……
可変位相発振器、66……書き込みクロック入力端子、67
……読みだしクロック入力端子、68……データ入力端
子、69……書き込みアドレスポインタ、70……メモリア
レイ、71……読みだしアドレスポインタ、72……データ
出力端子。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−137374（ＪＰ，Ａ) 特開 昭58−190179（ＪＰ，Ａ) 特開 昭59−186485（ＪＰ，Ａ) 特開 昭53−88515（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/94 - 5/956

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】時間軸誤差と共にドロップアウトが含まれ
   る入力映像信号の時間軸誤差を取り除き、かつ前記ドロ
   ップアウトを補償する映像信号再生装置であって、 前記入力映像信号のドロップアウトを検出するドロップ
   アウト検出回路と、 前記入力映像信号に含まれる同期信号を抽出する同期分
   離回路と、 基準同期信号を発生する同期発生回路と、 前記同期分離回路の出力と前記同期発生回路の出力の位
   相を比較する位相比較器と、 前記位相比較器の出力の高周波成分を減衰させるループ
   フィルタと、 前記ループフィルタ出力によって発振周波数を可変する
   可変周波数発振回路と、 前記可変周波数発振回路の出力に同期して、前記入力映
   像信号の１水平走査時間に該当する遅延を与える第１の
   遅延回路と、 前記位相比較器の出力を前記入力映像信号の１水平走査
   時間ラッチするラッチ回路と、 前記ラッチ回路と前記位相比較器の出力とを入力し１水
   平走査時間に渡って位相誤差を補間する補間回路と、 前記補間回路出力に応じて発振位相を変化させる可変位
   相発振回路と、 前記第１の遅延回路出力を前記可変周波数発振回路出力
   に同期して入力し前記可変位相発振回路出力に同期して
   出力する第２の遅延回路と、 前記第１の遅延回路出力よりドロップアウト補償信号を
   生成するドロップアウト補償信号発生回路と、 前記ドロップアウト検出回路出力に応じて、前記入力映
   像信号と前記ドロップアウト補償信号発生回路の出力と
   を選択して前記第１の遅延回路に入力するスイッチとを
   備える事を特徴とする映像信号再生装置。