JP2844765B2

JP2844765B2 - ビデオ信号再生装置

Info

Publication number: JP2844765B2
Application number: JP1325484A
Authority: JP
Inventors: 寿純安藤; 弘幸飯田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1989-12-15
Filing date: 1989-12-15
Publication date: 1999-01-06
Anticipated expiration: 2014-01-06
Also published as: JPH03187068A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、回転ヘッド型VTRに適用されるビデオ信
号再生装置に関する。

〔従来の技術〕

フレーム周波数で回転するテープ案内ドラムに一対の
磁気ヘッドが取りつけられ、案内ドラムの周面に斜めに
巻きつけられた磁気テープに磁気ヘッドが交互に接触す
る回転ヘッド型VTRが知られている。再生信号が持つ時
間軸変動（所謂ジッター）を除去するために、TBC（時
間軸補償器）を設けることも知られている。

TBCでは、バッファメモリの容量に応じた大きさの時
間軸変動を除去することができる。時間軸変動が大きす
ぎる時には、バッファメモリの書き込みアドレスと読み
出しアドレスとの間で追い越しが発生し、以前の画像が
バッファメモリから読み出される問題が生じる。この問
題を解決する一つの方法として、バッファメモリの読み
出しクロックを分周した信号をドラムサーボ回路に供給
することで、バッファメモリの書き込みクロックとその
読み出しクロックの夫々の周波数を平均的に一致させる
方式が知られている。

〔発明が解決しようとする課題〕

TBCの動作をオン／オフさせる切り換えスイッチが設
けられている場合、TBCオフの状態では、ドラムサーボ
回路の位相サーボの基準は、TBCの読み出し側と切り離
されている。そして、TBCがオフ状態からオン状態に遷
移する時に、サーボ基準信号の位相がTBCの読み出し側
の位相に切り換えられる。この切り換えの直後では、サ
ーボ基準信号の位相が不連続に変わるために、ドラムサ
ーボがロック状態となるまでの時間が長くなる。従っ
て、スイッチを操作してから実際にTBCの動作がオンす
るまでの時間が長くなる問題が発生する。

従って、この発明の目的は、TBC動作がオフからオン
に遷移した時にドラムサーボが安定な状態になるまでの
時間を短縮できるビデオ信号再生装置を提供することに
ある。

この発明の他の目的は、ジョグダイヤルを操作するよ
うな変速再生時では、TBCをオフとし、アドレスの追い
越しの発生が防止されたビデオ信号再生装置を提供する
ことにある。

〔課題を解決するための手段〕

請求項（１）の発明は、回転ドラムに取りつけられた
磁気ヘッドと回転ドラムの周面に斜めに巻きつけられた
磁気テープとを有するビデオ信号再生装置において、メモリ（40）とメモリ（40）の書き込み及び読み出し
を制御するコントローラ（12）とからなり、メモリ（4
0）に磁気ヘッドで再生された再生信号と同期したクロ
ックで再生信号を書き込み、安定なクロックで再生信号
をメモリ（40）から読み出すTBC（10）と、スイッチ操作又は動作状態に応じて上記TBC（10）の
オン、オフを制御する手段（62、75）と、 TBC（10）がオン状態で、安定なクロックに基づいて
形成される信号を回転ドラムの位相サーボ回路（66）に
サーボ基準信号として供給する手段（63、64）と、 TBC（10）がオフからオンとなる時に、安定なクロッ
クに基づいて形成される信号の位相をTBC（10）がオフ
の時のサーボ基準信号の位相に強制的に合わせる手段
（36）とからなる。

〔作用〕

TBC10がオフ状態では、TBC10の読み出し側の安定なク
ロックとドラムモータの位相サーボ回路66のサーボ基準
信号との間の位相関係が規定されていない。オフ状態か
らオン状態に遷移する時に、オン状態で供給される安定
なクロックの位相がオフ状態のサーボ基準信号で同期化
される。従って、オン状態に移行した時に、速やかに位
相サーボ回路66がロック状態となる。

また、ジョグダイヤルが操作される変装動作時には、
自動的にTBC10がオフされる。変速再生時には、再生信
号の時間軸変動が補償できないほど大きいので、TBCを
オフすることで、再生画像が乱れることを防止できる。

〔実施例〕

以下、この発明の一実施例について図面を参照して説
明する。この説明は、下記の順序に従ってなされる。

a.全体の構成 b.TBC c.TBC動作の制御 a.全体の構成第１図において、１が再生信号から分離されたFM変調
輝度信号の入力端子である。リミッタ２、FM復調回路３
及びディエンファシス回路４によりFM変調輝度信号がFM
復調される。ディエンファシス回路４からの再生高輝信
号がミキサー５に供給され、ミキサー５において変速再
生時にのみ擬似垂直同期信号QVDが挿入される。

擬似垂直同期信号発生回路６には、端子７からスイッ
チングパルスPsが供給される。スイッチングパルスPs
は、テープ案内ドラム、即ち、磁気ヘッドの回転位相と
同期して、フィールド毎に反転するパルス信号である。
スイッチングパルスPsは、テープ案内ドラムと関連した
磁気的な回転検出器の出力信号から形成される。擬似垂
直同期信号発生回路６は、スイッチングパルスPsの立ち
上がりエッジ及び立ち下がりエッジから所定の時間遅れ
たタイミングの擬似垂直同期信号QVDを発生する。擬似
垂直同期信号QVDは、ゲート回路８を介してミキサー５
に供給される。

ゲート回路８には、端子９から変速再生の動作中であ
ることを示す制御信号が供給される。変速再生動作は、
スロー再生、スティル再生、キュー再生、レビュー再生
等である。従って、ミキサー５には、これらの変速再生
動作の時にのみゲート回路８を介して擬似垂直同期信号
QVDが供給される。

変速再生時には、再生信号のレベルの変動が大きくな
り、垂直同期信号のレベルが小さくなると、モニターの
垂直同期が不安定となるおそれがある。このため、変速
時に擬似垂直同期信号QVDが挿入される。

ミキサー５の出力信号がTBC10及びTBCコントローラ12
に供給される。色信号に関するTBC11も設けられてい
る。このTBC11には、入力端子13から低域変換色信号が
供給される。TBC10及び11に対して、TBCコントローラ12
から書き込み用のタイミング信号WRESが共通に供給さ
れ、また、時間差を持つ読み出し用のタイミング信号RR
Y及びRRCが夫々供給される。TBC10及び11には、例えば
５ラインの容量のFIFOメモリが夫々設けられている。こ
のメモリに対して、4f sc（f sc:色副搬送波周波数）の
サンプリング周波数でディジタル化された輝度信号及び
低域変換色信号が書き込まれる。書き込み側のクロック
は、再生輝度信号から分離された水平同期信号に基づい
てPLLで生成される。読み出し側のクロックは、水晶発
振器14の出力信号に基づいて形成される。TBC10及び11
のメモリから読み出された信号がD/A変換器により夫々
アナログ信号に変換される。

TBC10からの時間軸補償された輝度信号がノイズ除去
及びドロップアウト補償回路15に供給される。再生信号
のレベルからドロップアウトが検出され、ドロップアウ
ト期間に対応したパルス幅のドロップアウトパルスが発
生する。後述のように、このドロップアウトパルスに対
しても例えば色信号用のTBC11を利用して、輝度信号及
び低域変換色信号と同一の時間軸補償がなされる。この
時間軸補償がされたドロップアウトパルスがノイズ除去
及びドロップアウト補償回路15に供給される。

輝度信号に関しては、巡回形のくし形フィルタを用い
たノイズ除去がなさる。このノイズ除去は、垂直方向の
解像度を劣化させるので、再生時のテープ速度が遅く、
再生輝度信号のS/Nが悪い時にのみ動作する。また、1H
（H:水平期間）遅延された信号と非遅延信号との差信号
のレベルから垂直相関の有無を示す検出信号を発生する
相関検出器がノイズ除去及びドロップアウト補償回路15
に設けられている。この検出信号が色信号に関するノイ
ズ除去回路21に供給される。更に、ドロップアウト補償
に必要な1H遅延回路は、ノイズ除去及び相関検出器と兼
用されている。ノイズ除去及びドロップアウト補償回路
15からの再生輝度信号が出力端子16に取り出されると共
に、ミキサー17に供給される。ミキサー17の出力端子18
には、複合カラービデオ信号が取り出される。

TBC11からの低域変換色信号が周波数変換器20に供給
される。周波数変換器20では、低域変換色信号が基の搬
送波周波数f sc（NTSC方式では、f sc＝3.58MHz）の信
号に戻される。周波数変換器20からの搬送色信号がノイ
ズ除去回路21に供給される。ノイズ除去回路21には、ク
ロストーク除去回路、輝度信号に対するのと同様に、巡
回形のくし形フィルタを用いたノイズ除去回路、輪郭補
償回路等が設けられている。再生輝度信号から得られた
上述の検出信号が搬送色信号に関するノイズ除去回路21
に供給され、垂直方向の非相関部では、垂直方向のノイ
ズ除去を停止することで、垂直方向の色の劣化が防止さ
れている。ノイズ除去回路21からの再生色信号が出力端
子19に取り出されると共に、ミキサー17に供給される。
出力端子16及び19には、輝度信号と搬送色信号とが夫々
得られる。

上述のように、ノイズ除去及びドロップアウト補償回
路15で発生した相関検出信号をノイズ除去回路21に供給
する時に、色信号とこの検出信号との時間的なずれの発
生を防止するために、TBC11の出力側にノイズ除去及び
ドロップアウト補償回路15が設けられている。

b.TBC 第２図は、TBC10及び11、TBCコントローラ12のより詳
細な構成を示す。5Yがミキサー５からの輝度信号が供給
される入力端子であり、13が低域変換色信号が供給され
る入力端子であり、31がドロップアウトパルスDOPが供
給される入力端子である。ドロップアウトパルスDOP
は、FM変調輝度信号をリミッタに供給し、リミッタの出
力信号をエンベロープ検波することで形成できる。FM変
調輝度信号のエンベロープが所定レベル以下となるドロ
ップアウト期間で、ドロップアウトパルスDOPが例えば
ハイレベルとなる。

輝度信号は、TBC10のクランプ回路32及びTBCコントロ
ーラ12の同期分離回路33に供給される。同期分離回路33
により分離された水平同期信号がPLL34に供給される。P
LL34は、再生輝度信号と同期した水平周波数の信号と4f
scの周波数のクロックとを発生する。これらの信号が
タイミング発生回路35に供給される。水晶発振器14の出
力信号もタイミング発生回路35に供給される。

また、水晶発振器14の出力信号が分周器36に供給さ
れ、分周器36の出力信号がドラムサーボ回路37に供給さ
れる。ドラムサーボ回路37は、後述のように、位相サー
ボ回路と速度サーボ回路とからなり、ドラムモータ38の
回転動作を制御する。分周器36の出力信号は、位相サー
ボ回路のサーボ基準信号として使用される。

TBC10及び11の読み出し側のクロックを分周してドラ
ムサーボ回路37に供給することにより、TBC10及び11の
書き込みクロックとその読み出しクロックの周波数を平
均的に一致させることができる。その結果、書き込みア
ドレスと読み出しアドレスとの間で追い越しが発生する
ことを防止できる。

クランプ回路32の出力側にA/D変換器39が接続され、A
/D変換器39にタイミング発生回路35からライトクロック
WCKが供給される。A/D変換器39からは、サンプリング周
波数が4f scで、１サンプルが８ビットのディジタル輝
度信号が発生する。このディジタル輝度信号がバッファ
メモリ40に入力される。バッファメモリ40には、ライト
クロックWCKとリセットライトパルスWRESとがタイミン
グ発生回路35から供給される。これらの書き込み側の信
号WCK及びWRESは、PLL34の出力信号から形成される。

タイミング発生回路35で水晶発振器14の安定な出力信
号から形成されたリードクロックRCKとリセットリード
パルスRRYとがバッファメモリ40に供給され、バッファ
メモリ40から時間軸変動が除去されたディジタル輝度信
号が得られる。このディジタル輝度信号がD/A変換器41
でアナログ信号に変換される。D/A変換器41に対して
は、ローパスフィルタ42が接続され、ローパスフィルタ
42の出力端子43から時間軸変動が除去された再生輝度信
号が取り出される。

入力端子13からの低域変換色信号に関しても、輝度信
号と同様に、クランプ回路44、A/D変換器45、バッファ
メモリ46、D/A変換器47及びローパスフィルタ48が設け
られている。出力端子49には、時間軸変動が除去された
低域変換色信号が取り出される。バッファメモリ46の書
き込み側の制御は、輝度信号と同じであるが、その読み
出し側の制御は、リードクロックRCKとリセットリード
パルスRRCによりなされる。

A/D変換器45からはサンプリング周波数が4f scであ
り、１サンプルが６ビットのディジタル信号が得られ
る。バッファメモリ46は、バッファメモリ40と同様に、
5H分の８ビットデータを記憶できる容量を有している。
色信号の場合には、輝度信号と比して量子化ビット数が
２ビット少ないので、バッファメモリ46に使用されない
メモリ領域が生じる。このメモリ領域が入力端子31から
のドロップアウトパルスDOP（１ビット）に割り当てら
れる。従って、バッファメモリ46からのドロップアウト
パルスDOPは、時間軸変動が輝度信号及び低域変換色信
号と同様に除去されている。このドロップアウトパルス
DOPが1H遅延回路50を介して出力端子51に取り出され
る。

この一実施例では、ドロップアウトパルスDOPがバッ
ファメモリ46を使用して時間軸補償がなされるので、メ
モリ容量の節減を図ることができる。

TBC10の出力側には、前述のように、ノイズ除去及び
ドロップアウト補償回路15が設けられ、この回路15にTB
C11からのドロップアウトパルスDOPが供給される。ドロ
ップアウトパルスDOPがハイレベルのドロップアウト期
間は、1H前の輝度信号により補償される。再生輝度信号
及びドロップアウトパルスDOPが同一の時間軸方向の制
御を受けるので、ドロップアウト補償回路では、両者の
間で時間関係のずれが生じない。

バッファメモリ40は、5HのFIFOメモリで構成されてい
る。FIFOメモリは、書き込み及び読み出しが異なるサイ
クルで独立且つ非同期に行うことができる。第３図は、
バッファメモリ40の一例の構成を示し、52で示すメモリ
アレイは、（８ビット×5048ワード）の容量を有してい
る。NTSC方式の場合では、サンプリング周波数が4f sc
の時に、5H分のデータは、（910×５＝4550ワード）で
ある。

メモリアレイ52には、入力バッファ53を介して８ビッ
トのデータが供給され、メモリアレイ52の出力データ
は、出力バッファ54を介して取り出される。入力バッフ
ァ53は、ライトイネーブルWEで制御され、出力バッファ
54は、リードイネーブルREで制御される。

メモリアレイ52の書き込み位置を決めるために、ライ
トアドレスポインタ発生回路55が設けられる。メモリア
レイ52の読み出し位置を決めるために、リードアドレス
ポインタ発生回路56が設けられる。ライトアドレスポイ
ンタ発生回路55には、ライトクロックWCK及びリセット
ライトパルスWRESが供給される。リセットライトパルス
WRESによりポインタが初期位置（０番地）に飛び、ライ
トクロックWCKによりポインタの位置がインクリメント
される。同様に、リードアドレスポインタが制御され
る。

バッファメモリ46も上述のバッファメモリ40と同様の
構成であり、リセットリードパルスとしてRRCがRRYの代
わりに供給される。

第４図は、タイミング発生回路35からバッファメモリ
40及び46に供給される信号を示す。リセットライトパル
スWRESに対してリセットリードパルスRRCが2H遅れ、RRC
に対してRRYが1H遅れている。これらのパルスWRES、RR
C、RRYは、5Hの周期を有している。リセットライトパル
スWRESとリセットリードパルスRRC、RRYとの時間差は、
再生信号の持つ時間軸変動に応じて変化する。時間軸変
動が無い時に、入力側に対して2Hの遅延が与えられた低
域変換色信号がTBC11から得られ、入力側に対して3Hの
遅延が与えられた輝度信号が得られる。

TBCの出力側における色信号と輝度信号の関係では、
色信号の方が輝度信号より1H、進んでいる。このように
TBC10及び11の読み出しタイミングを制御して、輝度信
号と低域変換色信号との間に時間差を生じさせることに
より、TBC11の後段のノイズ除去回路21で生じる色信号
の遅れを補償することができる。つまり、ノイズ除去回
路21では、クロストーク除去回路が設けられており、こ
のクロストーク除去回路を通ることで色信号に1Hの遅れ
が生じる。1H遅延線を使用したクロストーク除去回路或
いは３ラインロジカルくし形フィルタを使用したクロス
トーク除去回路の場合に、1Hの遅れが生じる。ロジカル
フィルタは、波形の中の複数のポイントを取り出して信
号の変化の形を判別するフィルタであり、垂直方向のに
じみを発生せずに、クロストークを除去することができ
る。

また、TBC11のバッファメモリ46から読み出されたド
ロップアウトパルスDOPが供給される1H遅延回路50は、
低域変換色信号と同様にドロップアウトパルスDOPが輝
度信号に対して1H進んでいることを補償するために設け
られている。

勿論、1Hの時間差に限らず、TBCの後の信号処理系に
設けられたフィルタ等で生じる輝度信号と色信号との間
の時間差をTBCにおいて補償することができる。この場
合には、リセットリードパルスRRY及びRRCの少なくとも
一方のタイミングを任意に調整できる構成が望ましい。

c.TBC動作の制御上述のTBC10及び11は、ユーザーのスイッチ操作によ
り、又はVTRの動作状態に応じてその動作を停止（オ
フ）できる。第５図は、TBCの制御のための構成を示
す。第５図において、破線で囲んで示す部分は、TBCと
関連した構成を備えるIC基板61を表す。また、62は、VT
Rの動作を制御するために、マイクロコンピュータから
なるシステムコントローラである。

システムコントローラ62には、TBCのオン／オフスイ
ッチの状態に応じた検出信号SWと、ノーマル再生とジョ
グダイヤルが操作される変速再生とを区別する検出信号
J/Pとが供給される。例えば検出信号SW及びJ/Pのハイレ
ベルがTBC動作のオンを表し、そのローレベルがTBC動作
のオフを表す。システムコントローラ62からは、TBCと
関連する制御信号S1、S2及びS3が出力される。制御信号
S1のハイレベルは、VTRが記録動作中であることを意味
する。制御信号S2は、TBCのオン／オフの制御のための
信号である。制御信号S3は、分周回路36に対するリセッ
ト信号である。このリセット動作により分周回路36の出
力信号の位相が制御信号S3と同期したものとされる。

前述のように、TBCの書き込み側と読み出し側の周波
数を平均的に合わせるように、水晶発振器14の出力信号
が分周回路36で分周され、分周回路36の出力信号がドラ
ム位相サーボのサーボ基準信号とされる。分周回路36の
出力信号がスイッチ回路63の再生側端子ｐとスイッチ回
路64を介して基準信号発生回路65に供給される。基準信
号発生回路65は、PLLの構成とされ、スイッチ回路64を
介して供給される信号と同期したサーボ基準信号REFを
発生する。

サーボ基準信号REFは、ドラム位相サーボ回路66に供
給される。ドラム位相サーボ回路66では、ドラムの回転
位相を示す検出信号PGとサーボ基準信号REFとが位相比
較され、位相エラー信号が形成される。また、ドラムの
回転速度に比例した周波数の検出信号FGが供給されるド
ラム速度サーボ回路67により速度エラー信号が形成され
る。加算回路68により位相エラー信号と速度エラー信号
とが加算され、加算回路68の出力信号がアンプ69を介し
てD/A変換器70に供給される。D/A変換器70からのアナロ
グの駆動信号が積分回路71を介してドラムモータ38に供
給される。また、検出信号PGからスイッチングパルスPs
が形成され、スイッチングパルスPsがシステムコントロ
ーラ62に供給される。更に、システムコントローラ62か
らIC基板61に対してスイッチングパルスPsが供給されて
いる。

スイッチ回路63は、システムコントローラ62からの制
御信号S1で制御される。記録時には、同期分離回路72に
より記録ビデオ信号から分離された垂直同期信号がスイ
ッチ回路63の記録側端子ｒを介してスイッチ回路64に供
給される。スイッチ回路64は、ORゲート73の出力がハイ
レベルの時にオンする。ORゲート73には、システムコン
トローラ62からの制御信号S1及びS2が供給される。従っ
て、記録時には、スイッチ回路64がオンし、基準信号発
生回路65は、記録ビデオ信号中の垂直同期信号と同期し
たサーボ基準信号REFを発生する。

再生時で制御信号S2がハイレベルの時には、分周回路
36の出力信号がスイッチ回路63及び64を介して基準信号
発生回路65に供給される。従って、分周回路36の出力信
号と同期したサーボ基準信号REFが発生する。この場合
に、TBCの書き込みクロックと読み出しクロックとの周
波数が平均的に一致される。

制御信号S2は、ORゲート73に供給されると共に、遅延
回路74に供給される。遅延回路74でt2の時間、遅延され
た制御信号S4がタイミング発生回路35に設けられたスイ
ッチ回路75に供給される。スイッチ回路75は、書き込み
クロックWCKを切り換える。スイッチ回路75の一方の入
力端子には、前述のように、PLL34（第２図参照）から
の再生信号と同期したクロックCK1が供給され、その他
方の入力端子に読み出しクロックと同様に固定の周波数
のクロックCK2が供給される。書き込みクロックWCKとし
て、クロックCK1が選択される時にTBC動作がなされる。
他方、クロックCK2が書き込みクロックとして選択され
る時には、TBC10及び11の夫々のバッファメモリ40及び4
6で固定の遅延（輝度信号に対しては3H、低域変換色信
号に対しては2H）が生じるだけである。つまり、TBC動
作がオフする。

第６図に示すタイミングチャートを参照して、第５図
の構成の動作を説明する。第６図Ａは、操作スイッチの
状態を示す検出信号SWである。第６図Ｂは、ドラムの回
転位相と同期したスイッチングパルスPsである。

ユーザーがスイッチを操作し、検出信号SWがハイレベ
ルに立ち上がった後のスイッチングパルスPsにより第６
図Ｃに示す制御信号S3がシステムコントローラ62で形成
される。この制御信号S3の立ち下がりエッジは、スイッ
チングパルスPsのエッジから所定時間t1の遅れを有して
いる。制御信号S3の立ち下がりで分周回路36がリセット
される。このリセット以降、分周回路36の出力信号の位
相は、制御信号S3の立ち下がりと同一の位相を有してい
る。

制御信号S3の立ち下がりから制御信号S2が立ち上が
り、検出信号SWがローレベルになると制御信号S2が立ち
下がる。遅延回路74からは、制御信号S2に対してt2の時
間遅れた制御信号S4が得られる。制御信号S2がハイレベ
ルとなると、スイッチ回路64がオンし、分周回路36の出
力信号が基準信号発生回路65に供給される。

TBCがオフの状態では、基準信号発生回路65からのサ
ーボ基準信号REFとドラムの回転位相、即ち、スイッチ
ングパルスPsの位相は、一定の関係に規定されている。
この位相関係と制御信号S3及びスイッチングパルスPsの
位相関係とが同一となるように、遅延時間t1が設定され
ている。従って、TBCがオフからオンになり、その結
果、基準信号発生回路65に分周回路36の出力信号が供給
された時にも、サーボ基準の位相の大幅な変動がなく、
位相サーボの乱れを防止できる。

制御信号S4がハイレベルになることで、書き込みクロ
ックWCKとして、再生信号と同期したクロックCK1がスイ
ッチ回路75で選択され、TBC動作がオンする。遅延回路7
4の遅延時間t2は、ドラムサーボが不安定な状態でTBCが
動作することを避けるために必要な時間に設定されてい
る。

第６図は、TBCのオン／オフがスイッチの操作でなさ
れる例であるが、スイッチでTBCオンの状態が設定され
ていても、ジョグモードでは、検出信号J/Pにより上述
と同様に、TBCがオフとされる。ジョグモードは、ジョ
グダイヤルの操作で、スロー再生、スチル再生、キュー
再生、レビュー再生等の変速再生を行うものである。変
速再生時には、再生信号の水平同期信号の周波数が規定
の値からずれるので、TBC動作が困難となる。このため
に、ジョグモードでは、TBCがオフとされる。ジョグモ
ードからノーマル再生動作に復帰する時でも、検出信号
J/Pが変化するので、上述と同様の動作でTBCオフの状態
からTBCオンの状態に制御される。

〔発明の効果〕

この発明は、ドラム位相サーボの基準信号の位相がTB
Cの読み出し側のクロックと同期していないTBCオフの状
態から、TBCオンの状態に遷移する時に、サーボ基準信
号で強制的にTBC側からの信号を同期化するので、TBCオ
ンの指令が発生してから速やかにサーボをロック状態に
できる。

【図面の簡単な説明】

第１図はこの発明の一実施例の全体的な構成を示すブロ
ック図、第２図はこの一実施例におけるTBCの構成を示
すブロック図、第３図はTBCに使用されるバッファメモ
リの一例のブロック図、第４図はバッファメモリに対す
る制御信号のタイミングチャート、第５図はTBC動作の
制御と関連した構成を示すブロック図、第６図は第５図
の動作の説明のためのタイミングチャートである。図面における主要な符号の説明 1:FM変調輝度信号の入力端子、10、11:TBC、13:低域変
換色信号の入力端子、31:ドロップアウトパルスの入力
端子、36:分周回路、37:ドラムサーボ回路、38:ドラム
モータ、40、46:バッファメモリ、62:システムコントロ
ーラ、65:基準信号発生回路、75:スイッチ回路。

フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G11B 20/02 G11B 15/467 H04N 5/95

Claims

(57)【特許請求の範囲】

【請求項１】回転ドラムに取りつけられた磁気ヘッドと
上記回転ドラムの周面に斜めに巻きつけられた磁気テー
プとを有するビデオ信号再生装置において、メモリと上記メモリの書き込み及び読み出しを制御する
コントローラとからなり、上記メモリに上記磁気ヘッド
で再生された再生信号と同期したクロックで上記再生信
号を書き込み、安定なクロックで上記再生信号を上記メ
モリから読み出すTBCと、スイッチ操作又は動作状態に応じて上記TBCのオン、オ
フを制御する手段と、上記TBCがオン状態で、上記安定なクロックに基づいて
形成される信号を上記回転ドラムの位相サーボ回路にサ
ーボ基準信号として供給する手段と、上記TBCがオフからオンとなる時に、上記安定なクロッ
クに基づいて形成される信号の位相を上記TBCがオフの
時のサーボ基準信号の位相に強制的に合わせる手段とからなるビデオ信号再生装置。