JP2861160B2 - ビデオ信号再生装置 - Google Patents
ビデオ信号再生装置Info
- Publication number
- JP2861160B2 JP2861160B2 JP1325482A JP32548289A JP2861160B2 JP 2861160 B2 JP2861160 B2 JP 2861160B2 JP 1325482 A JP1325482 A JP 1325482A JP 32548289 A JP32548289 A JP 32548289A JP 2861160 B2 JP2861160 B2 JP 2861160B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- tbc
- supplied
- circuit
- frequency conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/02—Analogue recording or reproducing
- G11B20/06—Angle-modulation recording or reproducing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/7908—Suppression of interfering signals at the reproducing side, e.g. noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/932—Regeneration of analogue synchronisation signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/88—Signal drop-out compensation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/89—Time-base error compensation
- H04N9/896—Time-base error compensation using a digital memory with independent write-in and read-out clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、回転ヘッド型VTRに適用されるビデオ信
号再生装置に関する。
号再生装置に関する。
フレーム周波数で回転するテープ案内ドラムに一対の
磁気ヘッドが取りつけられ、案内ドラムの周面に斜めに
巻きつけられた磁気テープに磁気ヘッドが交互に接触す
る回転ヘッド型VTRが知られている。回転ヘッド形VTRで
は、記録信号がFM変調された輝度信号と低域変換された
色信号からなる。
磁気ヘッドが取りつけられ、案内ドラムの周面に斜めに
巻きつけられた磁気テープに磁気ヘッドが交互に接触す
る回転ヘッド型VTRが知られている。回転ヘッド形VTRで
は、記録信号がFM変調された輝度信号と低域変換された
色信号からなる。
再生された搬送色信号に関しては、クロストーク除去
回路が設けられている。再生側でクロストーク除去を可
能とするために記録時に隣接トラック間で低域変換用の
信号の位相が反転（位相反転方式）或いはシフト（位相
シフト方式）されている。1H遅延線により遅延された搬
送色信号及び非遅延の搬送色信号とを合成することでク
ロストークの除去がなされる。従って、クロストーク除
去回路を通ることで再生色信号には、1Hの遅れが生じ
る。この遅れを補償するために、再生輝度信号が1H遅延
線を通るようにされていた。
回路が設けられている。再生側でクロストーク除去を可
能とするために記録時に隣接トラック間で低域変換用の
信号の位相が反転（位相反転方式）或いはシフト（位相
シフト方式）されている。1H遅延線により遅延された搬
送色信号及び非遅延の搬送色信号とを合成することでク
ロストークの除去がなされる。従って、クロストーク除
去回路を通ることで再生色信号には、1Hの遅れが生じ
る。この遅れを補償するために、再生輝度信号が1H遅延
線を通るようにされていた。
また、クロストーク除去回路に限らず、輝度信号系と
色信号系との夫々に挿入されているフィルタで遅延が発
生する。輝度信号と色信号との間に時間差を生じないよ
うに、フィルタの遅延時間が調整されていた。
色信号系との夫々に挿入されているフィルタで遅延が発
生する。輝度信号と色信号との間に時間差を生じないよ
うに、フィルタの遅延時間が調整されていた。
輝度信号と色信号の時間合わせのために、1H遅延線を
設けることは、再生回路の構成のコストの上昇を招く。
また、フィルタで生じる遅延を厳密に調整するための調
整作業が面倒であった。
設けることは、再生回路の構成のコストの上昇を招く。
また、フィルタで生じる遅延を厳密に調整するための調
整作業が面倒であった。
従って、この発明の目的は、輝度信号と色信号に対し
て夫々TBCを設ける時に、各TBCで生じる固定の遅延量に
より、輝度信号と色信号との時間関係を合わせることが
できるビデオ信号再生装置を提供することにある。
て夫々TBCを設ける時に、各TBCで生じる固定の遅延量に
より、輝度信号と色信号との時間関係を合わせることが
できるビデオ信号再生装置を提供することにある。
この発明は、磁気ヘッドで取り出された再生信号中の
FM復調輝度信号が供給されるFM復調回路と、 FM復調回路からの輝度信号が供給される第１のTBCと、 再生信号中の低域変換色信号が供給される第２のTBC
と、 第２のTBCからの低域変換色信号を元の搬送波周波数の
信号に変換するための周波数変換手段と、 周波数変換手段からの搬送色信号が供給され、搬送色信
号のノイズを除去し、ノイズ除去処理によって搬送色信
号に遅延を生じさせるノイズ除去手段と、 第１のTBCと第２のTBCに夫々設けられたメモリに再生信
号と同期したクロックで輝度信号及び低域変換色信号を
夫々書き込み、安定なクロックで輝度信号及び低域変換
色信号をメモリから夫々読み出すためのTBCコントロー
ラと、 TBCコントローラに設けられ、第１のTBCにより輝度信号
に対して与えられる遅延量が第２のTBCにより低域変換
色信号に対して与えられる遅延量よりも、ノイズ除去手
段に生じる遅延の分大きくなるように、読み出しタイミ
ングを制御する手段と からなるビデオ信号再生装置である。
FM復調輝度信号が供給されるFM復調回路と、 FM復調回路からの輝度信号が供給される第１のTBCと、 再生信号中の低域変換色信号が供給される第２のTBC
と、 第２のTBCからの低域変換色信号を元の搬送波周波数の
信号に変換するための周波数変換手段と、 周波数変換手段からの搬送色信号が供給され、搬送色信
号のノイズを除去し、ノイズ除去処理によって搬送色信
号に遅延を生じさせるノイズ除去手段と、 第１のTBCと第２のTBCに夫々設けられたメモリに再生信
号と同期したクロックで輝度信号及び低域変換色信号を
夫々書き込み、安定なクロックで輝度信号及び低域変換
色信号をメモリから夫々読み出すためのTBCコントロー
ラと、 TBCコントローラに設けられ、第１のTBCにより輝度信号
に対して与えられる遅延量が第２のTBCにより低域変換
色信号に対して与えられる遅延量よりも、ノイズ除去手
段に生じる遅延の分大きくなるように、読み出しタイミ
ングを制御する手段と からなるビデオ信号再生装置である。
〔作用〕 TBC10及び11は、時間軸変動を除去するために、所定
の遅延時間を中心として変化する遅延時間を有する。メ
モリの読み出しタイミングを制御することにより、輝度
信号に与えられる固定の遅延時間と低域変換色信号に与
えられるものとに時間差を生じさせることができる。こ
の時間差は、TBC10及び11の出力側で生じる輝度信号と
色信号との時間ずれをキャンセルするものに選ばれる。
の遅延時間を中心として変化する遅延時間を有する。メ
モリの読み出しタイミングを制御することにより、輝度
信号に与えられる固定の遅延時間と低域変換色信号に与
えられるものとに時間差を生じさせることができる。こ
の時間差は、TBC10及び11の出力側で生じる輝度信号と
色信号との時間ずれをキャンセルするものに選ばれる。
以下、この発明の一実施例について図面を参照して説
明する。この説明は、下記の順序に従ってなされる。
明する。この説明は、下記の順序に従ってなされる。
a.全体の構成 b.TBC c.TBC動作の制御 a.全体の構成 第１図において、１が再生信号から分離されたFM変調
輝度信号の入力端子である。リミッタ２、FM復調回路３
及びディエンファシス回路４によりFM変調輝度信号がFM
復調される。ディエンファシス回路４からの再生輝度信
号がミキサー５に供給され、ミキサー５において変速再
生時にのみ擬似垂直同期信号QVDが挿入される。
輝度信号の入力端子である。リミッタ２、FM復調回路３
及びディエンファシス回路４によりFM変調輝度信号がFM
復調される。ディエンファシス回路４からの再生輝度信
号がミキサー５に供給され、ミキサー５において変速再
生時にのみ擬似垂直同期信号QVDが挿入される。
擬似垂直同期信号発生回路６には、端子７からスイッ
チングパルスPSが供給される。スイッチングパルスP
Sは、テープ案内ドラム、即ち、磁気ヘッドの回転位相
と同期して、フィールド毎に反転するパルス信号であ
る。スイッチングパルスPSは、テープ案内ドラムと関連
した磁気的な回転検出器の出力信号から形成される。擬
似垂直同期信号発生回路６は、スイッチングパルスPSの
立り上がりエッジ及び立り下がりエッジから所定の時間
遅れたタイミングの擬似垂直同期信号QVDを発生する。
擬似垂直同期信号QVDは、ゲート回路８を介してミキサ
ー５に供給される。
チングパルスPSが供給される。スイッチングパルスP
Sは、テープ案内ドラム、即ち、磁気ヘッドの回転位相
と同期して、フィールド毎に反転するパルス信号であ
る。スイッチングパルスPSは、テープ案内ドラムと関連
した磁気的な回転検出器の出力信号から形成される。擬
似垂直同期信号発生回路６は、スイッチングパルスPSの
立り上がりエッジ及び立り下がりエッジから所定の時間
遅れたタイミングの擬似垂直同期信号QVDを発生する。
擬似垂直同期信号QVDは、ゲート回路８を介してミキサ
ー５に供給される。
ゲート回路８には、端子９から変速再生の動作中であ
ることを示す制御信号が供給される。変速再生動作は、
スロー再生、スティル再生、キュー再生、レビュー再生
等である。従って、ミキサー５には、これらの変装再生
動作の時にのみゲート回路８を介して擬似垂直同期信号
QVDが供給される。
ることを示す制御信号が供給される。変速再生動作は、
スロー再生、スティル再生、キュー再生、レビュー再生
等である。従って、ミキサー５には、これらの変装再生
動作の時にのみゲート回路８を介して擬似垂直同期信号
QVDが供給される。
変速再生時には、再生信号のレベルの変動が大きくな
り、垂直同期信号のレベルが小さくなると、モニターの
垂直同期が不安定となるおそれがある。このため、変速
時に擬似垂直同期信号QVDが挿入される。
り、垂直同期信号のレベルが小さくなると、モニターの
垂直同期が不安定となるおそれがある。このため、変速
時に擬似垂直同期信号QVDが挿入される。
ミキサー５の出力信号がTBC10及びTBCコントローラ12
に供給される。色信号に関するTBC11も設けられてい
る。このTBC11には、入力端子13から低域変換色信号に
供給される。TBC10及び11に対して、TBCコントローラ12
から書き込み用のタイミング信号WRESが共通に供給さ
れ、また、時間差を持つ読み出し用のタイミング信号RR
Y及びRRCが夫々供給される。TBC10及び11には、例えば
５ラインの容量のFIFOメモリが夫々設けられている。こ
のメモリに対して、4fsc（fsc:色副搬送波周波数）のサ
ンプリング周波数でディジタル化された輝度信号及び低
域変換色信号が書き込まれる。書き込み側のクロック
は、再生輝度信号から分離された水平同期信号に基づい
てPLLで生成される。読み出し側のクロックは、水晶発
振器14の出力信号に基づいて形成される。TBC10及び11
のメモリから読み出された信号がD/A変換器により夫々
アナログ信号に変換される。
に供給される。色信号に関するTBC11も設けられてい
る。このTBC11には、入力端子13から低域変換色信号に
供給される。TBC10及び11に対して、TBCコントローラ12
から書き込み用のタイミング信号WRESが共通に供給さ
れ、また、時間差を持つ読み出し用のタイミング信号RR
Y及びRRCが夫々供給される。TBC10及び11には、例えば
５ラインの容量のFIFOメモリが夫々設けられている。こ
のメモリに対して、4fsc（fsc:色副搬送波周波数）のサ
ンプリング周波数でディジタル化された輝度信号及び低
域変換色信号が書き込まれる。書き込み側のクロック
は、再生輝度信号から分離された水平同期信号に基づい
てPLLで生成される。読み出し側のクロックは、水晶発
振器14の出力信号に基づいて形成される。TBC10及び11
のメモリから読み出された信号がD/A変換器により夫々
アナログ信号に変換される。
TBC10からの時間軸補償された輝度信号がノイズ除去
及びドロップアウト補償回路15に供給される。再生信号
のレベルからドロップアウトが検出され、ドロップアウ
ト期間に対応したパルス幅のドロップアウトパルスが発
生する。後述のように、このドロップアウトパルスに対
しても例えば色信号用のTBC11を利用して、輝度信号及
び低域変換色信号と同一の時間軸補償がなされる。この
時間軸補償がされたドロップアウトパルスがノイズ除去
及びドロップアウト補償回路15に供給される。
及びドロップアウト補償回路15に供給される。再生信号
のレベルからドロップアウトが検出され、ドロップアウ
ト期間に対応したパルス幅のドロップアウトパルスが発
生する。後述のように、このドロップアウトパルスに対
しても例えば色信号用のTBC11を利用して、輝度信号及
び低域変換色信号と同一の時間軸補償がなされる。この
時間軸補償がされたドロップアウトパルスがノイズ除去
及びドロップアウト補償回路15に供給される。
輝度信号に関しては、巡回形のくし形フィルタを用い
たノイズ除去がなさる。このノイズ除去は、垂直方向の
解像度を劣化させるので、再生時のテープ速度が遅く、
再生輝度信号のS/Nが悪い時にのみ動作する。また、1H
（H:水平期間）遅延された信号と非遅延信号との差信号
のレベルから垂直期間の有無を示す検出信号を発生する
相関検出器がノイズ除去及びドロップアウト補償回路15
に設けられている。この検出信号が色信号に関するノイ
ズ除去回路21に供給される。更に、ドロップアウト補償
に必要な1H遅延回路は、ノイズ除去及び相関検出器と兼
用されている。ノイズ除去及びドロップアウト補償回路
15からの再生輝度信号が出力端子16に取り出されると共
に、ミキサー17に供給される。ミキサー17の出力端子18
には、複合カラービデオ信号が取り出される。
たノイズ除去がなさる。このノイズ除去は、垂直方向の
解像度を劣化させるので、再生時のテープ速度が遅く、
再生輝度信号のS/Nが悪い時にのみ動作する。また、1H
（H:水平期間）遅延された信号と非遅延信号との差信号
のレベルから垂直期間の有無を示す検出信号を発生する
相関検出器がノイズ除去及びドロップアウト補償回路15
に設けられている。この検出信号が色信号に関するノイ
ズ除去回路21に供給される。更に、ドロップアウト補償
に必要な1H遅延回路は、ノイズ除去及び相関検出器と兼
用されている。ノイズ除去及びドロップアウト補償回路
15からの再生輝度信号が出力端子16に取り出されると共
に、ミキサー17に供給される。ミキサー17の出力端子18
には、複合カラービデオ信号が取り出される。
TBC11からの低域変換色信号が周波数変換器20に供給
される。周波数変換器20では、低域変換色信号が元の搬
送波周波数fsc（NTSC方式では、fsc＝3.58MHz）の信号
に戻される。周波数変換器20からの搬送色信号がノイズ
除去回路21に供給される。ノイズ除去回路21には、クロ
ストーク除去回路、輝度信号に対するのと同様に、巡回
形のくし形フィルタを用いたノイズ除去回路、輪郭補償
回路等が設けられている。再生輝度信号から得られた上
述の検出信号が搬送色信号に関するノイズ除去回路21に
供給され、垂直方向の非相関部では、垂直方向のノイズ
除去を停止することで、垂直方向の色の劣化が防止され
ている。ノイズ除去回路21からの再生色信号が出力端子
19に取り出されると共に、ミキサー17に供給される。出
力端子16及び19には、輝度信号と搬送色信号とが夫々得
られる。
される。周波数変換器20では、低域変換色信号が元の搬
送波周波数fsc（NTSC方式では、fsc＝3.58MHz）の信号
に戻される。周波数変換器20からの搬送色信号がノイズ
除去回路21に供給される。ノイズ除去回路21には、クロ
ストーク除去回路、輝度信号に対するのと同様に、巡回
形のくし形フィルタを用いたノイズ除去回路、輪郭補償
回路等が設けられている。再生輝度信号から得られた上
述の検出信号が搬送色信号に関するノイズ除去回路21に
供給され、垂直方向の非相関部では、垂直方向のノイズ
除去を停止することで、垂直方向の色の劣化が防止され
ている。ノイズ除去回路21からの再生色信号が出力端子
19に取り出されると共に、ミキサー17に供給される。出
力端子16及び19には、輝度信号と搬送色信号とが夫々得
られる。
上述のように、ノイズ除去及びドロップアウト補償回
路15で発生した相関検出信号をノイズ除去回路21に供給
する時に、色信号とこの検出信号との時間的なずれの発
生を防止するために、TBC11の出力側にノイズ除去及び
ドロップアウト補償回路15が設けられている。
路15で発生した相関検出信号をノイズ除去回路21に供給
する時に、色信号とこの検出信号との時間的なずれの発
生を防止するために、TBC11の出力側にノイズ除去及び
ドロップアウト補償回路15が設けられている。
b.TBC 第２図は、TBC10及び11、TBCコントローラ12のより詳
細な構成を示す。5Yがミキサー５からの輝度信号が供給
される入力端子であり、13が低域変換色信号が供給され
る入力端子であり、31がドロップアウトパルスDOPが供
給される入力端子である。ドロップアウトパルスDOP
は、FM変調輝度信号をリミッタに供給し、リミッタの出
力信号をエンベロープ検波することで形成できる。FM変
調輝度信号のエンベロープが所定レベル以下となるドロ
ップアウト期間で、ドロップアウトパルスDOPが例えば
ハイレベルとなる。
細な構成を示す。5Yがミキサー５からの輝度信号が供給
される入力端子であり、13が低域変換色信号が供給され
る入力端子であり、31がドロップアウトパルスDOPが供
給される入力端子である。ドロップアウトパルスDOP
は、FM変調輝度信号をリミッタに供給し、リミッタの出
力信号をエンベロープ検波することで形成できる。FM変
調輝度信号のエンベロープが所定レベル以下となるドロ
ップアウト期間で、ドロップアウトパルスDOPが例えば
ハイレベルとなる。
輝度信号は、TBC10のクランプ回路32及びTBCコントロ
ーラ12の同期分離回路33に供給される。同期分離回路33
により分離された水平同期信号がPLL34に供給される。P
LL34は、再生輝度信号と同期した水平周波数の信号と4f
scの周波数のクロックとを発生する。これらの信号がタ
イミング発生回路35に供給される。水晶発振器14の出力
信号もタイミング発生回路35に供給される。
ーラ12の同期分離回路33に供給される。同期分離回路33
により分離された水平同期信号がPLL34に供給される。P
LL34は、再生輝度信号と同期した水平周波数の信号と4f
scの周波数のクロックとを発生する。これらの信号がタ
イミング発生回路35に供給される。水晶発振器14の出力
信号もタイミング発生回路35に供給される。
また、水晶発振器14の出力信号が分周器36に供給さ
れ、分周器36の出力信号がドラムサーボ回路37に供給さ
れる。ドラムサーボ回路37は、後述のように、位相サー
ボ回路と速度サーボ回路とからなり、ドラムモータ38の
回転動作を制御する。分周器36の出力信号は、位相サー
ボ回路のサーボ基準信号として使用される。
れ、分周器36の出力信号がドラムサーボ回路37に供給さ
れる。ドラムサーボ回路37は、後述のように、位相サー
ボ回路と速度サーボ回路とからなり、ドラムモータ38の
回転動作を制御する。分周器36の出力信号は、位相サー
ボ回路のサーボ基準信号として使用される。
TBC10及び11の読み出し側のクロックを分周してドラ
ムサーボ回路37に供給することにより、TBC10及び11の
書き込みクロックとその読み出しクロックの周波数を平
均的に一致させることができる。その結果、書き込みア
ドレスと読み出しアドレスとの間で追い越しが発生する
ことを防止できる。
ムサーボ回路37に供給することにより、TBC10及び11の
書き込みクロックとその読み出しクロックの周波数を平
均的に一致させることができる。その結果、書き込みア
ドレスと読み出しアドレスとの間で追い越しが発生する
ことを防止できる。
クランプ回路32の出力側にA/D変換器39が接続され、A
/D変換器39にタイミング発生回路35からライトクロック
WCKが供給される。A/D変換器39からは、サンプリング周
波数が4fscで、１サンプルが８ビットのディジタル輝度
信号が発生する。このディジタル輝度信号がバッファメ
モリ40に入力される。バッファメモリ40には、ライトク
ロックWCKとリセットライトパルスWRESとがタイミング
発生回路35から供給される。これらの書き込み側の信号
WCK及びWRESは、PLL34の出力信号から形成される。
/D変換器39にタイミング発生回路35からライトクロック
WCKが供給される。A/D変換器39からは、サンプリング周
波数が4fscで、１サンプルが８ビットのディジタル輝度
信号が発生する。このディジタル輝度信号がバッファメ
モリ40に入力される。バッファメモリ40には、ライトク
ロックWCKとリセットライトパルスWRESとがタイミング
発生回路35から供給される。これらの書き込み側の信号
WCK及びWRESは、PLL34の出力信号から形成される。
タイミング発生回路35で水晶発振器14の安定な出力信
号から形成されたリードクロックRCKとリセットリード
パルスRRYとがバツファメモリ40に供給され、バツファ
メモリ40から時間軸変動が除去されたディジタル輝度信
号が得られる。このディジタル輝度信号がD/A変換器41
でアナログ信号に変換される。D/A変換器41に対して
は、ローパスフィルタ42が接続され、ローパスフィルタ
42の出力端子43から時間軸変動が除去された再生輝度信
号が取り出される。
号から形成されたリードクロックRCKとリセットリード
パルスRRYとがバツファメモリ40に供給され、バツファ
メモリ40から時間軸変動が除去されたディジタル輝度信
号が得られる。このディジタル輝度信号がD/A変換器41
でアナログ信号に変換される。D/A変換器41に対して
は、ローパスフィルタ42が接続され、ローパスフィルタ
42の出力端子43から時間軸変動が除去された再生輝度信
号が取り出される。
入力端子13からの低域変換色信号に関しても、輝度信
号と同様に、クランプ回路44、A/D変換器45、バツファ
メモリ46、D/A変換器47及びローパスフィルタ48が設け
られている。出力端子49には、時間軸変動が除去された
低域変換色信号が取り出される。バツファメモリ46の書
き込み側の制御は、輝度信号と同じであるが、その読み
出し側の制御は、リードクロックRCKとリセットリード
パルスRRCによりなされる。
号と同様に、クランプ回路44、A/D変換器45、バツファ
メモリ46、D/A変換器47及びローパスフィルタ48が設け
られている。出力端子49には、時間軸変動が除去された
低域変換色信号が取り出される。バツファメモリ46の書
き込み側の制御は、輝度信号と同じであるが、その読み
出し側の制御は、リードクロックRCKとリセットリード
パルスRRCによりなされる。
A/D変換器45からはサンプリング周波数が4fscであ
り、１サンプルが６ビットのディジタル信号が得られ
る。バッファメモリ46は、バッファメモリ40と同様に、
5H分の８ビットデータを記憶できる容量を有している。
色信号の場合には、輝度信号と比して量子化ビット数が
２ビット少ないので、バッファメモリ46に使用されない
メモリ領域が生じる。このメモリ領域が入力端子31から
のドロップアウトパルスDOP（１ビット）に割り当てら
れる。従ってバッファメモリ46からのドロップアウトパ
ルスDOPは、時間軸変動が輝度信号及び低域変換色信号
と同様に除去されている。このドロップアウトパルスDO
Pが1H遅延回路50を介して出力端子51に取り出される。
り、１サンプルが６ビットのディジタル信号が得られ
る。バッファメモリ46は、バッファメモリ40と同様に、
5H分の８ビットデータを記憶できる容量を有している。
色信号の場合には、輝度信号と比して量子化ビット数が
２ビット少ないので、バッファメモリ46に使用されない
メモリ領域が生じる。このメモリ領域が入力端子31から
のドロップアウトパルスDOP（１ビット）に割り当てら
れる。従ってバッファメモリ46からのドロップアウトパ
ルスDOPは、時間軸変動が輝度信号及び低域変換色信号
と同様に除去されている。このドロップアウトパルスDO
Pが1H遅延回路50を介して出力端子51に取り出される。
この一実施例では、ドロップアウトパルスDOPがバッ
ファメモリ46を使用して時間軸補償がなされるので、メ
モリ容量の節減を図ることができる。
ファメモリ46を使用して時間軸補償がなされるので、メ
モリ容量の節減を図ることができる。
TBC10の出力側には、前述のように、ノイズ除去及び
ドロップアウト補償回路15が設けられ、この回路15にTB
C11からのドロップアウトパルスDOPが供給される。ドロ
ップアウトパルスDOPがハイレベルのドロップアウト期
間は、1H前の輝度信号により補償される。再生輝度信号
及びドロップアウトパルスDOPが同一の時間軸方向の制
御を受けるので、ドロップアウト補償回路では、両者の
間で時間関係のずれが生じない。
ドロップアウト補償回路15が設けられ、この回路15にTB
C11からのドロップアウトパルスDOPが供給される。ドロ
ップアウトパルスDOPがハイレベルのドロップアウト期
間は、1H前の輝度信号により補償される。再生輝度信号
及びドロップアウトパルスDOPが同一の時間軸方向の制
御を受けるので、ドロップアウト補償回路では、両者の
間で時間関係のずれが生じない。
バッファメモリ40は、5HのFIFOメモリで構成されてい
る。FIFOメモリは、書き込み及び読み出しが異なるサイ
クルで独立且つ非同期に行うことができる。第３図は、
バッファメモリ40の一例の構成を示し、52で示すメモリ
アレイは、（８ビット×5048ワード）の容量を有してい
る。NTSC方式の場合では、サンプリング周波数が4fscの
時に、5H分のデータは、（910×５＝4550ワード）であ
る。
る。FIFOメモリは、書き込み及び読み出しが異なるサイ
クルで独立且つ非同期に行うことができる。第３図は、
バッファメモリ40の一例の構成を示し、52で示すメモリ
アレイは、（８ビット×5048ワード）の容量を有してい
る。NTSC方式の場合では、サンプリング周波数が4fscの
時に、5H分のデータは、（910×５＝4550ワード）であ
る。
メモリアレイ52には、入力バッファ53を介して８ビッ
トのデータが供給され、メモリアレイ52の出力データ
は、出力バッファ54を介して取り出される。入力バッフ
ァ53は、ライトイネーブルWEけ制御され、出力バッファ
54は、リードイネーブルREで制御される。
トのデータが供給され、メモリアレイ52の出力データ
は、出力バッファ54を介して取り出される。入力バッフ
ァ53は、ライトイネーブルWEけ制御され、出力バッファ
54は、リードイネーブルREで制御される。
メモリアレイ52の書き込み位置を決めるために、ライ
トアドレスポインタ発生回路55が設けられる。メモリア
レイ52の読み出し位置を決めるために、リードアドレス
ポインタ発生回路56が設けられる。ライトアドレスポイ
ンタ発生回路55には、ライトクロックWCK及びリセット
ライトパルスWRESが供給される。リセットライトパルス
WRESによりポインタが初期位置（０番地）に飛び、ライ
トクロックWCKによりポインタの位置がインクリメント
される。同様に、リードアドレスポインタが制御され
る。
トアドレスポインタ発生回路55が設けられる。メモリア
レイ52の読み出し位置を決めるために、リードアドレス
ポインタ発生回路56が設けられる。ライトアドレスポイ
ンタ発生回路55には、ライトクロックWCK及びリセット
ライトパルスWRESが供給される。リセットライトパルス
WRESによりポインタが初期位置（０番地）に飛び、ライ
トクロックWCKによりポインタの位置がインクリメント
される。同様に、リードアドレスポインタが制御され
る。
バッファメモリ46も上述のバッファメモリ40と同様の
構成であり、リセットリードパルスとしてRRCがRRYの代
わりに供給される。
構成であり、リセットリードパルスとしてRRCがRRYの代
わりに供給される。
第４図は、タイミング発生回路35からバッファメモリ
40及び46に供給される信号を示す。リセットライトパル
スWRESに対してリセットリードパルスRRCが2H遅れ、RRC
に対してRRYが1H遅れている。これらのパルスWRES、RR
C、RRYは、5Hの周期を有している。リセットライトパル
スWRESとリセットリードパルスRRC、RRYとの時間差は、
再生信号の持つ時間軸変動に応じて変化する。時間軸変
動が無い時に、入力側に対して2Hの遅延が与えられた低
域変換色信号がTBC11から得られ、入力側に対して3Hの
遅延が与えられた輝度信号が得られる。
40及び46に供給される信号を示す。リセットライトパル
スWRESに対してリセットリードパルスRRCが2H遅れ、RRC
に対してRRYが1H遅れている。これらのパルスWRES、RR
C、RRYは、5Hの周期を有している。リセットライトパル
スWRESとリセットリードパルスRRC、RRYとの時間差は、
再生信号の持つ時間軸変動に応じて変化する。時間軸変
動が無い時に、入力側に対して2Hの遅延が与えられた低
域変換色信号がTBC11から得られ、入力側に対して3Hの
遅延が与えられた輝度信号が得られる。
TBCの出力側における色信号と輝度信号の関係では、
色信号の方が輝度信号より1H、進んでいる。このように
TBC10及び11の読み出しタイミングを制御して、輝度信
号と低域変換色信号との間に時間差を生じさせることに
より、TBC11の後段のノイズ除去回路21で生じる色信号
の遅れを補償することができる。つまり、ノイズ除去回
路21では、クロストーク除去回路が設けられており、こ
のクロストーク除去回路を通ることで色信号に1Hの遅れ
が生じる。1H遅延線を使用したクロストーク除去回路或
いは３ラインロジカルくし形フィルタを使用したクロス
トーク除去回路の場合に、1Hの遅れが生じる。ロジカル
フィルタは、波形の中の複数のポイントを取り出して信
号の変化の形を判別するフィルタであり、垂直方向のに
じみを発生せずに、クロストークを除去することができ
る。
色信号の方が輝度信号より1H、進んでいる。このように
TBC10及び11の読み出しタイミングを制御して、輝度信
号と低域変換色信号との間に時間差を生じさせることに
より、TBC11の後段のノイズ除去回路21で生じる色信号
の遅れを補償することができる。つまり、ノイズ除去回
路21では、クロストーク除去回路が設けられており、こ
のクロストーク除去回路を通ることで色信号に1Hの遅れ
が生じる。1H遅延線を使用したクロストーク除去回路或
いは３ラインロジカルくし形フィルタを使用したクロス
トーク除去回路の場合に、1Hの遅れが生じる。ロジカル
フィルタは、波形の中の複数のポイントを取り出して信
号の変化の形を判別するフィルタであり、垂直方向のに
じみを発生せずに、クロストークを除去することができ
る。
また、TBC11のバッファメモリ46から読み出されたド
ロップアウトパルスDOPが供給される1H遅延回路50は、
低域変換色信号と同様にドロップアウトパルスDOPが輝
度信号に対して1H進んでいることを補償するために設け
られている。
ロップアウトパルスDOPが供給される1H遅延回路50は、
低域変換色信号と同様にドロップアウトパルスDOPが輝
度信号に対して1H進んでいることを補償するために設け
られている。
勿論、1Hの時間差に限らず、TBCの後の信号処理系に
設けられたフィルタ等で生じる輝度信号と色信号との間
の時間差をTBCにおいて補償することができる。この場
合には、リセットリードパルスRRY及びRRCの少なくとも
一方のタイミングを任意に調整できる構成が望ましい。
設けられたフィルタ等で生じる輝度信号と色信号との間
の時間差をTBCにおいて補償することができる。この場
合には、リセットリードパルスRRY及びRRCの少なくとも
一方のタイミングを任意に調整できる構成が望ましい。
c.TBC動作の制御 上述のTBC10及び11は、ユーザーのスイッチ操作によ
り、又はVTRの動作状態に応じてその動作を停止（オ
フ）できる。第５図は、TBCの制御のための構成を示
す。第５図において、破線で囲んで示す部分は、TBCと
関連した構成を備えるIC基板61を表す。また、62は、VT
Rの動作を制御するために、マイクロコンピュータから
なるシステムコントローラである。
り、又はVTRの動作状態に応じてその動作を停止（オ
フ）できる。第５図は、TBCの制御のための構成を示
す。第５図において、破線で囲んで示す部分は、TBCと
関連した構成を備えるIC基板61を表す。また、62は、VT
Rの動作を制御するために、マイクロコンピュータから
なるシステムコントローラである。
システムコントローラ62には、TBCのオン／オフスイ
ッチの状態に応じた検出信号SWと、ノーマル再生とジョ
グダイヤルが操作される変速再生とを区別する検出信号
J/Pとが供給される。例えば検出信号SW及びJ/Pのハイレ
ベルがTBC動作のオンを表し、そのローレベルがTBC動作
のオフを表す。システムコントローラ62からは、TBCと
関連する制御信号S1、S2及びS3が出力される。制御信号
S1のハイレベルは、VTRが記録動作中であることを意味
する。制御信号S2は、TBCのオン／オフの制御のための
信号である。制御信号S3は、分周回路36に対するリセッ
ト信号である。このリセット動作により分周回路36の出
力信号の位相が制御信号S3と同期したものとされる。
ッチの状態に応じた検出信号SWと、ノーマル再生とジョ
グダイヤルが操作される変速再生とを区別する検出信号
J/Pとが供給される。例えば検出信号SW及びJ/Pのハイレ
ベルがTBC動作のオンを表し、そのローレベルがTBC動作
のオフを表す。システムコントローラ62からは、TBCと
関連する制御信号S1、S2及びS3が出力される。制御信号
S1のハイレベルは、VTRが記録動作中であることを意味
する。制御信号S2は、TBCのオン／オフの制御のための
信号である。制御信号S3は、分周回路36に対するリセッ
ト信号である。このリセット動作により分周回路36の出
力信号の位相が制御信号S3と同期したものとされる。
前述のように、TBCの書き込み側と読み出し側の周波
数を平均的に合わせるように、水晶発振器14の出力信号
が分周回路36で分周され、分周回路36の出力信号がドラ
ム位相サーボのサーボ基準信号とされる。分周回路36の
出力信号がスイッチ回路63の再生側端子ｐとスイッチ回
路64を介して基準信号発生回路65に供給される。基準信
号発生回路65は、PLLの構成とされ、スイッチ回路64を
介して供給される信号と同期したサーボ基準信号REFを
発生する。
数を平均的に合わせるように、水晶発振器14の出力信号
が分周回路36で分周され、分周回路36の出力信号がドラ
ム位相サーボのサーボ基準信号とされる。分周回路36の
出力信号がスイッチ回路63の再生側端子ｐとスイッチ回
路64を介して基準信号発生回路65に供給される。基準信
号発生回路65は、PLLの構成とされ、スイッチ回路64を
介して供給される信号と同期したサーボ基準信号REFを
発生する。
サーボ基準信号REFは、ドラム位相サーボ回路66に供
給される。ドラム位相サーボ回路66では、ドラムの回転
位相を示す検出信号PGとサーボ基準信号REFとが位相比
較され、位相エラー信号が形成される。また、ドラムの
回転速度に比例した周波数の検出信号FGが供給されるド
ラム速度サーボ回路67により速度エラー信号が形成され
る。加算回路68により位相エラー信号と速度エラー信号
とが加算され、加算回路68の出力信号がアンプ69を介し
てD/A変換器70に供給される。D/A変換器70からのアナロ
グの駆動信号が積分回路71を介してドラムモータ38に供
給される。また、検出信号PGからスイッチングパルスPs
が形成され、スイッチングパルスPsがシステムコントロ
ーラ62に供給される。更に、システムコントローラ62か
らIC基板61に対してスイッチングパルスPsが基板されて
いる。
給される。ドラム位相サーボ回路66では、ドラムの回転
位相を示す検出信号PGとサーボ基準信号REFとが位相比
較され、位相エラー信号が形成される。また、ドラムの
回転速度に比例した周波数の検出信号FGが供給されるド
ラム速度サーボ回路67により速度エラー信号が形成され
る。加算回路68により位相エラー信号と速度エラー信号
とが加算され、加算回路68の出力信号がアンプ69を介し
てD/A変換器70に供給される。D/A変換器70からのアナロ
グの駆動信号が積分回路71を介してドラムモータ38に供
給される。また、検出信号PGからスイッチングパルスPs
が形成され、スイッチングパルスPsがシステムコントロ
ーラ62に供給される。更に、システムコントローラ62か
らIC基板61に対してスイッチングパルスPsが基板されて
いる。
スイッチ回路63は、システムコントローラ62からの制
御信号S1で制御される。記録時には、同期分離回路72に
より記録ビデオ信号から分離された垂直同期信号がスイ
ッチ回路63の記録側端子ｒを介してスイッチ回路64に供
給される。スイッチ回路64は、ORゲート73の出力がハイ
レベルの時にオンする。ORゲート73には、システムコン
トローラ62からの制御信号S1及びS2が供給される。従っ
て、記録時には、スイッチ回路64がオンし、基準信号発
生回路65は、記録ビデオ信号中の垂直同期信号と同期し
たサーボ基準信号REFを発生する。
御信号S1で制御される。記録時には、同期分離回路72に
より記録ビデオ信号から分離された垂直同期信号がスイ
ッチ回路63の記録側端子ｒを介してスイッチ回路64に供
給される。スイッチ回路64は、ORゲート73の出力がハイ
レベルの時にオンする。ORゲート73には、システムコン
トローラ62からの制御信号S1及びS2が供給される。従っ
て、記録時には、スイッチ回路64がオンし、基準信号発
生回路65は、記録ビデオ信号中の垂直同期信号と同期し
たサーボ基準信号REFを発生する。
再生時で制御信号S2がハイレベルの時には、分周回路
36の出力信号がスイッチ回路63及び64を介して基準信号
発生回路65に供給される。従って、分周回路36の出力信
号と同期したサーボ基準信号REFが発生する。この場合
に、TBCの書き込みクロックと読み出しクロックとの周
波数が平均的に一致される。
36の出力信号がスイッチ回路63及び64を介して基準信号
発生回路65に供給される。従って、分周回路36の出力信
号と同期したサーボ基準信号REFが発生する。この場合
に、TBCの書き込みクロックと読み出しクロックとの周
波数が平均的に一致される。
制御信号S2は、ORゲート73に供給されると共に、遅延
回路74に供給される。遅延回路74でt2の時間、遅延され
た制御信号S4がタイミング発生回路35に設けられたスイ
ッチ回路75に供給される。スイッチ回路75は、書き込み
クロックWCKを切り換える。スイッチ回路75の一方の入
力端子には、前述のように、PLL34（第２図参照）から
の再生信号と同期したクロックCK1が供給され、その他
方の入力端子に読み出しクロックと同様に固定の周波数
のクロックCK2が供給される。書き込みクロックWCKとし
て、クロックCK1が選択される時にTBC動作がなされる。
他方、クロックCK2が書き込みクロックとして選択され
る時には、TBC10及び11の夫々のバッファメモリ40及び4
6で固定の遅延（輝度信号に対しては3H、低域変換色信
号に対しては2H）が生じるだけである。つまり、TBC動
作がオフする。
回路74に供給される。遅延回路74でt2の時間、遅延され
た制御信号S4がタイミング発生回路35に設けられたスイ
ッチ回路75に供給される。スイッチ回路75は、書き込み
クロックWCKを切り換える。スイッチ回路75の一方の入
力端子には、前述のように、PLL34（第２図参照）から
の再生信号と同期したクロックCK1が供給され、その他
方の入力端子に読み出しクロックと同様に固定の周波数
のクロックCK2が供給される。書き込みクロックWCKとし
て、クロックCK1が選択される時にTBC動作がなされる。
他方、クロックCK2が書き込みクロックとして選択され
る時には、TBC10及び11の夫々のバッファメモリ40及び4
6で固定の遅延（輝度信号に対しては3H、低域変換色信
号に対しては2H）が生じるだけである。つまり、TBC動
作がオフする。
第６図に示すタイミングチャートを参照して、第５図
の構成の動作を説明する。第６図Ａは、操作スイッチの
状態を示す検出信号SWである。第６図Ｂは、ドラムの回
転位相と同期したスイッチングパルスPsである。
の構成の動作を説明する。第６図Ａは、操作スイッチの
状態を示す検出信号SWである。第６図Ｂは、ドラムの回
転位相と同期したスイッチングパルスPsである。
ユーザーがスイッチを操作し、検出信号SWがハイレベ
ルに立ち上がった後のスイッチングパルスPsにより第６
図Ｃに示す制御信号S3がシステムコントローラ62で形成
される。この制御信号S3の立ち下がりエッジは、スイッ
チングパルスPsのエッジから所定時間t1の遅れを有して
いる。制御信号S3の立ち下がりで分周回路36がリセット
される。このリセット以降、分周回路36の出力信号の位
相は、制御信号S3の立ち下がりと同一の位相を有してい
る。
ルに立ち上がった後のスイッチングパルスPsにより第６
図Ｃに示す制御信号S3がシステムコントローラ62で形成
される。この制御信号S3の立ち下がりエッジは、スイッ
チングパルスPsのエッジから所定時間t1の遅れを有して
いる。制御信号S3の立ち下がりで分周回路36がリセット
される。このリセット以降、分周回路36の出力信号の位
相は、制御信号S3の立ち下がりと同一の位相を有してい
る。
制御信号S3の立ち下がりから制御信号S2が立ち上が
り、検出信号SWがローレベルになると制御信号S2が立ち
下がる。遅延回路74からは、制御信号S2に対してt2の時
間遅れた制御信号S4が得られる。制御信号S2がハイレベ
ルとなると、スイッチ回路64がオンし、分周回路36の出
力信号が基準信号発生回路65に供給される。
り、検出信号SWがローレベルになると制御信号S2が立ち
下がる。遅延回路74からは、制御信号S2に対してt2の時
間遅れた制御信号S4が得られる。制御信号S2がハイレベ
ルとなると、スイッチ回路64がオンし、分周回路36の出
力信号が基準信号発生回路65に供給される。
TBCがオフの状態では、基準信号発生回路65からのサ
ーボ基準信号REFとドラムの回転位相、即ち、スイッチ
ングパルスPsの位相は、一定の関係に規定されている。
この位相関係と制御信号S3及びスイッチングパルスPsの
位相関係とが同一となるように、遅延時間t1が設定され
ている。従って、TBCがオフからオンになり、その結
果、基準信号発生回路65に分周回路36の出力信号が供給
された時にも、サーボ基準の位相の大幅な変動がなく、
位相サーボの乱れを防止できる。
ーボ基準信号REFとドラムの回転位相、即ち、スイッチ
ングパルスPsの位相は、一定の関係に規定されている。
この位相関係と制御信号S3及びスイッチングパルスPsの
位相関係とが同一となるように、遅延時間t1が設定され
ている。従って、TBCがオフからオンになり、その結
果、基準信号発生回路65に分周回路36の出力信号が供給
された時にも、サーボ基準の位相の大幅な変動がなく、
位相サーボの乱れを防止できる。
制御信号S4がハイレベルになることで、書き込みクロ
ックWCKとして、再生信号と同期したクロックCK1がスイ
ッチ回路75で選択され、TBC動作がオンする。遅延回路7
4の遅延時間t2は、ドラムサーボが不安定な状態でTBCが
動作することを避けるために必要な時間に設定されてい
る。
ックWCKとして、再生信号と同期したクロックCK1がスイ
ッチ回路75で選択され、TBC動作がオンする。遅延回路7
4の遅延時間t2は、ドラムサーボが不安定な状態でTBCが
動作することを避けるために必要な時間に設定されてい
る。
第６図は、TBCのオン／オフがスイッチの操作でなさ
れる例であるが、スイッチでTBCオンの状態が設定され
ていても、ジョグモードでは、検出信号J/Pにより上述
と同様に、TBCがオフとされる。ジョグモードは、ジョ
グダイヤルの操作で、スロー再生、スチル再生、キュー
再生、レビュー再生等の変速再生を行うものである。変
速再生時には、再生信号の水平同期信号の周波数が規定
の値からずれるので、TBC動作が困難となる。このため
に、ジョグモードでは、TBCがオフとされる。ジョグモ
ードからノーマル再生動作に復帰する時でも、検出信号
J/Pが変化するので、上述と同様の動作でTBCオフの状態
からTBCオンの状態に制御される。
れる例であるが、スイッチでTBCオンの状態が設定され
ていても、ジョグモードでは、検出信号J/Pにより上述
と同様に、TBCがオフとされる。ジョグモードは、ジョ
グダイヤルの操作で、スロー再生、スチル再生、キュー
再生、レビュー再生等の変速再生を行うものである。変
速再生時には、再生信号の水平同期信号の周波数が規定
の値からずれるので、TBC動作が困難となる。このため
に、ジョグモードでは、TBCがオフとされる。ジョグモ
ードからノーマル再生動作に復帰する時でも、検出信号
J/Pが変化するので、上述と同様の動作でTBCオフの状態
からTBCオンの状態に制御される。
この発明は、輝度信号に対するTBCと低域変換色信号
に対するTBCとこれらのTBCに共通のTBCコントローラとT
BCコントローラに読み出しタイミングを制御する回路を
設けることで、TBCから出力される輝度信号と色信号と
の間に、所望の時間差を与えることができる。従って、
TBCにおいて、輝度信号に対して色信号よりもノイズ除
去回路で生じる遅延量例えば1H多い遅延量を与えること
によって、色信号のノイズ除去回路で生じる遅延をTBC
において補正でき、1H遅延線を設けること、フィルタの
遅延時間を厳密に調整することが必要なくなる利点があ
る。
に対するTBCとこれらのTBCに共通のTBCコントローラとT
BCコントローラに読み出しタイミングを制御する回路を
設けることで、TBCから出力される輝度信号と色信号と
の間に、所望の時間差を与えることができる。従って、
TBCにおいて、輝度信号に対して色信号よりもノイズ除
去回路で生じる遅延量例えば1H多い遅延量を与えること
によって、色信号のノイズ除去回路で生じる遅延をTBC
において補正でき、1H遅延線を設けること、フィルタの
遅延時間を厳密に調整することが必要なくなる利点があ
る。
第１図はこの発明の一実施例の全体的な構成を示すブロ
ック図、第２図はこの一実施例におけるTBCの構成を示
すブロック図、第３図はTBCに使用されるバッファメモ
リの一例のブロック図、第４図はバッファメモリに対す
る制御信号のタイミングチャート、第５図はTBC動作の
制御と関連した構成を示すブロック図、第６図は第５図
の動作の説明のためのタイミングチャートである。 図面における主要な符号の説明 1:FM変調輝度信号の入力端子、10、11:TBC、13:低域変
換色信号の入力端子、31:ドロップアウトパルスの入力
端子、36:分周回路、37:ドラムサーボ回路、38:ドラム
モータ、40、46:バッファメモリ、62:システムコントロ
ーラ、65:基準信号発生回路、75:スイッチ回路。
ック図、第２図はこの一実施例におけるTBCの構成を示
すブロック図、第３図はTBCに使用されるバッファメモ
リの一例のブロック図、第４図はバッファメモリに対す
る制御信号のタイミングチャート、第５図はTBC動作の
制御と関連した構成を示すブロック図、第６図は第５図
の動作の説明のためのタイミングチャートである。 図面における主要な符号の説明 1:FM変調輝度信号の入力端子、10、11:TBC、13:低域変
換色信号の入力端子、31:ドロップアウトパルスの入力
端子、36:分周回路、37:ドラムサーボ回路、38:ドラム
モータ、40、46:バッファメモリ、62:システムコントロ
ーラ、65:基準信号発生回路、75:スイッチ回路。
Claims (1)
- 【請求項１】磁気ヘッドで取り出された再生信号中のFM
変調輝度信号が供給されるFM復調回路と、 上記FM復調回路からの輝度信号が供給される第１のTBC
と、 上記再生信号中の低域変換色信号が供給される第２のTB
Cと、 上記第２のTBCからの低域変換色信号を元の搬送波周波
数の信号に変換するための周波数変換手段と、 上記周波数変換手段からの搬送色信号が供給され、搬送
色信号のノイズを除去し、ノイズ除去処理によって搬送
色信号に遅延を生じさせるノイズ除去手段と、 上記第１のTBCと上記第２のTBCに夫々設けられたメモリ
に再生信号と同期したクロックで上記輝度信号及び上記
低域変換色信号を夫々書き込み、安定なクロックで上記
輝度信号及び上記低域変換色信号を上記メモリから夫々
読み出すためのTBCコントローラと、 上記TBCコントローラに設けられ、上記第１のTBCにより
輝度信号に対して与えられる遅延量が上記第２のTBCに
より低域変換色信号に対して与えられる遅延量よりも、
上記ノイズ除去手段に生じる遅延の分大きくなるよう
に、読み出しタイミングを制御する手段と からなるビデオ信号再生装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1325482A JP2861160B2 (ja) | 1989-12-15 | 1989-12-15 | ビデオ信号再生装置 |
| US07/623,067 US5179450A (en) | 1989-12-15 | 1990-12-06 | Video signal processing apparatus and method for the time base compensation |
| EP90123588A EP0432668B1 (en) | 1989-12-15 | 1990-12-07 | Video signal processing apparatus and method for time base compensation |
| DE69025722T DE69025722T2 (de) | 1989-12-15 | 1990-12-07 | Vorrichtung und Verfahren zur Videosignalverarbeitung für Zeitbasiskompensation |
| KR1019900020218A KR0177923B1 (ko) | 1989-12-15 | 1990-12-10 | 비디오신호재생장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1325482A JP2861160B2 (ja) | 1989-12-15 | 1989-12-15 | ビデオ信号再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03186090A JPH03186090A (ja) | 1991-08-14 |
| JP2861160B2 true JP2861160B2 (ja) | 1999-02-24 |
Family
ID=18177370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1325482A Expired - Fee Related JP2861160B2 (ja) | 1989-12-15 | 1989-12-15 | ビデオ信号再生装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5179450A (ja) |
| EP (1) | EP0432668B1 (ja) |
| JP (1) | JP2861160B2 (ja) |
| KR (1) | KR0177923B1 (ja) |
| DE (1) | DE69025722T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5218449A (en) * | 1992-02-24 | 1993-06-08 | Samsung Electronics Co., Ltd. | Nervous clock signal generator for video recorder |
| US5719532A (en) * | 1995-06-21 | 1998-02-17 | Sony Corporation | Horizontal lock detector |
| US5864371A (en) * | 1997-05-08 | 1999-01-26 | Sony Corporation | Luminance signal generation circuit with single clamp in closed loop configuration and horizontal synchronization pulse generation |
| US5999221A (en) * | 1997-05-08 | 1999-12-07 | Sony Corporation | Horizontal synchronization pulse generation circuit |
| JP2001509356A (ja) * | 1997-11-20 | 2001-07-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 水平方向色遷移における垂直方向色ずれを防止する手段を有するビデオ信号を処理する回路装置 |
| US7664214B2 (en) * | 2002-09-24 | 2010-02-16 | Standard Microsystems Corporation | System and method for transferring data among transceivers substantially void of data dependent jitter |
| TWI407774B (zh) * | 2010-04-06 | 2013-09-01 | Teco Elec & Machinery Co Ltd | 多視角即時立體影像處理系統 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS594279A (ja) * | 1982-06-29 | 1984-01-11 | Sony Corp | 磁気記録再生装置 |
| US4531149A (en) * | 1983-06-24 | 1985-07-23 | Rca Corporation | Digital variable group delay equalizer for a digital television receiver |
| JPS6128289A (ja) * | 1984-07-18 | 1986-02-07 | Toshiba Corp | 再生映像信号の時間軸補正装置 |
| JPS6141294A (ja) * | 1984-08-02 | 1986-02-27 | Matsushita Electric Ind Co Ltd | 記録再生装置 |
| JPH0712229B2 (ja) * | 1984-12-25 | 1995-02-08 | ソニー株式会社 | 時間軸補正装置 |
| KR910001473B1 (ko) * | 1985-02-04 | 1991-03-07 | 마쯔시다덴기산교 가부시기가이샤 | 영상신호처리장치 |
| JPH0779483B2 (ja) * | 1986-03-07 | 1995-08-23 | 松下電器産業株式会社 | 映像信号記録再生装置およびその記録再生方法 |
| JPS6468092A (en) * | 1987-09-08 | 1989-03-14 | Toshiba Corp | Digital video signal processing circuit |
| JPH02288582A (ja) * | 1989-04-28 | 1990-11-28 | Matsushita Electric Ind Co Ltd | 映像信号処理回路 |
-
1989
- 1989-12-15 JP JP1325482A patent/JP2861160B2/ja not_active Expired - Fee Related
-
1990
- 1990-12-06 US US07/623,067 patent/US5179450A/en not_active Expired - Lifetime
- 1990-12-07 DE DE69025722T patent/DE69025722T2/de not_active Expired - Fee Related
- 1990-12-07 EP EP90123588A patent/EP0432668B1/en not_active Expired - Lifetime
- 1990-12-10 KR KR1019900020218A patent/KR0177923B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69025722T2 (de) | 1996-10-10 |
| EP0432668A2 (en) | 1991-06-19 |
| KR0177923B1 (ko) | 1999-04-15 |
| KR910013185A (ko) | 1991-08-08 |
| JPH03186090A (ja) | 1991-08-14 |
| US5179450A (en) | 1993-01-12 |
| EP0432668B1 (en) | 1996-03-06 |
| EP0432668A3 (en) | 1992-10-14 |
| DE69025722D1 (de) | 1996-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4376291A (en) | Method of compensating time faults in a digital color television signal | |
| JP2861160B2 (ja) | ビデオ信号再生装置 | |
| JP2844765B2 (ja) | ビデオ信号再生装置 | |
| US4774594A (en) | Apparatus for reproducing component color video signals time-axis compressed on a recording medium using write clock signals centered between read clock signals | |
| EP0393203B1 (en) | Apparatus for recording and reproducing digital pal signals | |
| US5084766A (en) | Video signal reproducing apparatus having page rolling prevention | |
| US4884150A (en) | Information reproducer | |
| JPS60160276A (ja) | 映像信号処理装置 | |
| US5285288A (en) | Video signal reproducing apparatus with time base corrector | |
| JP2502614B2 (ja) | 映像信号記録装置 | |
| JPH03186084A (ja) | ビデオ信号再生装置 | |
| JPH084348B2 (ja) | デジタル信号記録再生装置の信号処理方法 | |
| JP2553165B2 (ja) | 映像信号再生装置 | |
| JPH0232834B2 (ja) | ||
| JPH03184485A (ja) | 再生信号処理回路 | |
| KR100236134B1 (ko) | 시간축 보정장치 | |
| JP2649917B2 (ja) | 回転ヘツド型再生装置 | |
| JP2832902B2 (ja) | ビデオ信号再生装置 | |
| JPH03184493A (ja) | 再生信号処理回路 | |
| JPH0546756B2 (ja) | ||
| JPH07114485B2 (ja) | 磁気記録再生装置 | |
| JPH074028B2 (ja) | 映像信号のノイズ除去回路 | |
| JPS62216591A (ja) | メモリ制御回路 | |
| JPH082111B2 (ja) | 映像信号処理装置 | |
| JPH04266278A (ja) | 時間軸補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |