JPH03186090A - ビデオ信号再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、回転ヘッド型ＶＴＲに適用されるビデオ信
号再生装置に関する。

〔発明の概要〕

この発明は、磁気ヘッドで取り出された再生信号中の輝
度信号と低域変換色信号との夫々に対して第トのＴＢＣ
と第２のＴＢＣとを設け、これらの第１及び第２のＴＢ
Ｃから夫々出力される輝度信号と低域変換色信号との間
に時間差を生じさせるために、読み出しタイミングを制
御することにより、輝度信号の処理回路と色信号の処理
回路とで発生する時間差をＴＢＣにおいて補正すること
ができる。

〔従来の技術〕

フレーム周波数で回転するテープ案内ドラムに一対の磁
気ヘッドが取りつけられ、案内ドラムＣ周面に斜めに巻
きつけられた磁気テープに磁気−ラドが交互に接触する
回転ヘッド型ＶＴＲが知Ｃれている０回転ヘッド形ＶＴ
Ｒでは、記録信号ｉＦＭ変調された輝度信号と低域変換
された色信キからなる。

再生された搬送色信号に関しては、クロストーク除去回
路が設けられている。再生側でクロス）−り除去を可能
とするために記録時に隣接トラ５り間で低域変換用の信
号の位相が反転（位相反も方式）或いはシフト（位相シ
フト方式）されてしる、ｉｔｉ遅延線により遅延された
搬送色信号長υ非遅延の搬送色信号とを台底することで
クロストークの除去がなされる。従って、クロストーク
閘去回路を通ることで再生色信号には、ＩＨの遅刺が生
じる。この遅れを補償するために、再生輝度信号がＩＨ
遅延線を通るようにされていた。

また、クロストーク除去回路に限らず、輝度（３号系と
色信号系との夫々に挿入されているフィルタで遅延が発
生する。ｌＩ度倍信号色信号との間に時間差を生しない
ように、フィルタの遅延時間が調整されていた。

〔発明が解決しようとする課題〕

輝度信号と色信号の時間合わせのために、ＩＨ遅延線を
設けることは、再生回路の構成のコストの上昇を招く、
また、フィルタで生じる遅延を厳密に調整するための調
整作業が面倒であった。

従って、この発明の目的は、輝度信号と色信号に対して
夫々ＴＢＣを設ける時に、各ＴＢＣで生じる固定の遅延
量により、輝度信号と色信号との時間関係を合わせるこ
とができるビデオ信号再生装置を提供することにある。

〔課題を解決するための手段〕

この発明は、磁気ヘッドで取り出された再生信号中のＦ
Ｍ変１１１１度信号が供給されるＦＭ復調回路（３）と
、 ＦＭ復調回路（３）からの輝度信号が供給される第１の
ＴＢＣ（１０）と、 再生信号中の低域変換色信号が供給される第２のＴＢＣ
（１１）と、 第１のＴＢＣ（１０）と第２のＴＢＣ（１１）に夫々設
けられたメモリに再生信号と同期したクロックで輝度信
号及び低域変換色信号を夫々書き込み、安定なクロック
で輝度信号及び低域変換色信号をメモリから夫々読み出
すためのＴＢＣコントローラ（１２）と、 ＴＢＣコントローラ（１２）に設けられ、第１のＴＢＣ
（１０）と第２のＴＢＣ（１１）から夫々出力される輝
度信号と低域変換色信号との間に時間差を生じさせるた
めに、読み出しタイミングを制御する手段（３５）と からなる。

〔作用］ ＴＢＣＩＯ及び１１は、時間軸変動を除去するために、
所定の遅延時間を中心として変化する遅延時間を有する
。メモリの読み出しタイミングを制御することにより、
輝度信号に与えられる固定の遅延時間と低域変換色信号
に与えられるものとに時間差を生じさせることができる
。この時間差は、ＴＢＣＩＯ及び１１の出力側で生じる
輝度信号と色信号との時間ずれをキャンセルするものに
選ばれる。

〔実施例〕

以下、この発明の一実施例について図面を参照して説明
する。この説明は、下記の順序に従ってなされる。

ａ、全体の構成 す、ＴＢＣ ｃ、ＴＢＣ動作の制御 ａ、全体の構成 第１図において、ｌが再生信号から分離されたＦＭ変調
輝度信号の入力端子である。り藁ツタ２、ＦＭ復調回路
３及びデイエンファシス回路４によりＦＭ変調輝度信号
がＦＭ復調される。デイエンファシス回路４からの再生
輝度信号が【キサ−５に供給され、ミキサー５において
変速再生時にのみ擬似垂直同期信号ＱＶＤが挿入される
。

擬似垂直同期信号発生回路６には、端子７からスイッチ
ングパルスＰｓが供給される。スイッチングパルスＰｓ
は、テープ案内ドラム、即ち、磁気ヘッドの回転位相と
同期して、フィールド毎に反転するパルス信号である。

スイッチングパルスＰｓは、テープ案内ドラムと関連し
た磁気的な回転検出器の出力信号から形成される。擬似
垂直同期信号発生回路６は、スイッチングパルスＰｓの
立ち上がりエツジ及び立ち下がりエツジから所定の時間
遅れたタイミングの擬似垂直同期信号ＱＶＤを発生する
。擬似垂直同期信号ＱＶＤは、ゲート回路８を介してミ
キサー５に供給される。

ゲート回路８には、端子９から変速再生の動作中である
ことを示す制御信号が供給される。変速再生動作は、ス
ロー再生、ステイル再生、キュー再生、レビュー再生等
である。従って、ミキサー５には、これらの変速再生動
作の時にのみゲート回路８を介して擬似垂直同期信号Ｑ
ＶＤが供給される。

変速再生時には、再生信号のレベルの変動が大きくなり
、垂直同期信号のレベルが小さくなると、モニターの垂
直同期が不安定となるおそれがある。

このため、変速時に擬似垂直同期信号ＱＶＤが挿入され
る。

ミキサー５の出力信号がＴＢＣＩＯ及びＴＢＣコントロ
ーラ１２に供給される０色信号に関すル１゛ＢＣ１１も
設けられている。このＴＢｃｌｌには、入力端子１３か
ら低域変換色信号が供給される。ＴＢＣＩＯ及びｌｌに
対して、ＴＢＣ：２：／トローラ１２から書き込み用の
タイ【ング信号と読み出し用のタイミング信号とが共通
に供給される。

ＴＢＣＩＯ及び１１には、例えば５ラインの容量（７）
Ｆ　Ｉ　ＦＯメモリが夫々設けられている。このメモリ
に対して、４ｆｓｃ（ｆｓｃｓ色副搬送波周波数）のサ
ンプリング周波数でディジタル化された輝度信号及び低
域変換色信号が書き込まれる。書き込み側のクロックは
、再生輝度信号から分離された水平同期信号に基づいて
ＰＬＬで生成される。

読み出し側のクロックは、水晶発振器１４の出力信号に
基づいて形成される。ＴＢＣＩＯ及び１１のメモリから
読み出された信号がＤ／Ａ変換器により夫々アナログ信
号に変換される。

ＴＢＣＩＯからの時間軸補償された輝度信号がノイズ除
去及びドロップアウト補償回路１５に供給される。再生
信号のレベルからドロップアウトが検出され、ドロップ
アウト期間に対応したパルス幅のドロップアウトパルス
が発生する。後述のように、このドロップアウトパルス
に対しても例えば色信号用のＴＢＣＩＩを利用して、輝
度信号及び低域変換色信号と同一の時間軸補償がなされ
る。この時間軸補償がされたドロップアウトパルスがノ
イズ除去及びドロップアウト補償回路１５に供給される
。

輝度信号に関しては、巡回形のくし形フィルタを用いた
ノイズ除去がなさる。このノイズ除去は、垂直方向の解
像度を劣化させるので、再生時のテープ速度が遅く、再
生輝度信号のＳ／Ｎが悪い時にのみ動作する。また、Ｉ
Ｈ（Ｈ：水平期間）遅延された信号と非遅延信号との差
信号のレベルから垂直相関の有無を示す検出信号を発生
する相関検出器がノイズ除去及びドロップアウト補償回
路１５に設けられている。この検出信号が色信号に関す
るノイズ除去回路２１に供給される。更に、ドロップア
ウト補償に必要な１Ｈ遅延回路は、ノイズ除去及び相関
検出器と兼用されている。ノイズ除去及びドロップアウ
ト補償回路１５がらの再生輝度信号力咄力端子１６に取
り出されると共に、ミキサー１７に供給される。ミキサ
ー１７の出方端子１８には、複合カラービデオ信号が取
り出される。

ＴＢＣＩＩからの低域変換色信号が周波数変換器２０に
供給される０周波数変換器２ｏでは、低域変換色信号が
元の搬送波周波数ｆｓｃ（ＮＴＳＣ方式では、ｆ　ｓｃ
＝　３　、　５８　Ｍ）（ｚ）の信号に戻される０周波
数変換器２０からの搬送色信号がノイズ除去回路２１に
供給される。ノイズ除去回路２１には、クロストーク除
去回路、輝度信号に対するのと同様に、巡回形のくし形
フィルタを用いたノイズ除去回路、輪郭補償回路等が設
けられていく再生輝度信号から得られた上述の検出信号
がＢＩＮ色信号に関するノイズ除去回路２１に供給され
、垂直方向の非相関部では、垂直方向のノイズ除法を停
止することで、垂直方向の色の劣化が防止されている。

ノイズ除去回路２１からの再生色信旬力咄力端子１９に
取り出されると共に、ミキサー１７に供給される。出力
端子１６及び１９には、輝度信号と搬送色信号とが夫々
得られる。

上述のように、ノイズ除去及びドロップアウト補償回路
１５で発生した相関検出信号をノイズ除去回路２Ｉに供
給する時に、色信号とこの検出信号との時間的なずれの
発生を防止するために、ＴＢＣｌｌの出力側にノイズ除
去及びドロップアウト補償回路１５が設けられている。

ｂ、　　ＴＢＣ 第２図は、ＴＢＣＩＯ及び１１、ＴＢＣコン）ローラ１
２のより詳細な構成を示す、５Ｙがミキサー５からの輝
度信号が供給される入力端子であり、１３が低域変換色
信号が供給される入力端子であり、３１がドロップアウ
トパルスＤＯＰが供給される入力端子である。ドロップ
アウトパルスＤＯＰは、ＦＭ変調輝度信号をリミッタに
供給し、リミッタの出力信号をエンベロープ検波するこ
とで形成できる。ＦＭ変調輝度信号のエンベロープが所
定レベル以下となるドロップアウト期間で、ドロップア
ウトパルスＤＯＰが例えばハイレベルとなる。

輝度信号は、ＴＢＣＩＯのクランプ回路３２及び］”　
Ｂ　Ｃコントローラ１２の同期分離回路３３に供給され
る。同期分離回路３３により分離された水平同期信号が
ＰＬＬ３４に供給される。ＰＬＬ３４は、再生輝度信号
と同期した水平周波数の信号と４ｆｓｃの周波数のクロ
ックとを発生する。これらの信号がタイミング発生回路
３５に供給される。水晶発振器１４の出力信号もタイミ
ング発生回路３５に供給される。

また、水晶発振器１４の出力信号が分周器３６に供給さ
れ、分周器３６の出力信号がドラムサーボ回路３７に供
給される。ドラムサーボ回路３７は、後述のように、位
相サーボ回路と速度サーボ回路とからなり、ドラムモー
タ３８の回転動作を制御する０分周器３６の出力信号は
、位相サーボ回路のサーボ基準信号として使用される。

ＴＢＣ１０及び１１の読み出し側のクロックを分周して
ドラムサーボ回路３７に供給することにより、ＴＢＣＩ
Ｏ及び１１の書き込みクロックとその読み出しクロック
の周波数を平均的に一敗させることができる。その結果
、書き込みアドレスと読み出しアドレスとの間で追い越
しが発生することを防止できる。

クランプ回路３２の出力側にＡ／Ｄ変換器３９が接続さ
れ、Ａ／Ｄ変換器３９にタイミング発生回路３５からラ
イトクロックＷＣＫが供給される。

Ａ／Ｄ変換器３９からは、サンプリング周波数が４ｆｓ
ｃで、ｌサンプルが８ビツトのディジタル輝度信号が発
生する。このディジタル輝度信号がバッファメモリ４０
に入力される。バッファメモリ４０には、ライトクロッ
クＷＣＫとリセットライトパルスＷＲＥＳとがタイミン
グ発生回路３５から供給される。これらの書き込み側の
信号ＷＣＫ及びＷＲＥＳは、ＰＬＬ３４の出力信号から
形成される。

タイ泉ング発生回路３５で水晶発振器ｔ４の安定な出力
信号から形成されたリードクロックＲＣＫとリセ・ント
リードパルスＲＲＹとがバッファメモリ４０に供給され
、バッファメモリ４０から時間軸変動が除去されたディ
ジタル輝度信号が得られる。このディジタル輝度信号が
Ｄ／Ａ変換器４１でアナログ信号に変換される。Ｄ／Ａ
変換器４１に対しては、ローパスフィルタ４２が接続さ
れ、ローパスフィルタ４２の出力端子４３から時間軸変
動が除去された再生輝度信号が取り出される。

入力端子１３からの低域変換色信号に関しても、輝度信
号と同様に、クランプ回路４４、Ａ／Ｄ変換器４５、バ
ッファメモリ４６、Ｄ／Ａ変換器４７及びローパスフィ
ルタ４８が設けられている。

出力端子４９には、時間軸変動が除去された低域変換色
信号が取り出される。バッファメモリ４６の書き込み側
の制御は、輝度信号と同じであるが、その読み出し側の
制御は、リードクロックＲＣＫとリセ・ントリードパル
スＲＲＣによりなされる。

Ａ　／　Ｉ）変換器４５からはサンプリング周波数が４
ｆｓｃであり、ｌサンプルが６ビツトのディジタル信号
が得られる。バッファメモリ４６は、バッファメモリ４
０と同様に、５　Ｈ分の８ピントデータを記憶できる容
量を有している０色信号の場合には、輝度信号と比して
量子化ビット数が２ビツト少ないので、バッファメモリ
４６に使用されないメモリ領域が生じる。このメモリ領
域が入力端子３１からのドロップアウトパルスＤＯＰ　
（１ビツト）に割り当てられる。従って、バッファメモ
リ４６からのドロップアウトパルスＤＯＰは、時間軸変
動が輝度信号及び低域変換色信号と同様に除去されてい
る。このドロップアウトパルスＤ。

ＰがＩＨ遅延回路５０を介して出力端子５１に取り出さ
れる。

この一実施例では、ドロップアウトパルスＩ）　ＯＰが
バッファメモリ４６を使用して時間軸補償がなされるの
で、メモリ容量の節減を図ることができる。

］’ＢＣ１０の出力側には、前述のように、ノイズ除去
及びドロップアウト補償回路１５が設けられ、この回路
１５にＴＢＣＩＩからのドロップアウトパルスＤＯＰが
供給される。ドロップアウトパルスＤＯＰがハイレベル
のドロップアウト期間は、ＩＨ前の輝度信号により補償
される。再生輝度信号及びドロップアウトパルスＤＯＰ
が同一の時間軸方向の制御を受けるので、ドロップアウ
ト補償回路では、両者の間で時間関係のずれが生じない
。

バッファメモリ４０は、５ＨのＦＩＦＯメモリで構成さ
れている。ＦＩＦＯメモリは、書き込み及び読み出しが
異なるサイクルで独立且つ非同期に行うことができる。

第３図は、バッファメモリ４０の一例の構成を示し、５
２で示すメモリアレイは、（８ビツトＸ５０４Ｂワード
）の容量を有している。ＮＴＳＣ方式の場合では、サン
プリング周波数が４ｒｓｃの時に、５Ｈ分のデータは、
（９１０Ｘ５＝４５５０ワード）である。

メモリアレイ５２には、入力バッファ５３を介して８ビ
ツトのデータが供給され、メモリアレイ５２の出力デー
タは、出力バッファ５４を介して取り出される。入力バ
ッファ５３は、ライトイネーブルＷＥで制御され、出力
バッファ５４は、リードイネーブルＲＥで制御される。

メモリアレイ５２の書き込み位置を決めるために、ライ
トアドレスポインタ発生回路５５が設けられる。メモリ
アレイ５２の読み出し位置を決めるために、リードアド
レスポインタ発生回路５６が設けられる。ライトアドレ
スポインタ発生回路５５には、ライトクロックＷＣＫ及
びリセットライトパルスＷＲＥＳが供給される。リセッ
トライトパルスＷＲＥＳによりポインタが初期位置（０
番地）に飛び、ライトクロックＷＣＫによりポインタの
位置がインクリメントされる。同様に、リードアドレス
ポインタが制御される。

バッファメモリ４６も上述のバッファメモリ４０と同様
の構成であり、リセットリードパルスとしてＲＰＣがＲ
ＲＹの代わりに供給される。

第４図は、タイミング発生回路３５からバッファメモリ
４０及び４６に供給される信号を示す。

リセットライトパルスＷＲＥＳに対してリセットリード
パルスＲＲＣが２Ｈ遅れ、ＲＲＣに対してＲＲＹがＩＨ
遅れている。これらのパルスＷＲＥＳ、ＲＲＣ，ＲＲＹ
は、５Ｈの周期を有している。

リセットライトパルスＷＲＥＳとリセットリードパルス
ＲＲＣ，，ＲＲＹどの時間差は、再生信号の持つ時間軸
変動に応じて変化する。時間軸変動が無い時に、入力端
に対して２Ｈの遅延が与えられた低域変換色信号がＴＢ
ＣＩＩから得られ、入力側に対して３Ｈの遅延が与えら
れた輝度信号が得られる。

ＴＢＣの出力側における色信号と輝度信号の関係では、
色信号の方が輝度信号よりＬ　Ｈ１進んでいる。このよ
うにＴＢＣＩＯ及び１１の読み出しタイミングを制御し
て、輝度信号と低域変換色信号との間に時間差を生じさ
せることにより、ＴＢＣｌｌの後段のノイズ除去回路２
１で生じる色信号の遅れを補償することができる。つま
り、ノイズ除去回路２１では、クロストーク除去回路カ
堪けられており、このクロストーク除去回路を通（こと
で色信号にＩＨの遅れが生しる。ＩＨ遅延剥を使用した
クロストーク除去回路或いは３ラインロジカルくし形フ
ィルタを使用したクロスｌ−−１除去回路の場合に、Ｉ
　Ｈの遅れが生じる。ロジカルフィルタは、波形の中の
複数のポイントを取り出して信号の変化の形を判別する
フィルタであり垂直方向のにじみを発生せずに、クロス
トークを除去することができる。

また、ＴＢＣＩＩのバ・ンファメモリ４６から読み出さ
れたドロップアウトパルスＤＯＰが供給されるＩＨ遅延
回路５０は、低域変換色信号と同様にドロップアウトパ
ルスＤＯＰが輝度信号に対してＩＨ進んでいることを補
償するために設けられている。

勿論、ｌ　Ｈの時間差に限らず、ＴＢＣの後の信号処理
系に設けられたフィルタ等で生じる輝度信号と色信号と
の間の時間差をＴＢＣにおいて補償することができる。

この場合には、リセットリードパルスＲＲＹ及びＲＲＣ
の少なくとも一方のタイミングを任意に調整できる構成
が望ましい。

ｃ、′Ｉ’ＢＣ動作の制御 上述のＴＢＣＩＯ及び１１は、ユーザーのスイッチ操作
により、又はＶ　ＴＲの動作状態に応じてその動作を停
止（オフ）できる、第５図は、ＴＢＣの制御のための構
成を示す、第５図において、破線で囲んで示す部分は、
ＴＢＣと関連した横取を備えるＩＣ基板６１を表す、ま
た、６２は、ＶＴＲの動作を制御するために、マイクロ
コンピュータからなるシステムコントローラである。

システムコントローラ６２には、ＴＢＣのオン／オフス
イッチの状態に応じた検出信号ＳＷと、ノーマル再生と
ジッダダイヤルが操作される変速再生とを区別する検出
信号Ｊ／Ｐとが供給される。

例えば検出信号ＳＷ及びＪ／ＰのハイレベルがＴＢＣ動
作のオンを表し、そのローレベルがＴＢＣ動作のオフを
表す。システムコントローラ６２からは、ＴＢＣと関連
する制御信号３１，３２及びＳ３が出力される。制御信
号Ｓ１のハイレベルは、ＶＴＲが記録動作中であること
を意味する。制御信号Ｓ２は、ＴＢＣのオン／オフの制
御のための信号である。制御信号Ｓ３は、分周回路３６
に対するリセット信号である。このリセット動作により
分周回路３６の出力信号の位相が制御信号Ｓ３と同期し
たものとされる。

前述のように、ＴＢＣの書き込み側と読み出し側の周波
数を平均的に合わせるように、水晶発振器１４の出力信
号が分周回路３６で分周され、分周回路３６の出力信号
がドラム位相サーボのサーボ基準信号とされる０分周回
路３６の出力信号がスイッチ回路６３の再生側端子ｐと
スイッチ回路６４を介して基準信号発生回路６５に供給
される。

基準信号発生回路６５は、ＰＬＬの構成とされ、スイッ
チ回路６４を介して供給される信号と同期したサーボ基
準信号ＲＥＦを発生する。

サーボ基準信号ＲＥＦは、ドラム位相サーボ回路６６に
供給される。ドラム位相サーボ回路６６では、ドラムの
回転位相を示す検出信号ＰＧとサーボ基準信号ＲＥＦと
が位相比較され、位相エラー信号が形成される。また、
ドラムの回転速度に比例した周波数の検出信号ＦＣが供
給されるドラム速度サーボ回路６７により速度エラー信
号が形成される。加算回路６８により位相エラー信号と
速度エラー信号とが加算され、加算回路６８の出力信号
がアンプ６９を介してＤ／Ａ変換器７０に供給される。

Ｄ／Ａ変換器７０からのアナログの駆動信号が積分回路
７１を介してドラムモータ３８に供給される。また、検
出信号ＰＧからスイッチングパルスＰｓが形成され、ス
イッチングパルスＰｓ−ｈ’システムコントローラ６２
に供給される。

更に、システムコントローラ６２からＩＣ基板６Ｌに対
してスイッチングパルスＰｓが供給されている。

スイッチ回路６３は、システムコントローラ６２からの
制御信号Ｓ１で制御される。記録時には、同期分離回路
７２により記録ビデオ信号から分離された垂直同期信号
がスイッチ回路６３の記録側端子ｒを介してスイッチ回
路６４に供給される。

スイッチ回路６４は、ＯＲゲート７３の出力がハイレベ
ルの時にオンする。ＯＲゲート７３には、システムコン
トローラ６２からの制御信号Ｓ１及びＳ２が供給される
。従って、記録時には、スイッチ回路６４がオンし、基
準信号発生回路６５は、記録ビデオ信号中の垂直同期信
号と同期したサーボ基準信号ＲＥＦを発生する。

再生時で制御信号Ｓ２がハイレベルの時には、分周回路
３６の出力信号がスイッチ回路６３及び６４を介して基
準信号発生回路６５に供給される。

従って、分周回路３６の出力信号と同期したサーボ基準
信号ＲＥＦが発生する。この場合に、ＴＢＣの書き込み
クロックと読み出しクロックとの周波数が平均的に一致
される。

制御信号Ｓ２は、ＯＲゲート７３に供給されると共に、
遅延回路７４に供給される。遅延回路７４でｔ２の時間
、遅延された制御信号Ｓ４がタイミング発生回路３５に
設けられたスイッチ回路７５に供給される。スイッチ回
路７５は、書き込みクロックＷＣＫを切り換える。スイ
ッチ回路７５の一方の入力端子には、前述のように、Ｐ
ＬＬ３４（第２図参照）からの再生信号と同期したクロ
ックＣＫＩが供給され、その他方の入力端子に読み出し
クロックと同様に固定の周波数のクロックＣＫ２が供給
される。書き込みクロックＷＣＫとして、クロックＣＫ
Ｉが選択される時にＴＢＣ動作がなされる。他方、クロ
ックＣＫ２が書き込みクロックとして選択される時には
、ＴＢＣＩＯ及びｌｌの夫々のバッファメモリ４０及び
４６で固定の遅延（輝度信号に対しては３Ｈ２低域変換
色信号に対しては２１１）が生じるだけである。つまり
、ＴＢＣ動作がオフする。

第６図に示すタイミングチャートを参照して、第５図の
構成の動作を説明する。第５図Ａは、操作スイッチの状
態を示す検出信号ＳＷである。第５図Ｂは、ドラムの回
転位相と同期したスイッチングパルスＰｓである。

ユーザーがスイッチを操作し、検出信号ＳＷがハイレベ
ルに立ち上がった後のスイッチングパルスＰｓにより第
６図Ｃに示す制御信号Ｓ３がシステムコントローラ６２
で形成される。この制御信号Ｓ３の立ち下がりエツジは
、スイッチングパルスＰｓのエツジから所定時間ｔ１の
遅れを有している。制御信号Ｓ３の立ち下がりで分周回
路３６がリセットされる。このリセット以降、分周回路
３６の出力信号の位相は、制御信号Ｓ３の立ち下がりと
同一の位相を有している。

制御信号Ｓ３の立ち下がりから制御信号Ｓ２が立ち上が
り、検出信号ＳＷがローレベルになると制御信号Ｓ２が
立ち下がる。遅延回路７４からは、制御信号Ｓ２に対し
てｔ２の時間遅れた制御信号Ｓ４が得られる。制御信号
Ｓ２がハイレベルとなると、スイッチ回路６４がオンし
、分周回路３６の出力信号が基準信号発生回路６５に供
給される。

ＴＢＣがオフの状態では、基準信号発生回路６５からの
サーボ基準信号ＲＥＦとドラムの回転位相、即ち、スイ
ッチングパルスＰｓの位相は、−定の関係に規定されて
いる。この位相関係と制御信号Ｓ３及びスイッチングパ
ルスＰｓの位相関係とが同一となるように、遅延時間ｔ
１が設定されている。従って、ＴＢＣがオフからオンに
なり、その結果、基準信号発生回路６５に分周回路３６
の出力信号が供給された時にも、サーボ基準の位相の大
幅な変動がなく、位相サーボの乱れを防止できる。

制御信号Ｓ４がハイレベルになることで、書き込みクロ
ックＷＣＫとして、再生信号と同期したクロックＣＫｌ
がスイッチ回路７５で選択され、ＴＢＣ動作がオンする
。遅延回路７４の遅延時間ｔ２は、ドラムサーボが不安
定な状態でＴＢＣが動作することを避けるために必要な
時間に設定されている。

第６図は、ＴＢＣのオン／オフがスイッチの操作でなさ
れる例であるが、スイッチでＴＢＣオンの状態が設定さ
れていても、ジッグモードでは、検出信号Ｊ／Ｐにより
上述と同様に、ＴＢＣがオフとされる。ジジグモードは
、ジョグダイヤルの操作で、スロー再生、スチル再生、
キュー再生、レビュー再生等の変速再生を行うものであ
る。変速再生時には、再生信号の水平同期信号の周波数
が規定の値からずれるので、ＴＢＣ動作が困難となる、
このために、ジョグモードでは、ＴＢＣがオフとされる
。ジョグモードからノーマル再生動作に復帰する時でも
、検出信号Ｊ／Ｐが変化するので、上述と同様の動作で
ＴＢＣオフの状態からＴＢＣオンの状態に制御される。

〔発明の効果〕

この発明は、輝度信号に対するＴＢＣと低域変換色信号
に対するＴＢＣとこれらのＴＢＣに共通のＴＢＧコント
ローラとＴＢＧコントローラに読み出しタイミングを制
御する回路を設けることで、ＴＢＣから出力される輝度
信号と色信号との間に、所望の時間差を与えることがで
きる。従って、輝度信号の回路と色信号の回路とで生じ
る時間差をＴＢＣにおいて補正でき、遅延線を設けるこ
と、フィルタの遅延時間を厳密に調整することが必要な
くなる利点がある。

【図面の簡単な説明】

第１図はこの発明の一実施例の全体的な構成を示すブロ
ック図、第２図はこの一実施例におけるＴＢＣの構成を
示すブロック図、第３図はＴＢＣに使用されるバッファ
メモリの一例のブロック図、第４図はバッファメモリに
対する制御信号のタイミングチャート、第５図はＴＢＣ
動作の制御と関連した構成を示すブロック図、第６図は
第５図の動作の説明のためのタイミングチャートである
。 図面における主要な符号の説明 １：ＦＭ変調輝度信号の入力端子、 １０．１１：ＴＢＣ。 １３：低域変換色信号の入力端子、 ３１ニトロツブアウトパルスの入力端子、３６：分周回
路、 ３７：ドラムサーボ回路、 ３８ニドラムモータ、 ４０．４６：バッファメモリ、 ６２ニジステムコントローラ、 ６５：基準信号発生回路、 ７５：スイッチ回路。 手続補正書 １．事件の表示 平成１年特許願第３２５４８２号 ２、発明の名称 ビデオ信号再生装置 ３、補正をする者 事件との関係　　特許出願人 住所　東京部品用区花品用６丁目７番３５号名称（２１
Ｂ）ソ　ニー株式会社 代表取締役　　大　賀　典　雄 ４、代理人　〒１７０ 住所　東京都豊島区東池袋１丁目４８番１０号６、補正
の対象 ７、補正の内容 （１）明細書中、８頁１２〜１３行、「書き込み用のタ
イミング信号と読み出し用のタイミング信号とが共通に
供給される。」を下記の通り訂正する。 「書き込み用のタイミング信号ＷＲＥＳが共通に供給さ
れ、また、時間差を持つ読み出し用のタイミング信号Ｒ
ＲＹ及びＲＲＣが夫々供給される。」（２）同、２４頁
１３行及び同頁１４〜１５行、「第５図」を夫々「第６
図」と訂正する。 （３）図面中、第１図及び第２図を添付図面の通り訂正
する。 以上

Claims (1)

1. 【特許請求の範囲】 磁気ヘッドで取り出された再生信号中のＦＭ変調輝度信
   号が供給されるＦＭ復調回路と、 上記ＦＭ復調回路からの輝度信号が供給される第１のＴ
   ＢＣと、 上記再生信号中の低域変換色信号が供給される第２のＴ
   ＢＣと、 上記第１のＴＢＣと上記第２のＴＢＣに夫々設けられた
   メモリに再生信号と同期したクロックで上記輝度信号及
   び上記低域変換色信号を夫々書き込み、安定なクロック
   で上記輝度信号及び上記低域変換色信号を上記メモリか
   ら夫々読み出すためのＴＢＣコントローラと、 上記ＴＢＣコントローラに設けられ、上記第１のＴＢＣ
   と上記第２のＴＢＣから夫々出力される上記輝度信号と
   上記低域変換色信号との間に時間差を生じさせるために
   、読み出しタイミングを制御する手段と からなるビデオ信号再生装置。