JPH08107567A - 映像信号再生装置 - Google Patents

Abstract

(57)【要約】 【目的】 １つの１水平走査時間の遅延線及び１水平時
間の可変遅延素子で、ドロップアウト補償、ジッタ抑
圧、Ｙ／Ｃ分離が行える安価な映像信号再生装置を提供
する。 【構成】 ドロップアウト検出時には固定値発生回路４
７が出力する「０」を可変遅延素子４９に入力し、可変
遅延素子４９が出力した「０」を固定値判別回路５０で
検出してドロップアウトタイミングを判別できる様に
し、かつ固定値判別回路５０が「０」を検出しても同期
信号とのゲート５１によって第２のスイッチ５２の切り
換えを制御し、真のドロップアウト時以外はドロップア
ウト補償をしないようにすることにより、１Ｈ遅延素子
５４でＹ／Ｃ分離とドロップアウト補償を共用して行
う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、時間軸補正および信号
欠落時の処理等を必要とするビデオディスクプレーヤ等
の映像信号再生装置に関するものである。

【０００２】

【従来の技術】近年普及しているビデオディスクプレー
ヤやビデオテープレコーダ等の映像信号再生装置は、デ
ィスク偏心や、テープ走行系等で発生する高周波のジッ
タ成分を時間軸補正回路により取り除かないと、再生画
面に色がつかなかったり、色むらを発生したりする。そ
のため、より高性能で安価な時間軸補正回路の導入が望
まれている。最近では、メモリ等のディジタル素子が安
価に入手できる等の理由により、ディジタル可変素子
（ＦＩＦＯ）を用いた時間軸補正回路も導入されてい
る。

【０００３】また、映像信号再生装置では、読み取り信
号のドロップアウト（信号の欠落）に対応する補償も必
要である。一般的には、ドロップアウト時に１水平走査
時間（いわゆる１Ｈ）前の映像信号で置き換える事によ
りドロップアウト補償が可能である。

【０００４】更に、高画質化のために輝度信号と色信号
の分離（Ｙ／Ｃ分離）も盛んに行われており、１水平走
査時間（１Ｈ、以下、水平走査時間をＨと略す）分の時
間差前後の映像信号を加減することにより輝度信号と色
信号が分離される。

【０００５】現在、これら時間軸補正、ドロップアウト
補償、Ｙ／Ｃ分離が安価に行える映像信号再生装置の実
現が望まれている。

【０００６】以下、図面を参照し、上述した従来の映像
信号再生装置について説明する。図５は、従来の映像信
号再生装置の構成を示すブロック図である。図５におい
て、２はコンポジット映像信号が記録されたビデオディ
スク１から情報を検出し電気信号に変換するピックアッ
プで、その出力は映像信号復調回路３に入力される。４
はドロップアウト検出回路で、ピックアップ２の出力か
らドロップアウトを検出し、映像信号復調回路３そのも
のの出力と、映像信号復調回路３の出力を遅延線５とド
ロップアウト補償信号発生回路６とを介した信号とをス
イッチ７で切り換えるよう制御する。８はＡ／Ｄ変換器
で、スイッチ７の出力を入力し、その後のディジタル処
理のためにＡ／Ｄ変換し、信号遅延量を変化できるディ
ジタル可変遅延素子９（後で詳述）を通り１Ｈ分だけ遅
延させるディジタル１Ｈ遅延素子１０に入力される。１
１はＹ／Ｃ分離回路で、ディジタル１Ｈ遅延素子１０の
入・出力の信号をそれぞれ入力し、前述したようにその
和・差を演算することでＹ／Ｃ分離をし、出力された輝
度信号、色信号は各々第１のＤ／Ａ変換器２６、第２の
Ｄ／Ａ変換器２７に入力されて、第１の端子２８、第２
の端子２９から出力される。１２は水平同期分離回路
で、映像信号復調回路３の出力を入力して、水平同期信
号を分離し、その出力信号と基準同期発生回路１３によ
る基準同期信号とを第１の位相比較器１４が位相比較
し、第１のループフィルタ１５、モータ駆動回路１６を
介して、ビデオディスク１を回すスピンドルモータ１７
の回転を制御する。１８はカラーバースト分離回路で、
Ａ／Ｄ変換器８の出力を入力し、その出力と基準カラー
バースト発生回路１９が出力する基準信号とを、第２の
位相比較器２０が位相比較し、第２のループフィルタ２
１、ＶＣＯ（電圧制御可変周波数発振回路）２２を介し
て、ディジタル可変遅延素子９に制御入力される。ま
た、第２の位相比較器２０の出力は、そのままの出力と
一度１Ｈラッチ２３を介した出力として補間回路２４に
入力されて、補間回路２４の出力は可変位相発振器２５
を介して、ディジタル可変遅延素子９とディジタル１Ｈ
遅延素子１０に制御信号として入力される。

【０００７】以上のように構成された従来例の映像信号
再生装置について、以下にその動作について説明する。

【０００８】図５において、ビデオディスク１に記録さ
れた信号をピックアップ２が検出し電気信号に変換す
る。ピックアップ２の出力は、映像信号復調回路３によ
りコンポジットビデオ信号に復調され、スイッチ７と遅
延線５と水平同期分離回路１２に出力する。ドロップア
ウト検出回路４は、入力したピックアップ２の出力のレ
ベルや周波数が記録信号以外の領域にあった時、ドロッ
プアウトとして検出し、スイッチ７を切り換えるよう制
御する。遅延線５は、映像信号復調回路３からの入力信
号に約１Ｈの遅延を与える。ドロップアウト補償信号発
生回路６は遅延線５の出力のうち、輝度信号成分のみを
取り出し、スイッチ７のもう一方の入力端子に入力す
る。これは、コンポジット映像信号では、１Ｈ毎に色信
号の位相が反転しているため、輝度のみを補償する為で
ある。

【０００９】水平同期分離回路１２は、入力されたコン
ポジットビデオ信号より水平同期信号のみを抽出し、第
１の位相比較器１４に入力する。第１の位相比較器１４
はそのもう一方の入力に、基準同期発生回路１３の出力
を入力し、再生されたコンポジットビデオ信号の水平同
期信号と位相比較する。第１の位相比較器１４の出力
は、第１のループフィルタ１５で周波数補償された後、
モータ駆動回路１６に入力され、モータ駆動回路１６の
出力でスピンドルモータ１７が回転する。即ち、基準同
期発生回路１３の発生信号と、第１の水平同期分離回路
１２の出力の位相が合う様にスピンドルモータ１７の回
転数が制御される。今、基準同期発生回路１３の発振周
波数を、正規のビデオ信号の水平走査周波数にしておけ
ば、スピンドルモータ１７は、映像信号復調回路３の出
力が正規のビデオ信号の周波数になる様に制御される。
しかし、映像信号復調回路３の出力は、ビデオディスク
１の偏心等によって、スピンドルモータ１７の制御だけ
では十分に取りきれない高周波のジッタ成分が含まれて
おり、そのままでは、テレビ受像器で再生できない。従
って、そのジッタ成分を取り除くために、ディジタル可
変遅延素子９を用いて画像信号そのものを補償する必要
がある。

【００１０】スイッチ７の切り換えによってドロップア
ウト補償されたビデオ信号は、Ａ／Ｄ変換器８で８ビッ
トのディジタル信号に変換され、Ａ／Ｄ変換器８の出力
は、後述するディジタル可変遅延素子９に入力されると
共に、カラーバースト分離回路１８に入力される。カラ
ーバースト分離回路１８は、入力されたディジタルビデ
オ信号より、カラーバースト信号のみを抽出し第２の位
相比較器２０に入力する。第２の位相比較器２０のもう
一方の入力には、基準カラーバースト発生回路１９が出
力するカラーバースト基準信号が入力されており、第２
の位相比較器２０によって位相比較される。これらのカ
ラーバースト分離回路１８、基準カラーバースト発生回
路１９、第２の位相比較器２０はジッタ検出手段を形成
し、その出力は第２のループフィルタ２１を介して周波
数補償された後、ＶＣＯ２２の制御入力として入力さ
れ、ＶＣＯ２２の発振周波数を変化させる。ＶＣＯ２２
の出力は、後述するディジタル可変遅延素子９の書込ク
ロックとして用いられ、第２のループフィルタ２１、Ｖ
ＣＯ２２は書込手段となる。

【００１１】また、書込手段である第２の位相比較器の
出力は、１Ｈラッチ２３に入力され１Ｈ分遅延された信
号と共に補間回路２４に入力され、１Ｈ期間内で直線補
間される。これは、カラーバースト分離回路１８〜ＶＣ
Ｏ２２によって構成されるＰＬＬでは除去しきれない残
留ジッタを除去する為のフィードフォワード系のジッタ
抑圧手段である。すなわち、第２の位相比較器２０で１
Ｈに１度ずつの位相比較データが出力されるためにこの
ＰＬＬ系の周波数特性は、そのサンプルホールド特性に
よって制限を受けてしまうため、そのサンプル間のデー
タを内挿し、その内挿データにより可変位相発振器２５
の位相を変化させる。これにより、ディジタル可変遅延
素子９及びディジタル１Ｈ遅延素子１０から読み出され
る信号の時間軸を変化させて、ジッタ抑圧を行なうもの
である。

【００１２】ＰＬＬ系の残留誤差信号を内挿するため
に、第２の位相比較器２０の出力を、１Ｈラッチ２３
で、１Ｈだけ遅らせ、補間回路２４によって、１Ｈラッ
チ２３の出力値から第２の位相比較器値まで、１Ｈにお
いて直線補間し、変化させる。補間回路２４の出力を入
力した可変位相発振器２５は、補間出力の制御を受けた
位相の信号を出力し、ディジタル可変遅延素子９の読出
クロックとして用いられる。この補間回路出力によっ
て、可変位相発振器２５はサンプルホールド特性の制限
を受ける事なく、残留ジッタを抑圧する事ができる。こ
の補間動作により、可変位相発振器２５を制御する信号
が１Ｈ分の遅延を受けるので、その時間を合わせるため
にも後述するディジタル１Ｈ遅延素子１０が必要とな
る。

【００１３】次にディジタル可変遅延素子９の構成、動
作を図６、図７を使って説明する。図６は、従来例の映
像信号再生装置のディジタル可変遅延素子９の構成を示
すブロック図である。図７は従来例の映像信号再生装置
のディジタル可変遅延素子９のアドレスと補間回路２４
出力のタイミングを示す図であって、第２の位相比較器
２０の位相誤差検出ポイントと補間回路２４の出力と、
Ｙ／Ｃ分離回路１１の出力の時間関係を示す。

【００１４】図６において、３０は書込クロック入力端
子で、図５におけるＶＣＯ２２の出力が入力される。３
１は読出クロック入力端子で、図５における可変位相発
振器２５の出力が入力される。３４はメモリアレイで、
８ビットの入出力を持ち、書き込み、読み出しのアドレ
スを独立に制御でき、３３はその書き込み制御のための
書込アドレスポインタで、書込クロックを計数し、順次
インクリメントし、ある設定値に達するとリセットさ
れ、また、３５は読み出しのための読出アドレスポイン
タで、読出クロックを計数し、順次インクリメントし、
ある設定値に達するとリセットされる。３２はデータ入
力端子で、図５におけるＡ／Ｄ変換器８の出力が接続さ
れており、その信号はメモリアレイ３４の中の書込アド
レスポインタ３３により指定されるメモリセルに格納さ
れる。３６はデータ出力端子で、図５におけるディジタ
ル１Ｈ遅延素子１０（後述）の入力に接続されており、
その信号にはメモリアレイ３４の中の読出アドレスポイ
ンタ３５により指定されるメモリセルに格納されている
情報が出力される。

【００１５】今、書込アドレスポインタ３３、及び読出
アドレスポインタ３５の両方のリセットされる設定値を
等しく入力ビデオ信号の１Ｈに該当する値とし、更に、
初期設定において書込アドレスポインタ３３が動作し始
めてから０．５Ｈ経過した後に読出アドレスポインタ３
５が動作開始する様にすると、それぞれのアドレスポイ
ンタの動作は図７に示す様になる。図７において破線
は、読出アドレスポインタ３５の値の変化を示し、実線
は、書込アドレスポインタ３３の値の変化を示す。実際
の両アドレスポインタの値はディジタル値なので段階的
な変化を示すが、ここでは、見やすさを考慮して連続的
に示している。書込クロックは、ＶＣＯ２２で発生され
るクロックであり、これは、第２の位相比較器２０で検
出された基準カラーバースト位相に対するカラーバース
ト分離回路１８の出力の位相誤差に応じて周波数が変化
している。一方、読出クロックは、可変位相発振器２５
が発振する一定周波数のクロックであるのでこれにより
ディジタル可変遅延素子９において遅延時間を制御で
き、入力データに含まれているジッタを取り除いて出力
する事ができる。なお、初期設定において書込アドレス
ポインタ３３が動作し始めてから０．５Ｈ経過した後に
読出アドレスポインタ３５が動作開始する様にして、必
ずデータの書き込みが読み出しの前に行われる様にして
いる。

【００１６】このように、ディジタル可変遅延素子９で
は、入力された信号は、ＶＣＯ２２の発振周波数と可変
位相発振器２５の発振周波数の差に応じた時間の遅延を
受け出力される。今、可変位相発振器２５の発振周波数
を、正規のビデオ信号の水平走査周波数の整数倍にし、
ＶＣＯ２２の発振周波数の中央値も可変位相発振器２５
の発振周波数にほぼ等しくなる様に設定しておけば、基
準カラーバースト発生回路１９の発生信号とカラーバー
スト分離回路１８の出力の位相が合う様に、ＶＣＯ２２
が制御される。ＶＣＯ２２は純電気的にその制御特性が
決定出来るので、高い周波数領域まで制御することがで
き、従ってスピンドルモータ１７の制御で取りきれなか
った高周波のジッタを抑圧する事ができる。

【００１７】この映像信号再生装置では±０．５Ｈのジ
ッタまでが抑圧可能となる。ディジタル可変遅延素子９
によってジッタが抑圧されたディジタルコンポジットビ
デオ信号は、ディジタル１Ｈ遅延素子１０に入力され
て、１Ｈ分遅延され、直線補間のための１Ｈラッチ２３
による信号遅延分の時間合わせをする。Ｙ／Ｃ分離回路
１１は、ディジタル１Ｈ遅延素子１０の前後の信号を入
力してディジタルコンポジットビデオ信号のＹ／Ｃ分離
を行う。即ち、ディジタル１Ｈ遅延素子１０の前後の信
号の和の１／２が輝度信号であり、ディジタル１Ｈ遅延
素子１０の前後の信号の差の１／２が色信号である。輝
度信号は、第１のＤ／Ａ変換器２６でアナログ信号に変
換され第１の端子２８より出力され、色信号は第２のＤ
／Ａ変換器２７でアナログ信号に変換され第２の端子２
９より出力される。

【００１８】

【発明が解決しようとする課題】しかしながら、この様
な構成の映像信号再生装置では、ジッタ抑圧のための１
Ｈラッチと、Ｙ／Ｃ分離と１Ｈラッチによるジッタ抑圧
の時間合わせを兼用する１Ｈの可変遅延素子以外に、ド
ロップアウト補償の為に１Ｈの遅延線が必要で、回路が
複雑化し、安価な映像信号再生装置を提供できないとい
う問題点があった。

【００１９】本発明は上記従来の問題点を解決するもの
で、１つの１Ｈの遅延線をなくし、１Ｈラッチ及び１Ｈ
の可変遅延素子で、ドロップアウト補償、ジッタ抑圧、
Ｙ／Ｃ分離が行える安価な映像信号再生装置を提供する
ことを目的とする。

【００２０】

【課題を解決するための手段】この目的を達成するため
に本発明の映像信号再生装置は、コンポジット映像信号
が記録された記録担体の情報を検出し電気信号に変換す
るピックアップと、ピックアップの出力よりコンポジッ
ト映像信号を復調する復調器と、復調器の出力から水平
同期信号を分離する水平同期分離回路と、基準水平同期
信号を出力する基準同期発生回路と、水平同期分離回路
の出力と基準同期発生回路の出力を比較し記録担体の動
作を制御駆動する制御手段と、ピックアップの出力に欠
落があることを検出するドロップアウト検出器と、復調
器の出力をディジタル情報に変換するＡ／Ｄ変換器と、
コンポジット映像信号の水平同期信号部分がＡ／Ｄ変換
器で変換されうるディジタル値もしくはその近傍の値の
固定ディジタル値を設定して出力する固定値発生器と、
１水平走査時間毎に正規コンポジット映像信号に対する
Ａ／Ｄ変換器の出力の時間軸変動を検出するジッタ検出
手段と、ジッタ検出手段の出力に応じた書込制御クロッ
クを出力する書込手段と、ジッタ検出手段の出力を次の
ジッタ検出時刻までホールドするホールド回路と、ホー
ルド回路の出力とジッタ検出手段の出力を１次内挿し全
水平走査時間の時間軸変動を求める補間回路と、補間回
路の出力に応じた位相の読出制御クロックを出力する可
変位相発振器とからなるジッタ抑圧手段と、水平同期分
離回路の出力から同期信号に合わせてリセット信号を出
力する書込リセット発生回路と、基準同期発生回路の出
力から基準同期信号を発生する読出同期発生回路と、読
出同期発生回路の出力からリセット信号を出力する読出
リセット発生回路と、ドロップアウト検出器がドロップ
アウトを検出していない時にはＡ／Ｄ変換器からの入力
を出力し、ドロップアウト検出器がドロップアウトを検
出している時には固定値発生器からの入力を出力する第
１のスイッチと、第１のスイッチの出力を、書込手段の
出力する書込制御クロックにしたがって指定され書込リ
セット発生回路の出力でリセットされるアドレスに入力
され、ジッタ抑圧手段が出力する読出制御クロックにし
たがって指定され読出リセット発生回路の出力でリセッ
トされるアドレスから出力される可変遅延素子と、可変
遅延素子からの入力が固定値発生器の出力に等しく、か
つ読出同期発生回路からの入力が同期信号でない場合に
置き換え信号を出力する判別手段と、２入力の一方の入
力としてディジタル可変遅延素子の出力を入力し、判別
手段が置き換え信号を出力していないときはそのままデ
ィジタル可変遅延素子からの入力を出力し、判別手段が
置き換え信号を出力したときはもう一方の入力を出力す
る第２のスイッチと、第２のスイッチの出力を入力し概
ね１水平走査時間の遅延を与えて出力する遅延素子と、
遅延素子の出力よりドロップアウト時の補償信号を発生
し第２のスイッチのもう一方の入力に出力する補償信号
発生回路と、遅延素子の入・出力の両信号を入力して輝
度信号と色信号に分離するＹ／Ｃ分離回路とを備えた構
成を有している。

【００２１】

【作用】この構成によって、ピックアップの出力にドロ
ップアウトを検知した場合、ディジタル可変遅延素子に
は固定値発生回路による固定値が入力され、ディジタル
可変遅延素子によるジッタ補正の後、ディジタル可変遅
延素子出力がドロップアウトによる固定値かどうかを判
別し、Ｙ／Ｃ分離と誤差内挿の時間合わせを兼用するデ
ィジタル１Ｈ遅延素子の出力をドロップアウト補償信号
発生回路に入力することにより、ドロップアウト補償に
必要な遅延と、Ｙ／Ｃ分離兼誤差内挿の時間合わせに必
要な遅延を１つの１Ｈの遅延素子で行うことができ、よ
り安価な映像信号再生装置を提供することができる。

【００２２】

【実施例】以下、図面を参照し、本発明の一実施例の映
像信号再生装置について説明する。

【００２３】図１は、本発明の一実施例の映像信号再生
装置の構成を示すブロック図である。図１において、４
１は記録担体であるビデオディスク、４２はピックアッ
プ、４３は復調器としての映像信号復調回路、５８は水
平同期分離回路で、また制御手段として６０は第１の位
相比較器、５９は基準同期発生回路、６１は第１のルー
プフィルタ、６２はモータ駆動回路、６３はスピンドル
モータであって、以上は従来例で示したものと同様なも
のである。４５はＡ／Ｄ変換器であって、映像信号復調
回路４３の出力を入力し第１のスイッチ４８とカラーバ
ースト分離回路６４に出力する。４４はドロップアウト
検出回路で、従来例同様にピックアップ４２の出力を検
知して、その出力によって第１のスイッチ４８を切り換
える。第１のスイッチ４８は、Ａ／Ｄ変換器４５の出力
と固定値発生回路４７の出力を入力し、ディジタル可変
遅延素子４９に出力する。４６は書込リセット発生回路
で、映像信号復調回路４３の出力を入力した同期分離回
路５８の出力を入力しディジタル可変遅延素子４９の制
御信号を出力する。５７は読出同期発生回路で、基準同
期発生回路５９が出力する基準水平同期信号を入力して
正規のコンポジット信号を成生し、その出力によって、
読出リセット発生回路５６が、ディジタル可変遅延素子
４９の制御信号を出力する。ディジタル可変遅延素子４
９は、従来例同様にＦＩＦＯを利用し書込クロックと読
出クロックを別個に入力できるものだが、それらの制御
に加えて、読み出しと書き込みの各アドレスのリセット
も出来るもので、各々のリセットとして読出リセット発
生回路５６の出力、書込リセット発生回路４６の出力が
入力される。５０、５１は判定手段としての固定値判別
回路、ゲートで、固定値判別回路５０はディジタル可変
遅延素子４９の出力を入力し、固定値発生回路４７によ
る固定値かどうかを判別し、判別結果をゲート５１に出
力する。ゲート５１はその出力と読出同期発生回路５７
の出力とを論理加算し、その結果によって第２のスイッ
チ５２を切り換える。第２のスイッチ５２は、１つの入
力としてディジタル可変遅延素子４９の出力を入力し、
ゲート５１の出力によって、ディジタル１Ｈ遅延素子５
４に出力する。５３はドロップアウト補償信号発生回路
で、ディジタル１Ｈ遅延素子５４の出力を入力し、第２
のスイッチ５２のもう１つの入力に出力される。５５は
Ｙ／Ｃ分離回路で、ディジタル１Ｈ遅延素子５４の入・
出力信号を入力し、従来例同様にＹ／Ｃ分離する。第１
のＤ／Ａ変換器７２、第２のＤ／Ａ変換器７３、第１の
端子７４、第２の端子７５は従来例と同様なものであ
る。

【００２４】また、Ａ／Ｄ変換器４５の出力を入力する
カラーバースト分離回路６４、基準カラーバースト発生
回路６５、第２の位相比較器６６と、第２のループフィ
ルタ６７、ディジタル可変遅延素子４９を制御するＶＣ
Ｏ（電圧制御可変周波数発振回路）６８と、１Ｈラッチ
６９、補間回路７０、ディジタル可変遅延素子４９とデ
ィジタル１Ｈ遅延素子５４に制御信号を出力する可変位
相発振器７１は従来例と同様なもので、それぞれジッタ
検出手段と書込手段とジッタ抑圧手段を形成する。

【００２５】以上のように構成された従来例の映像信号
再生装置について、以下にその動作について説明する。

【００２６】図１において、ビデオディスク４１に記録
された信号を検出したピックアップ４２の出力は、映像
信号復調回路４３によりコンポジットビデオ信号に復調
されＡ／Ｄ変換器４５に入力される。ドロップアウト検
出回路４４は、ピックアップ４２の出力のレベルや周波
数が記録信号以外の領域にあった時、ドロップアウトと
して検出し、第１のスイッチ４８の切り換えを制御す
る。Ａ／Ｄ変換器４５は入力されたコンポジット映像信
号を８ビットのディジタル信号に変換する。図３は本発
明の一実施例の映像信号再生装置のＡ／Ｄ変換器の変換
特性を示す図であって、入力されたコンポジット映像信
号のうち、シンクチップレベルを「０」（１６進表示
［００］）とし、最大「２５５」（同［ＦＦ］）までの
２５６レベルのディジタル値として出力する。Ａ／Ｄ変
換器４５の出力は、第１のスイッチ４８に入力される。
固定値発生回路４７は、常に固定値である「０」が発生
される。ドロップアウト検出回路４４の出力は、第１の
スイッチ４８に入力され、ドロップアウト発生時には固
定値発生回路４７の出力が、逆にドロップアウト発生時
以外にはＡ／Ｄ変換器４５の出力がそれぞれ選択されデ
ィジタル可変遅延素子４９に入力される。これにより、
ディジタル可変素子４９の入力値は、ドロップアウト時
と同期期間のみ「０」となる。

【００２７】映像信号復調回路４３が出力するコンポジ
ットビデオ信号は、水平同期分離回路５８に入力され
る。水平同期分離回路５８は、入力されたビデオ信号よ
り垂直同期信号と水平同期信号を抽出し水平同期信号の
みを制御手段を構成する第１の位相比較器６０に入力す
る。第１の位相比較器６０のもう一方の入力には、基準
同期発生回路５９の出力が入力され、従来例同様、ビデ
オディスク４１の回転数が制御される。

【００２８】Ａ／Ｄ変換器４５の出力は、従来例と同様
にジッタ検出手段のカラーバースト分離回路６４に入力
され、書込手段のＶＣＯ６８の出力は、ディジタル可変
遅延素子４９の書込クロックとして用いられる。

【００２９】また、ジッタ検出手段の第２の位相比較器
６６の出力も、従来例と同様に、ジッタ抑圧手段の１Ｈ
ラッチ６９に入力される。可変位相発振器７１の出力
は、ディジタル可変遅延素子４９とディジタル１Ｈ遅延
素子５４の読出クロックとして用いられ、従来例と同様
のジッタ抑圧を行う。

【００３０】同期分離回路５８の出力を入力した書込リ
セット発生回路４６は、入力した水平同期信号の前縁で
制御信号を出力し、ディジタル可変遅延素子４９の書込
アドレスをリセットする。一方、読出同期発生回路５７
は、基準同期発生回路５９の出力を基にして、正規のコ
ンポジット同期信号を発生し、その出力を受けた読出リ
セット回路５６はその水平同期信号出力の前縁で制御信
号を出力し、ディジタル可変遅延素子４９の読出アドレ
スをリセットする。

【００３１】次に、これらの信号を入力するディジタル
可変遅延素子４９の構成、動作を説明する。

【００３２】図２は、本発明の一実施例の映像信号再生
装置のディジタル可変遅延素子の構成を示すブロック図
である。図４は本発明の一実施例の映像信号再生装置の
ディジタル可変素子のアドレスと補間回路出力のタイミ
ングを示す図である。

【００３３】図２において、７６は書込クロック入力端
子で、図１におけるＶＣＯ６８の出力が入力され、７７
は書込アドレスリセット入力端子で、図１における書込
アドレスリセット回路４６の出力が入力される。７８は
読出クロック入力端子で、図１における可変位相発振器
７１の出力が入力され、７９は読出アドレスリセット入
力端子で、図１における読出リセット回路５６の出力が
入力される。メモリアレイ８２は、８ビットの入・出力
を持ち、書き込み、読み出しのアドレスを独立に制御で
きる。８１は書込アドレスポインタで、書込クロックを
計数し、順次インクリメントし、ある設定値に達すると
リセットされる。８３は読出アドレスポインタで、読出
クロックを計数し、順次インクリメントし、ある設定値
に達するとリセットされる。８０はデータ入力端子で、
図１における第１のスイッチ４８の出力が接続されてお
り、その信号はメモリアレイ８２の中の書込アドレスポ
インタ８１により指定されるメモリセルに格納される。
８４はデータ出力端子で、図１における、固定値判別回
路５０と第２のスイッチ５２の入力に接続されており、
その信号には、メモリアレイ８２の中の読出アドレスポ
インタ８３により指定されるメモリセルに格納されてい
る情報が出力される。

【００３４】今、書込アドレスポインタ８１、及び読出
アドレスポインタ８３の両方のリセットされる設定値を
等しく入力ビデオ信号の１Ｈに該当する値とし、更に、
基準同期発生回路５９の出力位相と読出同期発生回路５
７の水平同期出力位相を適当に設定すれば、書込アドレ
スポインタ８１が動作し始めてから０．５Ｈ経過した後
に読出アドレスポインタ８３が動作開始する様になる。
そうすると、それぞれのアドレスポインタの動作は図４
に示す様になる。図４において破線は、読出アドレスポ
インタ８３の値の変化を示し、実線は、書込アドレスポ
インタ８１の値の変化を示す。従来例で示した図７同
様、ここでは、見やすさを考慮して連続的に示してい
る。書込クロックは、ＶＣＯ６８で発生されるクロック
であり、これは、第２の位相比較器６６で検出された基
準カラーバースト位相に対するカラーバースト分離回路
６４の出力の位相誤差に応じて周波数が変化している。
一方、読出クロックは、可変位相発振器７１が発振する
一定周波数のクロックであるのでこれによりディジタル
可変遅延素子４９において遅延時間を制御でき、入力デ
ータに含まれているジッタを取り除いて出力する事がで
きる。初期設定において書込アドレスポインタ８１が動
作し始めてから０．５Ｈ経過した後に読出アドレスポイ
ンタ８３が動作開始する様にするのは、必ずデータの書
き込みが読み出しの前に行われる様にする為である。

【００３５】従って、ディジタル可変遅延素子４９で
は、入力された信号は、ＶＣＯ６８の発振周波数と可変
位相発振器７１の発振周波数の差に応じた時間の遅延を
受け出力される。今、可変位相発振器７１の発振周波数
を、正規のビデオ信号の水平走査周波数の整数倍にし、
ＶＣＯ６８の発振周波数の中央値も可変位相発振器７１
の発振周波数にほぼ等しくなる様に設定しておけば、基
準カラーバースト発生回路６５の発生信号とカラーバー
スト分離回路６４の出力の位相が合う様に、ＶＣＯ６８
が制御される。ＶＣＯ６８は純電気的にその制御特性が
決定出来るので、高い周波数領域まで制御する事が出
来、従ってスピンドルモータ６３の制御で取りきれなか
った高周波のジッタを抑圧する事ができる。

【００３６】また、書込リセット発生回路４６、読出リ
セット発生回路５６によるリセット動作により、ディジ
タル可変遅延素子４９の出力における水平同期の位置
と、読出同期発生回路５７の発生する水平同期信号の同
期化が行われる。また、後述するように、ディジタル可
変遅延素子４９で、受ける遅延は平均０．５Ｈであるの
で、同期分離回路５８の垂直同期出力で、読出同期発生
回路５７を同期化すれば、ディジタル可変遅延素子４９
の出力における垂直同期の位置と、読出同期発生回路５
７の発生する垂直同期信号の同期化も行われる。

【００３７】ディジタル可変遅延素子４９の出力は、固
定値判別回路５０と第２のスイッチ５２に入力される。
前述した様に、ディジタル可変遅延素子４９の入力は、
ドロップアウト時もしくは同期信号時に「０」になるの
で、ディジタル可変遅延素子４９の出力においてもその
出力が「０」の時はドロップアウトもしくは同期信号で
あると判別できる。固定値判別回路５０は、その入力が
「０」である時はドロップアウトもしくは同期信号であ
ると判定する。読出同期発生回路５７のコンポジット同
期信号出力は、ディジタル可変遅延素子４９の出力と同
期化されているので、その信号で、固定値判別回路５０
の出力をゲート５１で、ゲートすれば、同期信号以外で
のドロップアウト信号が得られる。ゲート５１の出力は
第２のスイッチ５２を制御する。ディジタル１Ｈ遅延素
子５４は、入力信号に約１Ｈの遅延を与える。ドロップ
アウト補償信号発生回路５３はディジタル１Ｈ遅延素子
５４の出力のうち、輝度信号成分のみを取り出し、第２
のスイッチ５２のもう一方の入力に入力する。これは、
コンポジット映像信号では、１Ｈ毎にクロマ信号の位相
が反転しているため、輝度のみを補償する為である。

【００３８】第２のスイッチ５２でドロップアウト補償
されたビデオ信号は、ディジタル１Ｈ遅延素子５４に入
力される。この様にしてディジタル可変遅延素子４９で
ジッタが抑圧されたディジタルコンポジットビデオ信号
は、ディジタル１Ｈ遅延素子５４でドロップアウト補償
が行われる。Ｙ／Ｃ分離回路５５は、従来例同様にディ
ジタル１Ｈ遅延素子５４の前後の信号の和・差を取り、
ディジタルコンポジットビデオ信号のＹ／Ｃ分離を行
う。

【００３９】本発明の一実施例では、同期信号部分のド
ロップアウトについては、「０」に置き換えられる事に
なるが、元々Ａ／Ｄ変換器４５の変換特性上同期信号部
分のデータは「０」もしくはその近傍になるので全く影
響を及ぼさない。

【００４０】以上の様に本発明の一実施例によれば、ド
ロップアウト検出回路がドロップアウトを検出すると第
１のスイッチによりＡ／Ｄ変換器の出力のかわりに固定
値発生器の出力をディジタル可変遅延素子に書き込み、
読み出された出力が固定値でかつ同期信号でない場合の
み、第２のスイッチでドロップアウト補償信号発生回路
の出力をディジタル１Ｈ遅延素子に入力する構成にした
ことにより、ジッタ抑圧をディジタル可変遅延素子で行
った後に、ドロップアウト補償とＹ／Ｃ分離を行うの
で、１つの１Ｈの遅延線及び１Ｈの可変遅延素子で、ド
ロップアウト補償、ジッタ抑圧、Ｙ／Ｃ分離を行なうこ
とができる。

【００４１】なお、本発明の一実施例では、固定値を
「０」としたが、これはＡ／Ｄ変換特性が図３に示す特
性のためで、これが反転入力で例えば同期信号値が「２
５５」付近であれば、固定値を「２５５」とし、固定値
判別回路の設定を「０」から「２５５」に変更すれば同
様の効果が得られる。

【００４２】また、誤差内挿後のジッタ抑圧を読出クロ
ックの位相を変化させて行っているが、その他の方法と
して、例えばクロックの位相は固定しておいてＹ／Ｃ分
離出力信号をディジタル信号処理し出力の遅延を変化さ
せても同じ効果が得られる。

【００４３】さらに、ドロップアウト補償信号発生回路
は輝度信号のみを発生させているがこれは１Ｈ前の信号
がクロマ位相で１８０゜異なっているためであり、これ
はディジタル信号処理にてクロマ周波数帯のみ位相を１
８０゜回転させる操作をドロップアウト補償信号発生回
路で行えば、ドロップアウト時も色信号まで補償できる
様になる。

【００４４】また、ドロップアウト検出回路４４はピッ
クアップ４２の出力を入力しているが、映像信号復調回
路４３の出力を入力した場合でも、同様の効果を得られ
ることはいうまでもない。

【００４５】

【発明の効果】以上のように本発明は、コンポジット映
像信号が記録された記録担体の情報を検出し電気信号に
変換するピックアップと、ピックアップの出力よりコン
ポジット映像信号を復調する復調器と、復調器の出力か
ら水平同期信号を分離する水平同期分離回路と、基準水
平同期信号を出力する基準同期発生回路と、水平同期分
離回路の出力と基準同期発生回路の出力を比較し記録担
体の動作を制御駆動する制御手段と、ピックアップの出
力に欠落があることを検出するドロップアウト検出器
と、復調器の出力をディジタル情報に変換するＡ／Ｄ変
換器と、コンポジット映像信号の水平同期信号部分がＡ
／Ｄ変換器で変換されうるディジタル値もしくはその近
傍の値の固定ディジタル値を設定して出力する固定値発
生器と、１水平走査時間毎に正規コンポジット映像信号
に対するＡ／Ｄ変換器の出力の時間軸変動を検出するジ
ッタ検出手段と、ジッタ検出手段の出力に応じた書込制
御クロックを出力する書込手段と、ジッタ検出手段の出
力を次のジッタ検出時刻までホールドするホールド回路
と、ホールド回路の出力とジッタ検出手段の出力を１次
内挿し全水平走査時間の時間軸変動を求める補間回路
と、補間回路の出力に応じた位相の読出制御クロックを
出力する可変位相発振器とからなるジッタ抑圧手段と、
水平同期分離回路の出力から同期信号に合わせてリセッ
ト信号を出力する書込リセット発生回路と、基準同期発
生回路の出力から基準同期信号を発生する読出同期発生
回路と、読出同期発生回路の出力からリセット信号を出
力する読出リセット発生回路と、ドロップアウト検出器
がドロップアウトを検出していない時にはＡ／Ｄ変換器
からの入力を出力し、ドロップアウト検出器がドロップ
アウトを検出している時には固定値発生器からの入力を
出力する第１のスイッチと、第１のスイッチの出力を、
書込手段の出力する書込制御クロックにしたがって指定
され書込リセット発生回路の出力でリセットされるアド
レスに入力され、ジッタ抑圧手段が出力する読出制御ク
ロックにしたがって指定され読出リセット発生回路の出
力でリセットされるアドレスから出力される可変遅延素
子と、可変遅延素子からの入力が固定値発生器の出力に
等しく、かつ読出同期発生回路からの入力が同期信号で
ない場合に置き換え信号を出力する判別手段と、２入力
の一方の入力としてディジタル可変遅延素子の出力を入
力し、判別手段が置き換え信号を出力していないときは
そのままディジタル可変遅延素子からの入力を出力し、
判別手段が置き換え信号を出力したときはもう一方の入
力を出力する第２のスイッチと、第２のスイッチの出力
を入力し概ね１水平走査時間の遅延を与えて出力する遅
延素子と、遅延素子の出力よりドロップアウト時の補償
信号を発生し第２のスイッチのもう一方の入力に出力す
る補償信号発生回路と、遅延素子の入出力の両信号を入
力して輝度信号と色信号に分離するＹ／Ｃ分離回路とを
備える事により、ジッタ抑圧をディジタル可変遅延素子
で行った後に、ドロップアウト補償とＹ／Ｃ分離を行う
構成にしたため、１つの１Ｈの遅延線及び１Ｈの可変遅
延素子で、ドロップアウト補償、ジッタ抑圧、Ｙ／Ｃ分
離が行える安価で優れた映像信号再生装置を提供するこ
とができるものである。

【図面の簡単な説明】

【図１】本発明の映像信号再生装置の一実施例の構成を
示すブロック図

【図２】同、ディジタル可変遅延素子の構成を示すブロ
ック図

【図３】同、Ａ／Ｄコンバータの変換特性を示す図

【図４】同、ディジタル可変素子のアドレスと補間回路
出力のタイミングを示す図

【図５】従来の映像信号再生装置の構成を示すブロック
図

【図６】同、ディジタル可変遅延素子の構成を示すブロ
ック図

【図７】同、ディジタル可変素子のアドレスと補間回路
出力のタイミングを示す図

【符号の説明】

４１ ビデオディスク ４２ ピックアップ ４３ 映像信号復調回路 ４４ ドロップアウト検出回路 ４５ Ａ／Ｄ変換器 ４６ 書込リセット発生回路 ４７ 固定値発生回路 ４８ 第１のスイッチ ４９ ディジタル可変遅延素子 ５０ 固定値判別回路 ５１ ゲート ５２ 第２のスイッチ ５３ ドロップアウト補償信号発生回路 ５４ ディジタル１Ｈ遅延素子 ５５ Ｙ／Ｃ分離回路 ５６ 読出リセット発生回路 ５７ 読出同期発生回路 ５８ 水平同期分離回路 ５９ 基準同期発生回路 ６０ 第１の位相比較器 ６１ 第１のループフィルタ ６２ モータ駆動回路 ６３ スピンドルモータ ６４ カラーバースト分離回路 ６５ 基準カラーバースト発生回路 ６６ 第２の位相比較器 ６７ 第２のループフィルタ ６８ ＶＣＯ（電圧制御可変周波数発振回路） ６９ １Ｈラッチ ７０ 補間回路 ７１ 可変位相発振器 ７２ 第１のＤ／Ａ変換器 ７３ 第２のＤ／Ａ変換器 ７４ 第１の端子 ７５ 第２の端子

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 9/896

Claims (1)

【特許請求の範囲】
1. 【請求項１】 コンポジット映像信号が記録された記録
   担体の情報を検出し電気信号に変換するピックアップ
   と、前記ピックアップの出力よりコンポジット映像信号
   を復調する復調器と、前記復調器の出力から水平同期信
   号を分離する水平同期分離回路と、基準水平同期信号を
   出力する基準同期発生回路と、前記水平同期分離回路の
   出力と前記基準同期発生回路の出力を比較し記録担体の
   動作を制御駆動する制御手段と、前記ピックアップの出
   力に欠落があることを検出するドロップアウト検出器
   と、前記復調器の出力をディジタル情報に変換するＡ／
   Ｄ変換器と、コンポジット映像信号の水平同期信号部分
   が前記Ａ／Ｄ変換器で変換されうるディジタル値もしく
   はその近傍の値の固定ディジタル値を設定して出力する
   固定値発生器と、１水平走査時間毎に正規コンポジット
   映像信号に対する前記Ａ／Ｄ変換器の出力の時間軸変動
   を検出するジッタ検出手段と、前記ジッタ検出手段の出
   力に応じた書込制御クロックを出力する書込手段と、 前記ジッタ検出手段の出力を次のジッタ検出時刻までホ
   ールドするホールド回路と、前記ホールド回路の出力と
   前記ジッタ検出手段の出力を１次内挿し全水平走査時間
   の時間軸変動を求める補間回路と，前記補間回路の出力
   に応じた位相の読出制御クロックを出力する可変位相発
   振器とからなるジッタ抑圧手段と、 前記水平同期分離回路の出力から同期信号に合わせてリ
   セット信号を出力する書込リセット発生回路と、前記基
   準同期発生回路の出力から基準同期信号を発生する読出
   同期発生回路と、前記読出同期発生回路の出力からリセ
   ット信号を出力する読出リセット発生回路と、 前記ドロップアウト検出器がドロップアウトを検出して
   いない時には前記Ａ／Ｄ変換器からの入力を出力し、前
   記ドロップアウト検出器がドロップアウトを検出してい
   る時には前記固定値発生器からの入力を出力する第１の
   スイッチと、 前記第１のスイッチの出力を、前記書込手段の出力する
   書込制御クロックにしたがって指定され前記書込リセッ
   ト発生回路の出力でリセットされるアドレスに入力さ
   れ、前記ジッタ抑圧手段が出力する読出制御クロックに
   したがって指定され前記読出リセット発生回路の出力で
   リセットされるアドレスから出力される可変遅延素子
   と、 前記可変遅延素子からの入力が前記固定値発生器の出力
   に等しく、かつ前記読出同期発生回路からの入力が同期
   信号でない場合に置き換え信号を出力する判別手段と、 ２入力の一方の入力として前記ディジタル可変遅延素子
   の出力を入力し、前記判別手段が置き換え信号を出力し
   ていないときはそのまま前記ディジタル可変遅延素子か
   らの入力を出力し、前記判別手段が置き換え信号を出力
   したときはもう一方の入力を出力する第２のスイッチ
   と、 前記第２のスイッチの出力を入力し概ね１水平走査時間
   の遅延を与えて出力する遅延素子と、前記遅延素子の出
   力よりドロップアウト時の補償信号を発生し前記第２の
   スイッチのもう一方の入力に出力する補償信号発生回路
   と、前記遅延素子の入出力の両信号を入力して輝度信号
   と色信号に分離するＹ／Ｃ分離回路とを具備したことを
   特徴とする映像信号再生装置。