-
Die Erfindung betrifft eine Zeitbasiskorrektur beim Lesen eines
elektrischen Signals, beispielsweise eines mit einer Drehkopfanordnung erhaltenen
Videosignals, aus einem magnetischen Aufzeichnungsträger mit Hilfe eines Schrägspur-
Videorecorders.
-
Die Zeitschrift "Monitor-Proc. IREE" vom April 1976, S. 118 ... 122
gibt eine Beschreibung einer derartigen Zeitbasiskorrektur. Dabei werden Zeitbasisfehler
derart korrigiert, daß das nach dem Lesen die Zeitbasisfehler enthaltende Videosignal
mit einer änderbaren Abtastfrequenz digitalisiert und mit dieser selben änderbaren
Frequenz in einen Speicher eingeschrieben wird. Das im Speicher gespeicherte
Videosignal wird anschließend mit einer festen Frequenz wieder gelesen. Die änderbare Abtast
- und Lesefrequenz wird abhängig vom momentanen Zeitbasisfehler erzeugt. Nach dem
Lesen aus dem Speicher wird ein von Zeitbasisfehlern befreites Videosignal erhalten,
das dann für Wiedergabe an einem Fernsehschirm anschließend wieder in ein analoges
Videosignal umgesetzt werden kann.
-
Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung zum Erzeugen
der änderbaren Abtast- und Lesefrequenz abhängig von den Zeitbasisfehlern zu
schaffen. Eine Anordnung zum Ableiten einer änderbaren Abtastfrequenz aus einem
elektrischen Signal, beispielsweise einem mit einer Drehkopfanordnung erhaltenen
Videosignal, mit einer Eingangsklemme zum Empfangen des elektrischen Signals, die
mit einem Eingang einer Synchronsignaltrennstufe gekoppelt ist, die zum Ableiten eines
Synchronsignals aus dem ihrem Eingang zugeführten elektrischen Signal und zum
Zuführen des Synchronsignals an einen Ausgang ausgelegt ist, der mit einem ersten
Eingang einer Phasenvergleichsstufe einer Phasenverriegelungsschleife gekoppelt ist, die
weiter noch einen spannungsgesteuerten Oszillator mit einem Eingang enthalt, der mit
einem Ausgang der Phasenvergleichsstufe gekoppelt ist, wobei ein Ausgang des
Oszillators einerseits mit einer Ausgangsklemme der Anordnung zum Abgeben der
änderbaren Abtastfrequenz und andererseits mit einem Eingang eines Frequenzteilers
gekoppelt ist, der einen Zähler enthält, wobei ein Ausgang des Frequenzteilers mit
einem zweiten Eingang der Phasenvergleichsstufe gekoppelt ist, ist im Vortrag mit dem
Titel "An Analog Segment Recording System for Home Use MUSE VTR" von Owashi
et al., am 29. August 1985, der vor der "Technical group on video recording of ITEJ"
in Tokio verlesen wurde (Vortrag VR 70-4), beschrieben.
-
Die in der bekannten Anordnung erzeugte Abtastfrequenz ist ziemlich
störempfindlich. Der Erfindung liegt die Aufgabe zugrunde, eine weniger
störempfindliche Anordnung zu schaffen. Die erfindungsgemaße Anordnung ist dadurch
gekennzeichnet, daß sie noch mit einer Torschaltung mit einem ersten Eingang, der mit dem
Ausgang der Synchrontrennstufe gekoppelt ist, mit einem zweiten Eingang zum
Empfangen eines Kopfübernahmesignals, und mit einem Ausgang zum Ausgeben eines
Steuersignals ausgerüstet ist, der mit einem Steuersignaleingang des Frequenzteilers
gekoppelt ist, daß die Torschaltung zum Erzeugen des Steuersignals in Beantwortung
einer Kopfübernahme ausgelegt und zum Aufrechterhalten des Steuersignals bis zum
Zeitpunkt der Detektion des n. Synchronsignals nach der Kopfübernahme ausgelegt ist,
und daß der Frequenzteiler zum Einstellen des Zählstandes des Zählers auf einen
bestimmten Wert durch das Steuersignal und zum Freigeben des Zählers zum
Verwirklichen der Frequenzteilung zum zweiten Zeitpunkt ausgelegt ist.
-
Vorzugsweise ist der Frequenzteiler weiter zum Abblocken seines
Ausgangssignals durch das Steuersignal ausgelegt.
-
Der Erfindung liegt die Erkenntnis zugrunde, daß der Betrieb der
bekannten Anordnung durch die Kopfübernahme beim Lesen im Videorekorder gestört
wird. Bei einer Kopfübernahme tritt in dem vom Aufzeichnungsträger gelesenen Signal
ein Phasensprung und also ein (großer) Zeitfehler auf, wodurch die
Phasenverriegelungsschleife in der Anordnung gestört wird. Es ist die Aufgabe der Erfindung, daß die
Phasenverriegelungsschleife nicht auf Phasenstörungen im Videosignal durch die
Kopfübernahmen anspricht. Die erfindungsgemäße Maßnahme verursacht dies, nämlich
dadurch, daß bei einer Kopfübernahme das Ausgangssignal des Frequenzteilers und
nach der Detektion des n. Synchronsignals abgeblockt wird, vorzugsweise des ersten
Synchronsignals nach der Kopfübernahme, wobei dieser Teiler derart zurückgestellt
wird, daß die Phasenvergleichsstufe wieder nahezu den gleichen Phasenfehler wie vor
der Kopfübernahme mißt. Die Phasenverriegelungsschleife wird darauf beim
(Horizontal-)Synchronsignal wieder eingefangen und kann auf geeignete Weise den
Zeitbasisfehlern in diesem Signal folgen und eine entsprechende Abtast- und Lesefrequenz
ausgeben, während die Phasenverriegelungsschleife auf die Störungen durch die
Kopfübernahme nicht angesprochen hat.
-
Zwischen dem Ausgang der Synchronsignaltrennstufe und dem Eingang
der Phasenvergleichsstufe kann eine Verzögerungseinheit aufgenommen werden. Es läßt
sich damit erreichen, daß die Phasenverriegelungsschleife noch schneller nach der
Kopfübernahme wieder eingefangen wird. Die Zeitverzögerung in der
Verzögerungseinheit muß dabei etwa gleich den Zeitverzögerungen sein, die in der Torschaltung und im
Frequenzteiler verursacht werden. Diese Zeitverzögerungen führen dazu, daß bei
Abwesenheit der Verzögerungseinheit das Einstellen des Zählstandes im Frequenzteiler
nicht derart erfolgen kann, daß die Phasenvergleichsstufe unmittelbar beim ersten
Synchronsignal den richtigen Phasenfehler mißt. Durch Hinzuschalten der
Verzögerungseinheit ist dies tatsächlich möglich.
-
Ausführungsbeispiele der Erfindung werden nachstehend anhand der
Zeichnung näher erläutert. Es zeigen
-
Fig. 1 eine Zeitbasiskorrekturschaltung, in der die erfindungsgemäße
Anordnung angewandt ist,
-
Fig. 2 schematisch den Aufbau eines Videosignals,
-
Fig. 3 ein Ausführungsbeispiel der erfindungsgemäßen Anordnung,
-
Fig. 4 ein Ausführungsbeispiel des Frequenzteilers in der Anordnung nach
Fig. 3,
-
Fig. 5 und 6 die Signale, die an mehreren Stellen in der Anordnung für
zwei verschiedene Zustände bei der Kopfübernahme auftreten können,
-
Fig. 7 die Anordnung nach Fig. 3, jedoch mit einer zusätzlichen
Verzögerungseinheit zwischen der Synchronsignaltrennstufe und der Phasenvergleichsstufe,
-
Fig. 8 die Signale an einigen Stellen in der Anordnung nach Fig. 7, und
-
Fig. 9 ein Ausführungsbeispiel der Phasenvergleichsstufe der Anordnung.
-
In Fig. 1 ist schematisch eine Zeitbasiskorrekturschaltung dargestellt.
Zwei einander diametral auf einer rotierbaren Kopftrommel (nicht dargestellt)
gegenüberliegende Köpfe K&sub1; und K&sub2; lesen ein Videosignal schräg in bezug auf und über
einen magnetischen Aufzeichnungsträger (nicht dargestellt) verlaufende Spuren
(ebenfalls nicht dargestellt). Der Aufzeichnungsträger ist dazu mit einem Umwicklungswinkel
von etwas mehr als 180º um die Kopftrommel gewickelt. Aus einer Spur liest der Kopf
K&sub1; ein Videosignal, das über den Schalter S, der in der oberen Stellung steht, einem
Analog/Digitalwandler 1 zugeführt wird. Anschließend liest der Kopf K&sub2; ein
Videosignal aus einer folgenden Spur aus. Der Schalter S steht dabei in der unteren Stellung.
Das Videosignal gelangt ebenfalls an den Analog/Digitalwandler 1. Das aus dem
Aufzeichnungsträger gelesene Videosignal enthält Zeitfehler, beispielsweise durch
Ungenauigkeiten in der Übertragung des Aufzeichnungsträgers oder durch Dehnung im
Aufzeichnungsträger.
-
Die Schaltung nach Fig. 1 dient zum Korrigieren dieser Zeitfehler. Das
Videosignal wird dazu abgetastet und im Analog/Digitalwandler 1 digitalisiert. Die
Abtastfrequenz ist fs'. Mit derselben Frequenz werden die Abtastungen in einen
Speicher eingelesen. Diese Abtastfrequenz wird zu diesem Zweck dem Eingang 3 des
Analog/Digitalwandlers 1 und dem Eingang 4 des Speichers 2 zugeführt. Die Frequenz
fs' ist variabel. Die Änderungen in der Frequenz fs' werden durch die Zeitfehler im
Videosignal bestimmt. fs' läuft faktisch mit diesen Zeitfehlern mit. Die Frequenz fs'
wird dazu aus dem die Zeitfehler enthaltenden Videosignal abgeleitet und mit den durch
die Bezugsziffern 5, 6 und 7 bezeichneten Elementen erhalten, die weiter unten näher
erläutert werden.
-
Die mit einer änderbaren Frequenz fs' in den Speicher 2 eingelesenen
Abtastungen werden anschließend mit einer festen Frequenz fs gelesen. Dazu enthält die
Schaltung einen Oszillator 8, der die feste Frequenz fs erzeugt und dem Eingang 9 des
Speichers 2 zuführt. Der Speicher 2 kann als Schieberegister in Form eines FIFO
aufgebaut sein, wobei die Frequenz fs' die Einschreibgeschwindigkeit und die Frequenz
fs die Lesegeschwindigkeit bestimmt. Die aus dem Speicher 2 gelesenen Abtastungen
gelangen an einen Digital/Analogwandler 10, der die Digitalabtastungen in ein analoges
Signal umwandelt, das der Ausgangsklemme 11 zugeführt wird. Das an der Klemme 11
liegende Signal enthält keine Zeitfehler mehr.
-
Die änderbare Frequenz fs' wird faktisch in der mit der
Bezugsziffer 5 bezeichneten Anordnung erzeugt.
-
Ein Ausführungsbeispiel dieser Anordnung ist in Fig. 3
dargestellt. Das Videosignal gelangt an die Eingangsklemme 15. Dieses Videosignal ist
aus aufeinanderfolgenden Zeilen L, siehe Fig. 2, aufgebaut und jede Zeile enthält ein
Horizontalsynchronsignal (oder Horizontalimpuls) 16, ein schematisch mit 17
bezeichnetes Farbsynchronsignal und die Chrominanz- und Luminanzinformation, die schematisch
mit 18 bezeichnet ist.
-
Die Eingangsklemme 15 ist mit dem Eingang einer
Synchronsignaltrennstufe 20 gekoppelt, die aus dem Videosignal das Synchronsignal (die Horizontalimpulse)
16 ableitet und ihrem Eingang 21 zuführt. Der Ausgang 21 ist über einen monostabilen
Multivibrator 22 mit dem Eingang 24 einer zu einer Phasenverriegelungsschleife 23
gehörenden Phasenvergleichsstufe 25 in Form einer
Abtast-und-Halte-Phasenvergleichsstufe gekoppelt. Ein Ausführungsbeispiel einer derartigen Phasenvergleichsstufe ist in
Fig. 9 dargestellt und wird weiter unten näher erläutert.
-
Der Ausgang 21 ist ebenfalls mit einem Eingang einer Torschaltung 26,
d.h. mit dem Rückstelleingang eines Setz/Rückstell-Flipflops gekoppelt. Der Ausgang
27 der Phasenvergleichsstufe 25 ist über einen spannungsgesteuerten Oszillator 28 mit
der Ausgangsklemme 29 und mit einem Eingang 30 eines Frequenzteilers 31 gekoppelt.
Der Ausgang 32 des Frequenzteilers 31 ist mit einem zweiten Eingang 33 der
Phasenvergleichsstufe 25 gekoppelt.
-
Ein zusätzlicher Eingang 35 der Anordnung ist mit einem zweiten
Eingang, d.h. dem Setzeingang, der Torschaltung 26 gekoppelt. Der Ausgang 36 der
Torschaltung ist mit dem Steuersignaleingang 37 des Frequenzteilers 31 gekoppelt.
-
Die Wirkungsweise der Anordnung nach Fig. 3 wird anhand der Signale
in Fig. 1, 5 und 6 näher erläutert.
-
Die Synchronsignaltrennstufe 20 leitet aus dem ihrem Eingang zugeführten
Videosignal die Synchronsignale (Horizontalimpulse) 16 ab und legt sie an ihren
Ausgang 21. Diese Horizontalimpulse sind schematisch mit Pfeilspitzen in Fig. 5(b)
angegeben. Der monostabile Multivibrator 22 bildet mit diesen Horizontalimpulsen ein
Rechtecksignal mit einem Tastverhältnis von beispielsweise 50%, siehe Fig. 5(c). Die
Frequenz der Horizontalimpulse und also auch des Rechtecksignals ist fH. fH schwankt
mehr oder weniger durch die Zeitbasisfehler im Videosignal.
-
Die Phasenverriegelungsschleife 23 erzeugt ein rechteckiges Signal am
Ausgang 29 mit einer Frequenz N.fH. Der Frequenzteiler 31 teilt diese Frequenz wieder
durch N, so daß am Ausgang 32 wieder eine Rechteckwelle mit der Frequenz fH und
einem Tastverhältnis beispielsweise von 50% vorliegt, siehe Fig. 5d.
-
Die Tastverhältnisse der Signale in Fig. 5(c) und 5(d) brauchen nicht
gleich zu sein. Zwar geht man vorzugsweise davon aus, daß die Summe der
Tastverhältnisse beider Signale gleich 100% ist. Also angenommen, das Signal nach Fig.
5(c) hat ein Tastverhältnis von 25 %, so hat das Signal nach Fig. 5(d) vorzugsweise ein
Tastverhaltnis von 75 %.
-
Dem Eingang 35 werden die Kopfumschaltimpulse zugeführt, siehe Fig.
5(a). Unter dem Einfluß dieser Schaltimpulse schaltet der Schalter S jeweils in die
andere Stellung um.
-
Durch die Kopfumschaltung zum Zeitpunkt t&sub1; wird ein um T verzögertes
Synchronsignal, siehe Fig. 5(b), der Phasenverriegelungsschleife 23 zugeführt. Zum
Zeitpunkt t&sub1; wird jetzt das Steuersignal erzeugt und der Flipflop 26 gesetzt. Der
Ausgang wird hoch, siehe Fig. 5(e). Unter dem Einfluß dieses hohen Steuersignals, das
an den Steuersignaleingang 37 des Frequenzteilers 31 gelangt, wird das Ausgangssignal
des Teilers 31 gesperrt. Das bedeutet, daß, wenn das Ausgangssignal hoch war, es
niedrig wird - siehe Fig. 6(d)! - und wenn das Ausgangssignal niedrig war, so bleibt es
niedrig, siehe Fig. 5(d).
-
Unter dem Einfluß des nächsten Horizontalimpulses nach der
Kopfumschaltung zum Zeitpunkt t&sub2; wird der Flipflop 26 wieder zurückgestellt, so daß das
Ausgangssignal niedrig wird, siehe Fig. 5(e). Das Ausgangssignal des Frequenzteilers
31 wird jetzt freigegeben.
-
Aus der Beschreibung des Frequenzteilers 31 weiter unten wird klar sein,
daß er einen Zähler enthält. An einem bestimmten Zeitpunkt beim Erscheinen des
Steuersignals, beispielsweise zum Zeitpunkt t&sub1;, wird dieser Zähler auf einen bestimmten
Zahlerstand eingestellt. Nach dem Zeitpunkt t&sub2; des Verschwindens des Steuersignals
kann der Zähler frei zählen. Da der spezifische Aufbau des Frequenzteilers 31 bedeutet,
daß er die Rechteckwelle erst zum Zeitpunkt wieder erzeugt, zu dem der zweite
Horizontalimpuls nach der Kopfübernahme erscheint, d.h. zum Zeitpunkt t&sub3;. Von
diesem Zeitpunkt an ist die Phasenverriegelungsschleife wieder auf dem Eingangssignal
der Fig. 5(c) verriegelt.
-
In Fig. 4 ist ein Ausführungsbeispiel des Frequenzteilers 31 dargestellt.
Der Frequenzteiler enthält einen Zähler 40, der unter dem Einfluß von Impulsen an
seinen Eingang 41 aufwärts oder abwärts zählt. Am Ausgang 42 erscheinen also n-Bit-
Linearzahlen, die bei einem Addierer von 000 ... 00 (dezimal die Zähl 0) auf 111 ... 11
(dezimal die Zahl 2n-1) ansteigen, wonach der Zähler erneut mit 000... 00 anfängt. Es
sei jetzt angenommen, daß N = 2n. (Dies ist jedoch nicht unbedingt notwendig). Der
Ausgang 42 des Zählers gelangt an die Eingänge von zwei Detektoren 43 und 44. Diese
zwei Detektoren leiten zwei Zählerstände aus, beispielsweise die Zählerstande 000...
00 (dezimal "0") und 100 ... 00 (dezimal "N/2"). Beim Zählerstanddezimal "0" liefert
beispielsweise der Detektor 43 einen Impuls, wodurch der Setz/Rückstell-Flipflop 45
gesetzt wird. Das Signal am Ausgang 32 wird dabei "hoch". Beim Zählerstanddezimal
"N/2" liefert der Detektor 44 einen Impuls, wodurch der Flipflop 45 wieder rückgestellt
wird. Der Ausgang 32 wird dabei niedrig. Auf diese Weise wird die Frequenzteilung
um den Faktor N verwirklicht.
-
Jetzt wird das Steuersignal der Torschaltung 26 einem Eingang eines
zwischen dem Detektor 44 und dem Flipflop 45 geschalteten Oder-Gatters 46 zugeführt.
Das bedeutet, daß auf der Vorderflanke des Steuersignals zum Zeitpunkt t&sub1; der Flipflop
zurückgestellt wird. War der Ausgang 32 hoch, wird er niedrig, war der Ausgang
bereits niedrig, bleibt er niedrig.
-
Außerdem muß durch die spezifische Ausführungsform des
Frequenzteilers nach Fig. 4 zum Zeitpunkt des Erscheinens des Steuersignals die Zufuhr der
Impulse Nfh an den Eingang 30 abgeblockt werden. Dies erfolgt am
zwischengeschalteten UND-Gatter 47, das im Inverter 48 invertierte Steuersignal empfängt. In
diesem Fall zählt der Zähler 40 vom Zeitpunkt t&sub1; also nicht mehr. Das Steuersignal
gelangt auch an einen Ladeeingang 55 des Zählers. Auf einer Rückflanke im
Steuersignal, d.h. zum Zeitpunkt t&sub2;, wird die Zahl ao ... an, die dem Eingang 50 des Zählers
zugeführt wird, in den Zähler 40 geladen, wonach der Zähler von diesem Zeitpunkt an
weiterzählen kann. Durch mehrere Verzögerungen in der Schaltung kann zu diesem
Zeitpunkt t&sub2; der Zählerstand nicht auf Dezimal 0 gesetzt werden, jedoch auf Dezimal 1
oder 2 oder auf einen anderen Wert. Das bedeutet, daß im ersten Zyklus des Zählers
das Ausgangssignal noch niedrig bleibt und erst zum Zeitpunkt des Erscheinens des
zweiten Horizontalimpulses nach der Kopfübernahme, d.h. zu t = t&sub3;, der Zähler zum
ersten Mal den Zählerstand Dezimal 0 erreicht, so daß der Flipflop 45 erst zu diesem
Zeitpunkt gesetzt werden kann und der Ausgang 32 hoch wird. Da der Zähler 40 im
Zeitintervall zwischen t = t&sub1; und t = t&sub2; stillsteht, kann der Zählerstand ao ... an auch
zu einem anderen Zeitpunkt in diesem Zeitintervall in den Zähler 40 geladen werden.
-
Fig. 6 bedarf keiner weiteren Erläuterung, da die dort angegebenen
Signale unmittelbar ableitbar sind, unter Verwendung der Erläuterung der
Wirkungsweise der Anordnung, wie oben beschrieben. Der einzige Unterschied mit der Fig. 5
ist, daß in Fig. 6 das Eingangssignal für die Phasenverriegelungsschleife 23 jetzt zum
Zeitpunkt des Erscheinens der Kopfübernahme hoch ist.
-
In Fig. 7 ist ein Teil der Anordnung nach Fig. 3 dargestellt. Das einzige
Ergebnis ist, daß hier eine zusätzliche Verzögerungseinheit 55 zwischen den
monostabilen Multivibrator 22 und der Phasenvergleichsstufe 25 eingeschaltet ist, die eine
zusätzliche Verzögerung von T' verwirklicht.
-
In Fig. 8 sind die verschiedenen Signale in der Anordnung nach Fig. 7
dargestellt. Klar ersichtlich ist, daß das Eingangssignal, Fig. 8(c), der
Phasenverriegelungsschleife 23 in einem Zeitintervall T' in bezug auf das
Horizontalsynchronsignal verzögert ist. Zum Zeitpunkt t&sub2; des Auftretens des ersten Horizontalimpulses nach
der Kopfübernahme wird der Zähler 40 im Frequenzteiler 31 auf einen anderen Wert
eingestellt, d.h. auf einen hohen Wert, zum Beispiel in der Nähe der Dezimalzahl 3/4 N
oder darüber, beispielsweise N-3 oder N-2. Der Zähler fängt zu Zählen an und wird
auch hier bei dem erstmaligen Detektieren des Zählerstands Dezimal 0 dafür sorgen,
daß das Ausgangssignal am Ausgang 32 des Frequenzteilers hoch wird. Dies wird jetzt
schon zum Zeitpunkt des Angebots der ersten Rechteckwelle an die
Phasenverriegelungsschleife nach der Kopfübernahme durchgeführt, siehe Fig. 8(c). Es ist klar, daß
jetzt noch schneller eingefangen wird. Auch wird es klar sein, daß der eingestellte
Zählerstand selbstverständlich derart gewählt ist, daß die erste Rechteckwelle im Signal
nach Fig. 8(d) wieder im gleichen Zusammenhang mit dem Signal nach Fig. 8(e) wie
vor der Kopfübernahme steht. Mit der Anordnung nach Fig. 3 oder 7 kann also eine
änderbare Frequenz NfH erhalten werden, die mit den Zeitbasisfehlern im Videosignal
mitläuft, jedoch nicht auf Störungen durch die Kopfübernahme anspricht.
-
Die mit 6 und 7 in Fig. 1 bezeichneten Elemente bilden eine zusätzliche
Regelung für das Ableiten der Frequenz fs' aus der Frequenz NfH aus der Anordnung
5. Das Ausgangssignal der Anordnung 5 gelangt an eine änderbare Verzögerungsleitung
6. Mit dieser Verzögerungsleitung 6 ist eine änderbare Verzögerung unter dem Einfluß
eines Steuersignals einstellbar, das im Steuersignalgenerator 7 erzeugt wird, und an
einen Steuersignaleingang 60 der Verzögerungsleitung 6 gelangt. Diese zusätzliche
Regelung kan erforderlich sein, da die Zeitpunkte des Erscheinens der Vorder- oder
Rückflanken der Horizontalimpulse 16, siehe Fig. 2, manchmal unter dem Einfluß des
Rauschens im elektrischen Signal nicht genau genug feststellbar sind. Das Regelsignal
für die Verzögerungsleitung 6 kann jetzt aus einer Messung an dem Farbsynchronsignal
17 abgeleitet werden. Das Farbsynchronsignal besteht beispielsweise aus zehn Perioden
einer Frequenz, die ein festes Verhältnis in bezug auf die Abtastfrequenz hat, die im
Digital/Analogwandler bei der Aufnahme verwendet wurde. Mittels einer Anzahl von
Abtastungen dieses Farbsynchronsignals kann ein Steuersignal abgeleitet werden, das ein
Maß für den Phasenunterschied zwischen dem wirklichen Abtastzeitpunkt und dem
gewünschten Zeitpunkt ist. Durch Einstellen der Verzögerungsleitung 6 auf die richtige
Verzögerungszeit kann dieser Phasenunterschied ausgeglichen werden, so daß der
Abtastzeitpunkt auch zum gewünschten Abtastzeitpunkt erfolgt. Da diese Regelung
keinen Teil der Erfindung darstellt, kann man mit dieser bechränkten Beschreibung
auskommen. Es sei weiter noch erwähnt, daß eine derartige Regelung an sich bereits
bekannt ist, so daß auch aus diesem Grund keine weitere Erläuterung erforderlich wäre.
-
In Fig. 9 ist ein Ausführungsbeispiel der Phasenvergleichsstufe 25 nach
Fig. 3 dargestellt. Die Phasenvergleichsstufe enthält vier Schalter 60 bis 63, einen
Abtastkondensator 64, einen Haltekondensator 65 und eine Verstärkerstufe 66. Dem
ersten und dem zweiten Eingang 24 bzw. 33 werden die Signale (c) bzw. (d) zugeführt,
siehe Fig. 3. Die Signale (c) und (d) sind faktisch Steuersignale für die Bedienung der
Schalter 60 bis 63. Der Schalter 60 ist geschlossen, wenn das Signal (c) hoch oder
logisch "1" ist, und das Signal (d) niedrig oder logisch "0" ist. In allen anderen Fällen
ist der Schalter 60 geöffnet. Der Schalter 61 ist geschlossen, wenn das Signal (c)
niedrig oder logisch "0" und das Signal (d) logisch "0" ist. In allen anderen Fällen ist
der Schalter 61 geöffnet. Der Schalter 62 ist geschlossen, wenn (c) und (d) beide
logisch "1" sind. Sonst ist der Schalter 62 geöffnet. Der Schalter 63 ist geschlossen,
wenn (c) logisch "0" und (d) logisch "1" ist. Sonst ist der Schalter 63 geöffnet.
-
Wenn der Schalter 60 geschlossen wird, lädt sich der Punkt 67 bis zur
positiven Spannung (+) auf, die am Punkt 68 vorhanden ist. Wenn der Schalter 63
geschlossen wird, lädt sich der Punkt bis zur negativen Spannung (-) auf, die am Punkt
69 anliegt. Ist der Schalter 61 geschlossen, lädt sich der Punkt 67 bis zur Spannung Vref
auf, die am Punkt 70 vorhanden ist. Vref kann beispielsweise gleich Null Volt sein.
Schließt sich der Schalter 62, lädt sich der Haltekondensator 65 bis zur Spannung am
Punkt 67 auf und hält diese Spannung fest, nachdem der Schalter 62 wieder geöffnet
wurde.
Es sei erwähnt, daß die Erfindung sich nicht auf die dargestellten
Ausführungsbeispiele beschränkt. Die Erfindung bezieht sich ebenfalls auf solche
Ausführungsbeispiele, die sich in nicht auf die Erfindung beziehenden Punkten der
dargestellten Ausführungsbeispiele unterscheiden. So braucht das Eingangssignal, das
der Eingangsklemme 15 zugeführt wird, nicht notwendigerweise ein Videosignal zu
sein. Man könnte auch an Audiosignale denken, die mit Synchronsignalen versehen
sind.