JPH0225183A - サンプリングレート導出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、電気信号、例えばビデオ信号をらせん走査式
ビデオレコーダにより磁気記録担体から読取った際に適
用する時間軸補正に関するものである。

（従来の技術） １９７６年４月に発行された雑誌”Ｍｏｎ１ｔｏｒＰｒ
ｏｃ、　　ＩＲｆＥＥ”の第１１８〜１２２頁にこのよ
うな時間軸補正につき説明されている。この場合、時間
軸誤差を以下のようにして補正している。すなわち、読
取った後に時間軸誤差を呈しているビデオ信号を可変の
サンプリングレート　（速度）でデジタル化してこのサ
ンプリングレートと同じ可変の周波数でメモリ中に記憶
（読込み）する。次にメモリ中に記憶されたビデオ信号
を固定の周波数で読出す。可変のサンプリングレート、
従って読込み周波数は瞬時の時間軸誤差に基づいて発生
される。

従ってメモリを読出すことにより得られたビデオ信号に
は時間軸誤差がなくなり、引続いてこのビデオ信号をテ
レビジョンスクリーン上に表示するためのアナログビデ
オ信号に変換することができる。

１９８５年８月２９日に東京で開催された会合“テクニ
カル・グループ・オン・ビデオ・レコーディング・オブ
・アイ・ティ・イー・ジエー（Ｔｅｃｈｎｉｃａｌ　ｇ
ｒｏｕｐ　ｏｎ　ｖｉｄｅｏ　ｒｅｃｏｒｃｌｉｎｇ　
ｏｆ　ＩＴＥＪ）”で配布された論文“アン・アナログ
・セグメントΦレコーディング・システム−フォー・ホ
ーム噛ユース・ミューズ・ブイ・ティー・アール（Ａｎ
Ａｎａｌｏｇ　Ｓｅｇｍｅｎｔ　Ｒｅｃｏｒｄｉｎｇ；
　Ｓｙｓｔｅｍ　ｆｏｒ　Ｈｏｍｅ　Ｕｓｅ！、ＩＵＳ
Ｅ　ＶＴＲ）　”　（、？　−’７　シ氏等著）ニハ、
ｉＥ　気信号、例えばビデオ信号からサンプリングレー
トを導出する装置が開示されており、この装置は電気信
号を受ける入力端子を有し、この入力端子は同期信号分
離器の入力端に結合され、この同期信号分離器は、その
入力端に供給された前記の電気信号から同期信号を取出
しこの同期信号を位相ロックループの位相比較器の第１
入力端に結合されたこの同期信号分離器の出力端に生せ
しめるように構成されており、サンプリングレート導出
装置は更に前記の位相比較器の出力端に結合された入力
端を有する電圧制御発振器を具えており、この電圧制御
発振器の出力端は、可変のサンプリングレートを生じる
サンプリングレート導出装置の出力端子と、カウンタを
有する分周器の入力端とに結合され、この分周器の出力
端は前記の位相比較器の第２入力端に結合されている。

（発明が解決しようとする課題） 上述した既知の装置によって発生されるサンプリングレ
ートは妨害に可成り感応しやすい。本発明の目的は、時
間軸誤差に応じて可変のサンプリングレート周波数及び
読込み周波数を発生するも妨害に感応しにくいサンプリ
ングレート導出装置を提供せんとするにある。

（課題を解決するだめの手段） 本発明は、ビデオ信号のような電気信号を受ける入力端
子を有し、この電気信号からサンプリングレートを導出
するサンプリングレート導出装置であって、前記の入力
端子は同期信号分離器の入刃端に結合され、この同期信
号分離器は、その入力端に供給された前記の電気信号か
ら同期信号を取出しこの同期信号を位相ロックループの
位相比較器の第１入力端に結合されたこの同期信号分離
器の出力端に生せしめるように構成されており、サンプ
リングレート導出装置は更に前記の位相比較器の出力端
に結合された入力端を有する電圧制御発振器を具えてお
り、この電圧制御発振器の出力端は、可変のサンプリン
グレートを生じるサンプリング導出装置の出力端子と、
カウンタを有する分周器の入力端とに結合され、この分
周器の出力端は前記の位相比較器の第２入力端に結合さ
れている当該サンプリングレート導出装置において、こ
のサンプリングレート導出装置が更に、前記の同期信号
分離器の出力端に結合された第１入力端と、ヘッド切換
え信号を受ける第２入力端と、制御信号を生じる出力端
とを有するゲート回路を具えており、このゲート回路の
出力端が前記の分周器の制御信号入力端に結合され、こ
のゲート回路は、ヘッド切換え後の第１の瞬時に制御信
号を発生し、この制御信号をヘッド切換え後のｎ番目の
同期信号を検出する第２の瞬時まで保持するように構成
され、前記の分周器は、前記の制御信号に応答して前記
のカウンタの計数値を特定値にセットするとともに前記
のカウンタを前記の第２の瞬時に分周を行うエネーブル
状態にするように構成されていることを特徴とする。

前記の分周器は制御信号による制御の下で出力信号を抑
止するようにするのが好ましい。

本発明は、既知の装置の動作はビデオレコーダにおける
読取り処理中にヘッド切換えにより妨害を受けるという
事実の認識を基に成したものである。ヘッド切換え中位
相飛越し、従って（可成り大きな）時間誤差が記録担体
から読取られた信号中に生じ、これらの時間誤差が装置
中の位相ロックループの動作に妨害を及ぼす。本発明の
目的は、位相ロックループがヘッド切換えの結果として
ビデオ信号中に生じる位相妨害に応答しないようにする
ことにある。この目的は、本発明の手段によって、すな
わち、ヘッド切換え中でこのヘッド切換え後のｎ番目の
同期信号、好ましくは第１同期信号を検出した後分周器
の出力信号を抑止し、前記の位相比較器がヘッド切換え
前とほぼ同じ位相誤差を再び測定するように前記の分周
器をプリセットすることにより達成される。この場合位
相ロックループは（ライン）同期信号に直接ロックし、
前記の信号中の時間軸誤差を再び正しく追従しうるとと
もに対応するサンプリングレート及び読込み周波数を生
じろるようになり、且つこの位相ロックループはヘッド
切換えにより生じる妨害に応答しないようになる。

前記の同期信号分離器と前記の位相比較器の入力端との
間には遅延ユニットを配置しうる。このようにすること
により、位相ロックループがヘッド切換え後、より一層
急速にロックインするようになる。この場合この遅延ユ
ニットにより生ぜしめる遅延をゲート回路及び分周器に
より生ぜしめられる遅延にほぼ等しくする必要がある。

遅延ユニットがないと、ゲート回路及び分周器によって
生ぜしめられる遅延により、位相比較器が第１同期信号
を受けると直ちに正しい位相誤差を測定するように分周
器中のカウンタの計数値をセットすることを妨げる。こ
のセットは遅延ユニットを加えることにより可能となる
。

（実施例） 以下図面につき説明するに、第１図は本発明による装置
を用いた時間軸補正回路を線図的に示す。

回転ヘッドドラム（図示せず）上に径方向で互いに対向
して配置した２つのヘッドに、及びに２は磁気記録担体
く図示せず）の長手方向に対し傾斜したトラック（図示
せず）からビデオ信号を読取る。

この目的のために、記録担体を１８０°よりもわずかに
大きな巻きつけ角でヘッドドラムに巻きつける。ヘッド
に１はトラックからビデオ信号を読取り、このビデオ信
号を上側位置にあるスイッチＳを経てアナログ−デジタ
ル（Ａ−Ｄ）変換器１に供給する。次に、ヘッドに２に
よりビデオ信号が次のトラックから読取られる。この場
合スイッチＳが下側位置となり、このビデオ信号もＡ−
Ｄ変換器１に供給される。記録担体から読取られるビデ
オ信号は例えば記録担体の輸送中の取扱いの不備や記録
担体の伸縮によって時間誤差を呈するおそれがある。

第１図に示す回路はこれらの時間誤差を補正する作用を
する。この目的のために、ビデオ信号をＡ−Ｄ変換器１
においてサンプリングし、デジタル化する。サンプリン
グレートは周波数ｆｓ′により決まる。サンプルはこの
サンプリングレートに等しい周波数でメモリ２内に読込
まれる。この目的のために前記のサンプリングレートが
Ａ−Ｄ変換器１０入力端３及びメモリ２の入力端４に与
えられる。周波数ｆＳ′は可変である。周波数ｆ％の変
化分はビデオ信号中の時間誤差により与えられる。実際
、周波数ｆ５′はこれらの時間誤差を追従する。この目
的のために、周波数ｆ。

を、時間誤差を呈するビデオ信号から取出す。この周波
数ｆ、′は後に説明する符号５．６及び７を付した素子
によって得る。

可変周波数ｆｓ’によりメモリ２内に読込まれたサンプ
ルは固定周波数ｆｓで続出される。この目的のために、
第１図の回路は発振器８を有し、この発振器８が固定周
波数ｆｓを発生しこの周波数をメモリ２の入力端９に供
給する。メモリ２はＦＩＦＯ（先入れ先出し）の形態の
シフトレジスタとして構成でき、この場合周波数ｆ、／
が読込みレートを表わし、周波数ｆｓが読出しレートを
表わす。メモリ２から読出されたサンプルはデジタル−
アナログ（Ｄ−Ａ）変換器１０に供給され、この変換器
がデジタルサンプルをアナログ信号に変換し、このアナ
ログ信号が出力端子１１に供給される。この端子１１に
おける信号には時間誤差がない。

可変周波数ｆｓ’は実際には符号５を付した本発明によ
るサンプリングレート導出装置内で発生される。

第３図はこの装置の一実施例を示す。ビデオ信号は入力
端子１５に供給される。このビデオ信号は順次のライン
Ｌ（第２図参照）を有し、各ラインは１つのライン同期
信号（すなわちラインパルス）１６と、１７で線図的に
示すバーストと、１８で線図的に示す色度及び輝度情報
とを有する。

入力端子１５は同期信号分離器２０の入力端に結合され
、この同期信号分離器が、同期信号（ラインパルス）１
６をビデオ信号から分離させ、前記の同期信号をその出
力端２１に生せしめる。この出力端２１は単安定（ワン
ショット）マルチバイブレーク２２を経て位相比較器２
５の一方の入力端２４に結合されており、この位相比較
器はサンプル−ホールド位相比較器として構成され、位
相ロックループ２３の一部を構成する。このような位相
比較器の一例は第９図に示されており、後に詳細に説明
する。

出力端２１はゲート回路２６の一方の入力端、すなわち
Ｓ−Ｒ（セット−リセット）フリップフロップのリセッ
ト入力端にも結合されている。位相比較器２５の出力端
２７は電圧制御発振器２８を経て出力端子２９及び分周
器３１の入力端３０に結合されている。

分周器３１の出力端３２は位相比較器２５の他方の入力
端３３に結合されている。

第３図の装置の追加の入力端子３５はゲート回路２６の
他方の入力端、すなわちセット入力端に結合されている
。このゲート回路の出力端３６は分周器３１の制御信号
入力端３７に結合されている。

第３図に示す装置の動作を以下に、信号波形を示す第２
，５及び６図につき説明する。

同期信号分離器２０はその入力端に供給されるビデオ信
号から同期信号（ラインパルス）１６を抽出し、これら
同期信号をその出力端２１に生せしめる。

これらのラインパルスは第５図ら）に矢印として線図的
に示しである。単安定マルチバイブレーク２２はこれら
のラインパルスを例えば５０％のデコーティーサイクル
を有する方形波信号（第５図（Ｃ）参照）に変換する。

ラインパルスの周波数、従って方形波信号の周波数はｆ
Ｈとする。この周波数［Ｈはビデオ信号中の時間軸誤差
を考慮しである程度変化する。

位相ロックループ２３は出力端２９に周波数Ｎ’Ｌ＋の
方形波信号を発生する。分周器３１はこの周波数をＮで
割る為、周波数がｆｌＩでデユーティ−サイクルが例え
ば５０％の方形波（第５図（ｄ）参照）が出力端３２に
再び得られる。

第５図（Ｃ）及び（ｄ）に示す信号のデユーティ−サイ
クルは必ずしも互いに等しくする必要はない。しかし、
これら２つの信号のデニーテイーサイクルの和が１００
％　となるようにするのが好ましい。

例えば、第５図（Ｃ）の信号のデユーティ−サイクルが
２５％である場合、第５図（６）の信号のデニーテイー
サイクルは７５％とするのが好ましい。

入力端子３５にはヘッド切換えパルス（第５図（ａ）参
照）が供給される。これらのヘッド切換えパルスによる
制御の下でスイッチＳが他の位置に切換わる。

瞬時ｔ１におけるヘッド切換えの結果、Ｔだけ遅延した
同期信号（第５図ら）参照）が位相ロックループ２３に
供給される。従ってこの瞬時ｔ、で制御信号を発生させ
、フリップフロップ２６をセットする。

これによりこのフリップフロップの出力が“高″レベル
となる（第５図（ｅ）参照）。分周器３１の制御信号入
力端子３７に供給されるこの“高″レベルの制御信号に
よる制御の下で、分周器３１の出力信号が抑止される。

このことは、分周器の出力信号が°′高′°レベルにあ
る場合にこの出力信号を“低′。

レベルにしく第６図（ｄ）参照）、この出力信号が“低
”レベルにある場合に、この出力信号を“低”レベルに
維持する（第５図（６）参照）ことを意味する。

上記のヘッド切換え後の瞬時ｔ２にふける次のラインパ
ルスによる制御の下でフリップフロップ２６がリセット
され、これによりこのフリップフロップの出力信号を低
レベルとする（第５図（ｅ）参照）。

従って分周器３１の出力がエネーブルされる。

分周器３１の上述した説明から明らかなように、この分
周器はカウンタを有する。制御信号の発生中のある所定
の瞬時で、例えば瞬時ｔ１でこのカウンタを特定の計数
値に設定する必要がある。制御信号が消滅する瞬時ｔ２
後、カウンタは自由に計数する。このことは、分周器３
１が上述した特定構成となっている為に、ヘッド切換え
が行われた後の第２ラインパルスが現れる瞬時、すなわ
ち瞬時ｔ。

まで分周器３１が方形波を再び発生しないということを
意味する。この瞬時から位相ロックループが第５図（Ｃ
）の入力信号に再びロックする。

第４図は分周器３１の一例を示す。この分周器はカウン
タ４０を有し、このカウンタはその入力端４１に供給さ
れるパルスによる制御の下でカウント・アップ或いはカ
ウント・ダウンする。従って、ｎビットの連続数が出力
端４２に現われ、アップ・カウントの場合にはこのカウ
ンタは０００−−−００　（１０進数Ｏ）から１１１−
−−１１　（１０進数２”−１）までカウントし、その
後ｏｏｏ−−−ｏｏでカウントを再開する。ここで、Ｎ
＝２”であるものとする（しかし必ずしもこのようにす
る必要はない）。カウンタの出力端４２における出力は
２つの検出器４３及び４４の入力端に供給される。これ
ら２つの検出器は２つの計数値、例えば計数値０００−
００　（１０進値″０”′）及び１００００（１０進値
”Ｎ／２”）を通す。１０進値で′０″′が計数された
場合、例えば検出器４３がセット−リセットフリップフ
ロップ４５をセットせしめるパルスを生じる。この場合
出力端３２が゛′高″レベルとなる。

計数値が１０進値で”Ｎ／２”である場合、検出器４４
がフリップフロップ４５をリセットするパルスを生じる
。この場合出力端３２が“低′″レベルとなる。このよ
うにして除数Ｎによる分周が達成される。

この場合、ゲート回路２６から生じる制御信号が検出器
４４とフリップフロップ４５との間に配置されたＯＲゲ
ート４６０入力端に供給される。このことは、瞬時ｔ１
における制御信号の立上り縁でフリップフロップがリセ
ットされるということを意味する。

この場合、出力端３２が“高″レベルにある場合この出
力端３２が″低′”レベルとなり、この出力端３２が既
に“低″レベルにある場合にはこの出力端が゛低″レベ
ルを維持する。

更に、第４図に示す分周器の特定構造の為に、入力端３
０へのパルスＮｆｈの供給は制御信号が現われる瞬時に
抑止する必要がある。この点は、方の入力端に入力端３
０が接続され他方の入力端にインバータ４８で反転され
た制御信号が供給されるＡＮＤゲート４７によって達成
される。従って、カウンタ４０は最早や瞬時１．から計
数しない。制御信号はカウンタのローディング入力端５
５にも供給される。制御信号の立下り縁で、すなわち瞬
時ｔ２で、カウンタの入力端５０に供給されている数ａ
。−−−ａ。

がカウンタ４０内にローディングされ、その後にカウン
タが計数を再開しろる。回路中の種々の遅延の為に、こ
の瞬時ｔ２には計数値を１０進値０にセットできずに１
０進値１又は２又は他の値にセットされる。このことは
、出力信号がカウンタの第１サイクル中低レベルに維持
され、カウンタはヘッド切換え後第２ラインパルスが生
じる瞬時、すなわち１＝１３となる瞬時までの最初の間
ＩＯ進値０の計数値に達せず、従ってこの瞬時までフリ
ップフロップ４５をセットして出力端３２を“高”レベ
ルにすることができないということを意味する。カウン
タ４０は１＝１．及びｔ＝ｔ２間の期間中計数を停止す
る為、計数値ａＱ−−−ａ、をこの期間中の他の瞬時に
カウンタ４０内にローディングすることもできる。

第６図は他の波形例であり、上述した装置の動作の説明
を用いてこの第６図の信号を容易に取出しうる為、その
詳細な説明は省略する。この第６図の場合、第５図との
唯一の相違は、位相ロックループ２３に対する入力信号
が、ヘッド切換えが生じる瞬時に高レベルにあるという
ことである。

第７図は第３図の装置の一部を示す。この場合の第３図
との唯一の相違は単安定マルチバイブレータ２２と位相
比較器２５との間に追加の遅延ユニット５５が配置され
、Ｔ′の追加の遅延を生せしめるようにした点である。

第８図は第７図に示す装置における種々の信号波形を示
す。この第８図から明らかなように、位相ロックループ
２３の入力信号（第８図（Ｃ）参照）はライン同期信号
に対して期間Ｔ′だけ遅延されている。ヘッド切換え後
の第１ラインパルスが現わはＮ−２の値にセットされる
。これによりカウンタが計数し始め、１０進値０の計数
値が最初に検出されると、分周器の出力端３２における
出力信号を再び“高”レベルにする。しかしこの場合、
この点は、ヘッド切換え後の第１方形波（第８図（Ｃ）
参照）が位相ロックループに供給される瞬時に既に行わ
れている。従って、ロックインが一層急速に進行される
こと明らかである。また、カウンタのセツティングは第
８図（６）に示す信号中の第１方形波が第８図（ｅ）に
示す信号に対しヘッド切換え前と同じ関係にあるように
選択されること明らかである。

従って、第３図又は第７図に示す装置により、ビデオ信
号の時間軸誤差を追従するもヘッド切換えにより生じる
妨害に応答しない可変周波数ＮｆＨを得ることができる
。

第１図における素子６及び７は装置５により供給される
周波数ＮｒＨから周波数ｆｓ’を取出す追加の制御手段
を構成する。装置５の出力信号は可変遅延線６に供給さ
れる。この遅延線６は、制御信号発生器７からこの遅延
線６の制御信号入力端６０に供給される制御信号による
制御の下で可変としうる遅延を行いうる。この追加の制
御は、ラインパルス１６（第２図参照）の立上り或いは
立下り縁が生じる瞬時を、電気信号中の雑音の為に必ず
しも適切な精度で検出できない為に必要としうる。

この場合、遅延線６に対する制御信号はバースト１７を
測定することにより取出すことができる。バーストは例
えば、記録に際し、Ｄ−Ａ変換器で用いられるサンプリ
ングレートと一定関係にある周波数の１０周期分を有す
る。このバーストの多数のサンプルを取ることにより、
実際のサンプリング瞬時と所望のサンプリング瞬時との
間の位相差の目安となる制御信号を取出すことができる
。遅延時間を補正するようにこの遅延線６を設定するこ
とにより、この位相差を補償することができ、サンプリ
ング瞬時が実際に所望瞬時に生じるようになる。この制
御システムは本発明の範囲外である為、その更に詳細な
説明は省略する。更に、この制御システム自体は既知で
あることを銘記すべきである。

第９図は、第３図の位相比較器２５の一例を示す。

この位相比較器は４個のスイッチ６０〜６３と、サンプ
リング用キャパシタ６４と、ホールド用キャパシタ６５
と、増幅段６６とを有している。信号（Ｃ）及び（ｄ）
は第１入力端２４及び第２入力端３３にそれぞれ供給さ
れる（第３図参照）。これら信号（Ｃ）及び（ｄ）は実
際にはスイッチ６０〜６３を制御する制御信号である。

スイッチ６０は、信号（Ｃ）が“高”レベルすなわち論
理値“１”であり信号（６）が“低″レベルすなわち論
理値“０”である場合に閉成する。他のすべての場合こ
のスイッチ６０は開放する。スイッチ６１は信号（Ｃ）
が“低”レベルすなわち論理値“０“であり信号（ｄ）
が論理値パ０”である場合に閉成する。他のすべての場
合にはこのスイッチ６１は開放する。スイッチ６２は信
号（Ｃ）及び（イ）の双方が論理値“１″である場合に
閉成し、他のすべての場合に開放する。スイッチ６３は
、信号（Ｃ）が論理値“０”で信号（６）が論理値″１
”の場合に閉成し、他のすべての場合に開放する。

スイッチ６０が閉成されると、点６７が点６８に現われ
る正電圧（＋）に充電される。スイッチ６３が閉成され
ると、この点６７は点６９に現われる負電圧（−）に充
電される。スイッチ６１が閉成される場合には、この点
６７は点７０に現われる電圧Ｖｒｅｆに充電される。こ
の電圧Ｌｓｆは例えば零ボルトとすることができる。ス
イッチ６２が閉成される場合には、ホールド用キャパシ
タ６５が点６７における電圧に充電されスイッチ６２が
再び開放された後でもこの電圧を保持（ホールド）する
。

本発明は上述した例のみに限定されず、幾多の変更を加
えうろこと明らかである。すなわち本発明は、本発明に
関連しない点で上述した例とは相違させた例にも適用し
ろる。例えば、入力端子１５に供給される人力信号は必
ずしもビデオ信号とする必要はなく、関連の同期信号を
有するオーディオ信号とすることもできる。

【図面の簡単な説明】

第１図は、本発明によるサンプリングレート導出装置を
用いた時間軸補正回路を示すブロック線図、 第２図は、ビデオ信号を示す線図、 第３図は、本発明によるサンプリングレート導出装置の
一例を示すブロック線図、 第４図は、第３図に示す装置に用いる分周器の一例を示
す回路図、 第５図（ａ）〜（ｅ）及び第６図（ａ）〜（ｅ）は、２
つの異なるヘッド切換え状態に対して第３図の装置にお
ける種々の点に生じうる信号波ルを示す線図、第７図は
、同期信号分離器と位相比較器との間に追加の遅延ユニ
ットを設けた第３図の装置の変形例を示すブｒ＋　ツク
線図、 第８図は、第７ｒｌ！Ｊの装置の種々の点に生じうる信
号波形を示す線図、 第９図は、本発明による装置に用いる位相比較器の一例
を示す回路図である。 １・・・アナログ−デジタル（Ａ−Ｄ）変換器２・・・
メモリ ５・・・サンプリングレート導出装置 ６・・・可変遅延線　　　　７・・・制御信号発生器８
・・・発振器 １０・・・デジタル−アナログ（Ｄ−Ａ、）変換器２０
・・・同期信号分離器 ２２・・・単安定マルチパイプレーク

Claims (1)

1. 【特許請求の範囲】 １、ビデオ信号のような電気信号を受ける入力端子を有
   し、この電気信号からサンプリングレートを導出するサ
   ンプリングレート導出装置であって、前記の入力端子は
   同期信号分離器の入力端に結合され、この同期信号分離
   器は、その入力端に供給された前記の電気信号から同期
   信号を取出しこの同期信号を位相ロックループの位相比
   較器の第１入力端に結合されたこの同期信号分離器の出
   力端に生ぜしめるように構成されており、サンプリング
   レート導出装置は更に前記の位相比較器の出力端に結合
   された入力端を有する電圧制御発振器を具えており、こ
   の電圧制御発振器の出力端は、可変のサンプリングレー
   トを生じるサンプリングレート導出装置の出力端子と、
   カウンタを有する分周器の入力端とに結合され、この分
   周器の出力端は前記の位相比較器の第２入力端に結合さ
   れている当該サンプリングレート導出装置において、こ
   のサンプリングレート導出装置が更に、前記の同期信号
   分離器の出力端に結合された第１入力端と、ヘッド切換
   え信号を受ける第２入力端と、制御信号を生じる出力端
   とを有するゲート回路を具えており、このゲート回路の
   出力端が前記の分周器の制御信号入力端に結合され、こ
   のゲート回路は、ヘッド切換え後の第１の瞬時に制御信
   号を発生し、この制御信号をヘッド切換え後のｎ番目の
   同期信号を検出する第２の瞬時まで保持するように構成
   され、前記の分周器は、前記の制御信号に応答して前記
   のカウンタの計数値を特定値にセットするとともに前記
   のカウンタを前記の第２の瞬時に分周を行うエネーブル
   状態にするように構成されていることを特徴とするサン
   プリングレート導出装置。 ２、請求項１に記載のサンプリングレート導出装置にお
   いて、前記の分周器は前記の制御信号に応答して出力信
   号を抑止するようになっていることを特徴とするサンプ
   リングレート導出装置。 ３、請求項１又は２に記載のサンプリングレート導出装
   置において、前記のゲート回路はヘッド切換え後の第１
   同期信号を検出するまで前記の制御信号を保持するよう
   になっていることを特徴とするサンプリングレート導出
   装置。 ４、請求項１〜３のいずれか一項に記載のサンプリング
   レート導出装置において、前記の同期信号分離器の出力
   端と前記の位相比較器の入力端との間に遅延ユニットが
   配置されていることを特徴とするサンプリングレート導
   出装置。