KR0141126B1

KR0141126B1 - 디지탈 기록재생시스템에 있어서 코드변환제어장치 및 방법

Info

Publication number: KR0141126B1
Application number: KR1019920015773A
Authority: KR
Inventors: 김병수
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1992-08-31
Filing date: 1992-08-31
Publication date: 1998-07-15
Also published as: US5371771A; EP0586228A2; CN1042271C; CN1088341A; JPH06208766A; KR940004608A; RU2145447C1; DE69323456D1; EP0586228A3; DE69323456T2; EP0586228B1

Abstract

코드변환제어장치 및 방법은 디지탈 기록재생시스템에 있어서 DC레벨의 변동을 작게 해주기 위하여 정보어에 대해 이미 설정되어 있는 복수의 코드워드중 전 코드워드의 직류값에 의하여 최적의 코드워드가 선택되도록 코드변환을 제어하기 위한 것이다. 이를 위하여 정보어에 해당되는 복수의 코드워드중 코드워드의 직류값(CDS)이 양(+)인 코드워드를 저장하기 위한 제1저장수단; 코드워드중 직류값이 음(-)인 코드워드를 저장하기 위한 제2저장수단; 제1저장수단 또는 제2저장수단에서 출력되는 신호를 직렬 데이터의 형태로 변화하여 출력하기 위한 직병렬변환수단; 제1저장수단 또는 제2저장수단에서 출력되는 신호에 대하여 직병렬변환수단으로 인가되는 신호를 선택하기 위한 선택수단; 직병렬변환수단에서 출력된 신호에 의하여 현재 출력되는 코드워드의 직류값을 계산하고 상기 정보어의 다음 순서로 인가되는 정보에 해당되는 복수의 코드워드중 직병렬변환수단으로 출력하고자 하는 신호를 선택하는 제어신호를 선택수단으로 출력하기 위한 직류값계산수단을 포함하도록 구성된다.

Description

디지탈 기록재생시스템에 있어서 코드변환제어장치 및 방법

제1도는 코드워드 디지탈 합 (CDS, Codeword Digital Sum)의 개념도.

제2도는 인가되는 정보어에 대한 일예와 그에 대한 CDS값을 나타낸 도표.

제3도는 정보어에 대한 CDS의 값에 대응하는 직류값(DSV, Digital Sum Varlation)의 개념도.

제4도는 본 발명에 따른 코드변환제어장치의 블럭도.

제5도는 제4도에 도시된 CDS계산회로의 내부블럭도.

제6도는 제5도에 도시된 블럭도에 대한 구체적인 회로도의일 실시예.

제7a∼k도는 제6도의 회로도의 각 부분의 출력파형도.

제8도는 제5도에 도시된 블럭도에 대한 구체적인 회로도의 다른 실시예.

제9도는 제8도의 회로도의 각 부분의 출력파형도.

제10도는 본 발명에 따른 코드변환제어장치의 다른 실시예.

제11도는 제10도에서 이루어지는 CDS의 예를 나타낸 도표.

*도면의 주요부분에 대한 부호의 설명

10:제1특업테이블 20:제2특업테이블

30:제1래치 40:제2래치

50:제3래치 60:직병렬변환부

70:CDS계산회로 71:로드펄스발생기

72:카운팅수단 73:제4래치

74:CDS=0검출기 75:제5래치

76:비교기

본 발명은 디지탈 기록재생시스템의 채널코딩(Channel Coding)방식에 있어서 코드변환제어장치 및 방법에 관한 것으로, 특히 인가되는 정보어에 대한 코드워드의 직류값의 변동이 최소가 되도록 코드변환을 제어하기 위한 코드변환제어장치 및 방법에 관한 것이다.

일반적으로 디지탈 기록재생시스템은 인가되는 정보에 대한 기록 및 재생을 하기 위하여 비디오헤드 및 테이프 그리고 로터리트랜스(Rotary Trans.)에 기인하는 다음과 같은 문제점을 해결하여야만 한다. 즉, 1) 로터리 트랜스는 직류를 통과시키지 못하므로 직류는 기록재생이 불가능하고, 2) 비디오헤드 및 테이프는 일정 주파수 이상의 고주파일 때 각종 손실에 의해 녹화 및 재생이 불가능하므로 최단 런랭스 (Run-length, Tmin)의 값이 커야 하며, 3) 자기녹재계는 저주파에 대해 6dB/oct 특성을 나타내므로 저주파는 기록이 불가능하므로 최장 런랭스(Tmax)가 작아야 하며, 4) 상기 2), 3)항에 따라 기록 및 재생되는 주파수대역폭이 일정 주파대역이내로 좁아야 하므로 최장런랭스대 최단런랭스(Tmax/Tmin)의 비가 작아야 하고, 5) 재생시 등화기(Equalizer) 설계 및 비선형(Non-linear) 왜곡방지 (히스테리시스곡선의 선형영역벗어남을 방지)를 위하여 DC레벨의 변동이 작아야만 한다.

따라서 본 발명의 목적은 디지탈 기록재생시스템에 있어서 상술한 문제점중 DC레벨의 변동을 작게 해주기 위하여 정보어에 대해 이미 설정되어 있는 복수의 코드워드중 전 코드워드의 직류값에 의하여 최적의 코드워드가 선택되도록 코드변환을 제어하기 위한 코드변환제어장치 및 방법을 제공함에 있다.

상기 목적을 달성하기 위하여 본 발명은 디지탈 기록재생시스템에서 소정의 단위로 인가되는 정보어에 복수의 코드워드(부호어)를 매핑시키고 기록재생에 적절한 코드워드를 선택할 수 있도록 코드변환을 제어하기 위한 코드변환제어장치에 있어서; 상기 정보어에 해당되는 상기 복수의 코드워드중 상기 코드워드의 직류값(CDS)이 양(+)인 코드워드를 저장하기 위한 제1저장수단; 상기 코드워드중 상기 직류값이 음(-)인 코드워드를 저장하기 위한 제2저장수단; 상기 제1저장수단 또는 제2저장수단에서 출력되는 신호를 직렬 데이터의 형태로 변화하여 출력하기 위한 직병렬변환수단; 상기 제1저장수단 또는 제2저장수단에서 출력되는 신호에 대하여 상기 직병렬변환수단으로 인가되는 신호를 선택하기 위한 선택수단; 상기 직병렬변환수단으로 인가되는 신호를 선택하기 위한 선택수단; 상기 직병렬변환수단에서 출력된 신호에 의하여 현재 출력되는 코드워드의 상기 직류값을 계산하고 상기 정보어의 다음 순서로 인가되는 정보에 해당되는 상기 복수의 코드워드중 상기 직병렬변환수단으로 출력하고자 하는 신호를 선택하는 제어신호를 상기 선택수단으로 출력하기 위한 직류값계산수단을 포함함을 특징으로 한다.

상기 목적을 달성하기 위하여 본 발명은 상기와 같은 수단들을 구비한 디지탈 기록재생시스템에서 소정의 단위로 인가되는 정보어에 복수의 코드워드(부호어)를 매핑시키고 기록재생에 적절한 코드워드를 선택할 수 있도록 코드변환을 제어하기 위한 코드변환제어방법에 있어서; 상기 직병렬변환수단에서 출력된 신호에 의하여 현재 출력되는 코드워드의 상기 직류값을 계산하기 위한 직류값계산과정; 상기 직류값계산과정에 의하여 계산된 직류값이 소정의 기준값보다 큰지 작은지를 검출하기 위한 크기검출과정; 상기 크기검출과정에서 검출된 결과가 현재 처리된 정보어의 상기 직류값이 크다고 검출되면, 상기 코드워드에 '1'의 숫자가 많은 것으로 판단하여 다음 정보어의 상기 코드워드는 음의 코드워드를 선택하도록 상기 선택수단을 제어하기 위한 제1선택제어과정; 상기 검출과정에서 현재 처리된 정보어의 상기 코드워드의 상기 직류값이 상기 소정의 기준값보다 작다고 검출되면, 상기 코드워드에 '0'의 숫자가 많은 것으로 판단하고 다음의 정보어의 상기 코드워드는 양의 코드워드로 선택하도록 상기 선택수단을 제어하기 위한 제2선택제어과정을 포함함을 특징으로 한다.

이어서 첨부된 도면을 참조하여 상세히 설명하기로 한다.

제1도는 CDS (Code Digital Sum)의 개념도로서, 코드워드가 '0'비트일 때에는 '-1'의 값으로, '1'비트일 때에는 '+1'의 값으로 계산하여 하나의 정보어에 대한 코드워드의 DC값을 계산한다. 제1도의 경우는 '01001'의 코드워드(다른 말로 부호어라고도 한다.)를 예로 들어 상술한 계산 원리를 적용한 것으로, 여기서 CDS의 값은 '-1'이 된다.

제2도는 하나의 블럭단위로 인가되는 정보어를 일정한 규칙에 따라 부호어로 바꾸어 주는 채널코딩방시　에 의한 것으로, 상기 정보어에 매핑하고자 하는 코드워드의 일예를 나타낸 것이다. 여기서는 하나의 블럭단위를 4비트로 한 경우를 예로 들었으나 일반적으로 8비트로 이루어진다. 또한 매핑하고자 하는 코드워드도 5비트로 예를 들었으나 10비트나 14비트인 경우가 대부분이다. 이와 같은 비트조건에 대한 대표적인 코딩방법이 EFM (Eight to Forteen Modulation)변조이다. 정보어에 대한 코드워드는 미리 정해진 값에 의하는 것으로, 2개 혹은 그 이상의 부호어로 표현될 수 있으나 여기서는 서로 반전되는 특성을 갖는 2개의 코드워드를 적용한 것으로, 이중 DC값이 0에 거의 근접하게 되는 코드워드를 선택하여 출력시킨다.

즉 '0000'의 정보어에 대하여 매핑시킬수 있는 부호어는 '00000'와 '11111'이 되나 이들중 하나가 선택되어 해당되는 정보어의 코드워드로 출력된다. 그러나 상술한 정보어가 처음에 인가된 것이면 상술한 두 코드워드중 어느 것을 선택해도 큰 문제는 없다. 만약 제3도에 도시된 바와 같이 CDS의 값이 '-5'인 코드워드를 선택하였다면, 현재 선택된 코드워드에 '0'이 '1'보다 숫자적으로 많다는 것이므로 다음 정보어에 대한 코드워드를 '0'의 숫자가 적은 것을 선택하도록 제어하게 된다. 따라서 다음의 정보어인 '0001'에 대한 코드워드는 '00001'과 '11110'중 CDS의 값이 '+3'인 '11110'를 선택하게 되는 것이다. 이와 같은 코드워드의 선택은 후술할 회로도를 통해 좀더 상세히 설명하기로 한다.

제3도는 제2도와 같이 정보어에 대한 코드워드가 설정될 경우 DC레벨을 고려한 코드워드와 그 DSV의 값을 나타낸 것으로, DSV (Digital Sum Variation)는 연속하여 들어오는 코드워드의 CDS를 계속 더하여 나갈 때 임의의 순간에서의 DC값이다.

제4도는 본 발명에 따른 코드변환제어장치의 블럭도로서, 구성은 다음과 같다.

제4도에 있어서, 코드변환을 위한 정보어에 해당되는 부(-)의 코드워드를 독출하기 위한 제1룩업테이블(10)과, 상기 제1룩업테이블(10)에 인가되는 정보어에 해당되는 양(+)의 코드워드를 독출하기 위한 제2룩업테이블(20)과, 제1룩업테이블(10)의 출력신호에 대하여 제2룩업테이블(20)에서 출력되는 신호와 동기를 맞추기 위한 제1래치(30)와, 제1래치(30)와 마찬가지로 제2룩업테이블(20)에서 출력되는 신호를 입력신호로 하여 제1룩업테이블(10)에서 출력되는 신호에 대하여 동기를 맞추기 위한 제2래치(40)와, 제1래치(30) 및 제2래치(40)에서 출력되는 신호를 선택적으로 출력하기 위한 선택수단(SW1)과, 선택수단(SW1)에서 출력되는 신호를 상술한 래치(30, 40)와 같이 일시 저장한 뒤 출력하기 위한 제3래치(50)와, 제3래치(50)에서 출력되는 병렬데이터를 입력신호로 하여 직렬 데이터로 변환하기 위한 직병렬변환부(60)와, 직병렬변환부(60)에서 출력되는 직렬 데이터를 입력신호로 하여 CDS의 값을 계산하고 그 계산결과에 의하여 상술한 선택수단(SW1)의 동작을 제어하는 신호를 출력하기 위한 CDS계산회로(70)로 이루어진다. 여기서 제1∼3래치(30, 40, 50)는 마스터 클럭신호인 CLK1을 14분주한 클럭신호(CLK2)에 의해 동기되고, 직병렬변환부(60)는 마스터클럭(CLK1)을 클럭신호로 하고 후술할 로드펄스발생기(71)에서 출력되는 로드펄스에 의하여 로드된다.

제5도는 제4도의 CDS계산회로(70)를 좀더 구체화한 블럭도로서, 마스터 클럭신호(CLK1)를 입력신호 하여 로드펄스를 발생하기 위한 로드펄스발생기(71)와, 마스터 클럭신호(CLK1)를 입력신호로 하고 로드펄스발생기(71)의 출력신호를 제어신호로 하는 카운팅수단(72)과, 카운팅수단(72)의 출력신호를 상술한 제4도의 래치들 (30, 40, 50)과 같이 일시적으로 저장하기 위한 제4래치(73)와, 제4래치(73)에서 출력되는 신호를 입력신호로 하는 제5래치(75)와, 제4래치(73)에서 출력되는 신호를 입력신호로 하여 CDS의 값이 0인지를 검출하고 그 결과값을 제5래치(75)로 출력하기 위한 CDS=0 검출기(74)와, 제5래치(75)에서 출력되는 신호를 일측 입력신호로 하여 소정의 기준값과 비교하여 CDS계산결과값을 선택수단(SW1)으로 출력하기 위한 비교기(76)로 이루어진다.

여기서 카운팅수단(72)는 소정의 기준값을 발생하기 위한 기준신호 발생기(722)와, 제4도의 직병렬변환부(60)에서 출력되는 신호에 의하여 업/다운되고 로드펄스발생기(71)로 부터 출력되는 신호에 의하여 기준신호 발생기(722)에서 출력되는 신호를 로드하고 마스터 클럭신호(CLK1)를 카운트하기 위한 카운터(721)로 이루어진다. 또한 상술한 비교기(76)의 기준전압은 상술한 기준신호 발생기(722)의 출력값으로 한다.

제6도는 제5도와 같이 구성된 CDS계산회로에 대한 구체적인 일실시예로서, 로드펄스발생기(71)는 마스터 클럭신호(CLK1)를 클럭단의 입력신호로 하고 RCO의 출력신호를 반전한 신호에 의하여 로드되어 마스터 클럭신호를 14분주한 신호를 출력하기 위한 카운터(711)와, 카운터(711)의 QD출력신호를 입력신호로 하는 D플립플롭(712)과, D플립플롭(712)에서 출력되는 (Q/)신호와 카운터(711)의 (QD)출력신호를 부논리곱하기 위한 논리소자(713)로 이루어진다.

카운팅수단(72)은 7을 기준신호로 하고 상술한 논리소자(713)에서 출력되는 신호에 의해 로드되면서 마스터 클럭 (CLK1)을 카운트하는 카운터(723)로 이루어진다. 제4래치(73)는 카운터(723)에서 출력되는 신호를 A∼D입력단으로 인가되도록 접속하고 이를 QA∼QD출력단으로 출력하기 위한 래치회로(731)로 이루어진다. CDS=0 검출기(74)는 래치회로(731)의 QA∼QC의 출력신호를 부논리곱하기 위한 논리소자(741)와, 논리소자(741)의 출력신호와 14분주한 클럭신호(CLK2)를 논리곱하기 위한 논리소자(742)로 이루어진다. 제5래치(75)는 래치회로 (731)에서 출력되는 QA∼QD신호를 A∼D입력단으로 인가되도록 접속하고, 논리소자(742)의 출력신호를 클럭단자(CLK)로 인가되도록 하는 래치회로(751)로 이루어진다. 비교기(76)는 래치회로 (751)에서 출력되는 QA∼QD단의 신호를 A3∼A0단의 입력신호로 하고 기준신호가 인가되는 B3∼B0입력단으로는 카운터(723)에서와 같은 7의 값이 인가되도록 접속하고 A단자로 인가된 값과 B단자에 걸린 값과 비교하여 해당되는 연산식에 대한 출력단자의 값을 '하이'로 출력하는 비교기(761)로 이루어진다.

제7a∼k도는 제6도의 각 부분의 출력파형도로서, 제7a도는 마스터 클럭신호(CLK1)이고, 제7b도는 카운터(711)의 QD에서 출력되는 14분주한 클럭신호(CLK2)이고, 제7c도는 D플립플롭 (712)에서 출력되는 Q/출력신호이고, 제7d도는 논리소자(713)에서 출력되는 신호이고, 제7e도는 직병렬변화부(60)에서 출력되는 직렬 데이터이고, 제7f도는 제7e도와 같이 보내진 직렬데이터의 형태를 예로 든 것이고, 제7g도는 카운터(723)의 QA∼QD 신호의 출력신호이고, 제7h도는 래치회로(731)의 출력파형도이고, 제7i도는 논리소자(741)의 출력파형도이고, 제7j도는 래치회로(751)의 출력파형도이고, 제7k도는 비교기(761)의 출력파형도이다.

제8도는 제5도에 도시된 블럭도의 다른 실시예로서, 로드펄스발생기(71) 및 제4래치(73)와 제5래치(75), CSV=0 검출기 (74)는 제6도와 동일하게 구성되고, 카운팅수단(72)은 마스터 클럭신호(CLK1)와 직병렬변환부(60)에서 출력되는 신호를 논리곱하기 위한 논리소자(725)와, 논리소자(725)의 출력신호를 클럭신호로 하고, 로드펄스발생기(71)로 부터 출력되는 로드펄스에 의하여 로드되고, A∼D단자에 걸리는 기준신호를 0으로 설정한 카운터(724)로 이루어진다. 비교기(76)는 래치회로(751)에서 출력되는 QA를 반전하기 위한 인버터(IN1)와, QB를 반전하기 위한 인버터(IN2)와, QD출력신호를 반전하기 위한 인버터(IN3)와, 래치회로(751)에서 출력되는 QA와 QC신호와 인버터(IN2, IN3)의 출력을 논리곱하기 위한 논리소자(762)와, 인버터(IN1, IN3)의 출력신호와 QB, QC의 출력신호를 입력신호로 하여 논리곱하기 위한 논리소자(763)와, 논리소자(762)와 논리소자(763)를 논리합하기 위한 논리소자(764)로 이루어진다.

제9a∼g도는 제8도의 각 부분의 출력파형도로서, 제9a도는 마스터 클럭신호(CLK1)이고, 제9b도는 직병렬변환부(761)에서 출력되는 직렬 데이터이고, 제9c도는 논리소자(725)에서 출력되는 신호이고, 제9d도는 카운터(724)에서 출력되는 신호이고, 제9E도는 논리소자(762)의 출력신호이고, 제9f도는 논리소자(763)의 출력신호이고, 제9g도는 논리소자(764)의 출력신호이다.

제10도는 본 발명에 따른 장치의 다른 실시예로서, 제4도에서와 거의 동일한 구성으로 이루어지나 룩업테이블에 저장되어 있는 값이 제4도의 경우는 인가되는 정보어에 대한 코드워드에 대한 값만 저장되나 제10도의 경우는 해당되는 CDS값도 함께 저장하여 정보어가 인가되면 이에 해당되는 코드워드를 독출할때 그에 해당되는 CDS의 값도 함께 출력한다. 따라서 룩업테이블에서 출력되는 값이 제4도의 경우는 14비트인 데 반해 제10도의 경우는 17비트가 된다. 여기서는 CDS의 값을 3비트로 설정한 경우이기 때문에 상술한 비트가 17비트가 된다. 이에 따라 직병렬변환부(60)에서 출력되는 신호에 의하여 CDS의 값을 계산하던 제4도의 CDS계산회로(70)는 코드워드와 함께 독출된 CDS의 값을 판별하여 선택수단(SW2)의 동작을 제어하도록 구성된 CDS값 판별기(700)으로 대치된다.

제11도는 제10도의 룩업테이블(100, 200)에 저장되어 있는 코드워드에 대한 예를 든 도표이다.

그러면 상술한 여러 실시예에 대한 작동을 차례대로 설명하기로 한다.

우선 제4도의 작동은, 인가되는 정보어가 제3도의 '0000'형태로 인가되면, 이에 해당하는 부호어중 음(-)의 코드워드를 저장하고 있던 제1룩업테이블(10)에서는 해당되는 음(-)의 코드워드를 저장하고 있던 제1룩업테이블(10)에서는 해당되는 음(-)의 코드워드를 출력하므로 '00000'의 값을 독출하게 되고, 반면에 양(+)의 코드워드를 저장하고 있던 제2룩업테이블(20)에서는 해당되는 양(+)의 코드워드인 '11111'를 독출하게 된다. 이와 같이 출력된 값은 각각 제1래치(30)와 제2래치(40)를 통해 동기화된 뒤, 선택수단(SW1)의 각각의 접속단자로 인가된다.

선택수단(SW1)은 CDS계산회로(70)에서 출력되는 신호에 의해 동작이 제어되나 처음의 정보어에 대해서는 상술한 바와 같이 돈케어 (Don't care)상태가 되어 제1 또는 2래치(30, 40)에서 출력되는 신호중 어느 신호를 선택하여도 관계가 없다. 여기서는 제3도에서와 같이 음(-)의 코드워드를 선택하도록 제어한다. 따라서 선택수단(SW1)의 기준접점(S0)은 제1접점(S1)으로 스위칭된다. 이로 인해 제1래치 (30)에서 출력된 신호가 제3래치(50)와 직병렬변환부(60)를 통해 출력된다. 직병렬변환부(60)는 인가되는 병렬데이터를 직렬로 변환하는 수단으로서, 직병렬변환부(60)에서 출력된 신호는 기록용 앰프(도시되지 않음)를 통해 기록됨과 동시에 CDS계산회로(70)로 피드백되어 인가된다.

CDS계산회로(70)는 인가되는 직렬 데이터에 대한 직류값 계산수단으로서, 인가되는 직렬 데이터가 제3도에서와 같이 '00000'이므로 이에 대한 CDS의 값을 '-5'로 계산한다. 이에 따라 현재 출력된 코드워드의 CDS의 값이 음(-)의 값에 치우치므로 다음의 정보어에 대한 코드워드를 양(+)의 코드워드로 선택하도록 선택수단(SW1)으로 제어신호를 출력한다. 따라서 다음의 정보어인 '0001'에 대한 두 코드워드중 양의 코드워드인 '11110'의 값이 제2래치(40)와 선택수단(SW1)을 통해 제3래치(50)로 출력된다. 제3래치(50)로 인가된 코드워드는 상술한 과정과 동일하게 직렬형태로 변환되어 기록용 앰프와 CDS계산회로(70)로 인가되어 상술한 과정을 반복적으로 수행하여 제3도와 같이 정보어에 대한 부호어인 코드워드를 선택하고, 그에 따라 DSV의 값은 도시된 바와 같이 0에 근접하게 된다. 이와 같이 전이 코드워드의 CDS의 값에 따라서 현 코드워드를 선택하도록 제어하게 된다.

제5도는 제4도의 CDS계산회로를 좀더 구체화된 블럭도로서, 이의 작동은 다음과 같다.

우선 로드펄스발생기(71)는 병렬부호어가 직렬로 바뀔 때 정확하게 직병렬변환부(60)가 로드되도록 제어하고, 카운터(721)가 기준신호의 값을 로드하는 것을 제어한다.

카운팅수단(72)는 업/다운카운터(72)를 통해 직병렬변환부(60)로 부터 직렬데이터로 인가되는 코드워드에 대하여 상술한 제1도에서와 같은 CDS값 계산 원리에 의하여 업/다운카운트를 하고, 업/다운카운트를 시작하는 기준값을 기준신호 발생기(722)에서 출력되는 값으로 한다. 이로 인하여 로드펄스발생가(71)에서 출력되는 로드펄스에 의하여 업/다운카운트전에 카운터(721)는 기준값을 로드한다. 이와 같은 과정으로 1개의 코드워드당 계산된 CDS의 값은 제4래치(73)로 출력되고, 제4래치(73)는 이를 일시 저장하여 출력한다.

제4래치(73)의 출력은 제5래치(75)와 CDS=0 검출기(74)로 출력된다. 제4래치(73)의 출력값이 기준신호발생기(722)에서 출력되는 신호와 같은 값을 출력할 경우에는 그 코드워드의 CSV의 값은 '0'을 의미하므로(즉 코드워드의 '1'과 '0'의 수가 동일하다는 것임)전전 코드워드의 CDS값을 계속 유지하도록 해줄 필요가 있다. 이를 위하여 CDS=0 검출기 (74)에서 CDS의 값이 0일 경우, 제5래치 (75)의 클럭이 동작되지 않도록 제어하여 제5래치(75)의 출력값은 변하지 않도록 한다.

제5래치(75)에서 출력된 값은 비교기(76)로 인가된다. 비교기(76)는 제5래치(75)에서 출력된 값과 카운터(721)에서 이용된 기준신호의 값과 동일한 값을 기준신호로 하여 크기를 비교한다. 기준신호의 값보다 제5래치(75)에서 출력된 값이 크면 코드워드의 CDS는 양(+)이고, 작으면 음(-)이라고 판단하게 된다. 따라서 전 코드워드의 CDS의 값이 양이라고 하면 현 코드워드는 음의 코드워드가 선택되도록 선택수단(SW1)의 스위칭을 제어하고, 전 코드워드의 CDS의 값이 음이라고 하면 현 코드워드는 양의 코드워드가 선택되도록 선택수단(SW1)의 스위칭을 제어한다. 선택수단(SW1)은 음의 코드워드가 선택되는 경우에는 제1접점(S1)으로 스위칭되고, 양의 코드워드가 선택되는 경우에는 제2접점(S2)으로 스위칭된다.

제6도는 제5도의 블럭도를 좀더 구체화한 회로도의 일실시예로서, 제7a∼k도와 결부시켜 설명하기로 한다. 여기서는 인가되는 정보어를 8비트로 하고 변환되는 코드워드는 14비트로 하여 설명하기로 한다.

우선 로드펄스발생기(71)는 카운터(711)로 인가되는 제7a도와 같은 마스터 클럭신호(CLK1)를 2∼F까지 반복적으로 카운트를 한 값을 QA∼QD출력단을 통해 출력한다. 이중 QD출력단의 신호는 다음단의 D플립플롭(712)의 D입력단으로 출력된다. 여기서 QD출력단의 신호는 제7b도와 같이 출력된다. D플립플롭(712)은 5번째 마스터 클럭펄스가 발생될 때까지 D입력단으로 인가되는 신호가 로우논리이므로 (Q/)출력단으로 하이논리를 출력하다가 6번째 클럭신호를 카운트함에 따라 D입력단으로 인가되는 신호의 논리가 하이로 변하게 됨으로 다음의 7번째 마스터 클럭신호 (CLK1)의 펄스가 발생되면 (Q/)출력신호의 논리는 로우로 변하게 된다. 따라서 D플립플롭(712)의 (Q/)에서 출력되는 신호는 제7c도와 같이 카운터(711)에서 출력되는 신호를 마스터 클럭신호(CLK1)의 1클럭주기만큼 지연되어 출력된다.

이와 같이 출력되는 D플립플롭(712)의 (Q/)출력신호와 카운터(711)의 QD출력신호를 논리소자(713)는 부논리곱한다. 논리소자(713)에서 출력되는 신호는 제7D도와 같이 출력된다. 이는 카운터(711)의 QD출력신호의 폴링에지부분에서 한번씩 1클럭(CLK1)의 시간만큼 로드펄스가 발생한다. 로드펄스는 직병렬변환부(60)로 인가되어 로우인 구간동안 인가된 14비트의 코드워드를 로드하게 하고 그 때 부터 13개의 클럭펄스가 발생되는 동안 시프트시켰다가 또 다시 병렬데이터가 직병렬변환부(60)로 인가되면 다시 로드하는 과정을 반복한다.

이와 같이 직렬로 변한 데이터는 카운터(723)의업/다운제어단자로 입력되는 펄스의 하강에지에서 이미 설정되어 있는 기준값을 업/다운 카운트한다. 여기서 이미 설정된 값은 A∼D 단에 걸린 것으로, 7의 값이 된다. 이 때 직병렬변환부(60)에서 출력되는 14비트의 코드워드는 제7e도는 이와 같은 주기로 발생되고, 그 발생되는 코드워드의 값이 제7f도와 같을 때, 카운터(723)는 로드된 7값에 업/다운제어단자로 인가되는 직병렬데이터값을 업/다운한다. 여기서는 상술한 바와는 반대로 코드워드의 값이 '0' 이면 가산되고 '1' 이면 감산되도록 카운트한다. 따라서 인가되는 직렬데이터 제7f도와 같이 '0111110000000' 일때 카운터(723)의 결과값은 제7g도와 같다.

래치회로(731)는 로드펄스발생기(71)에서 출력되는 14분주 클럭신호(CLK2)에 의해 동기되어 제7g도와 같이 출력되는 최종 카운트 결과값인 9를 일시 저장한 후 다음단의 래치회로(751)와 CDS=0 검출기(74)로 출력한다.

CDS=0 검출기(74)는 래치회로(731)에서 출력되는 신호가 0일 경우 다음의 래치회로(731)의 출력신호가 다음의 래치회로(751)로 출력되지 않도록 제어하는 것으로, 즉 래치회로(731)의 QA∼QC 신호를 부논리합하는 논리소자(741)는 래치회로(731)에서 출력되는 상기 신호가 모두 하이이면 로우로 출력하고, 그렇지 않으면 하이를 출력한다. 래치회로(731)의 상기 출력이 모두 하이가 되는 경우는 출력값이 7인 경우이다. 그러나 제7h도에 도시된 바와 같이 전 코드워드에 대하여 카운트된 값은 9이므로 논리소자(741)은 하이를 출력한다. 따라서 논리소자(741)의 출력과 14분주한 클럭신호(CLK2)를 입력신호로 하여 논리곱하는 논리소자(742)는 14분주한 클럭신호를 그대로 출력하게 된다.

이에 따라 래치회로(751)는 래치회로(731)에서 출력되는 값을 홀딩하면서 다음단의 비교기(761)의 A3∼A0의 입력단으로 출력하게 된다. 현재는 A3∼A0로 인가되는 값은 9이다. 비교기(751)는 카운터(723)와 같은 기준값을 B입력단에 가지므로 A입력단으로 인가된 값이 B입력단에 인가된 값보다 크다는 결론이 나게 된다. 이에 따라 전 코드워드의 CDS의 값이 0보다 큰값이라고 판단하게 되는데 이는 '0'의 숫자보다 '1'의 숫자가 더 많다는 것이다. 따라서 현재의 정보어에 대한 코드워드는 제1룩업테이블(10)에서 발생되는 음(-)의 코드워드를 선택하도록 선택수단(SW1)으로 제어신호를 출력한다. 여기는 선택수단(SW1)의 제1접점을 하이단자로 설정하므로 CDS계산회로(70)으로 부터 하이신호가 인가되어 상술한 바와 같이 제어하게 된다. 이는 제7k도에 도시된 바와 같다.

반면 카운터(723)에서 카운트된 값이 제7h의 두번째 카운트결과값과 같이 7이 되면, CDS=0 검출기(74)의 부논리곱소자(741)는 로우논리로 출력되므로 논리곱소자(742)는 다른 입력단으로 인가되는 클럭신호를 차단하게 되고, 이로 인하여 래치회로(751)는 전전 코드워드의 값을 유지하게 되므로 그 값이 그대로 비교기(761)로 인가되어 상술한 바와 같은 결론으로 선택수단(SW1)을 제어하게 된다.

그러나 3번째 코드워드와 같이 카운터(723)에서 카운트된 값이 3이 디면 CDS=0 검출기(74)의 부논리곱소자(741)의 출력은 하이논리를 출력하게 되어 1/14분주의 클럭신호(CLK2)를 그대로 출력한다. 따라서 래치회로(751)는 래치회로(731)의 출력을 홀딩하면서 다음단의 비교기(761)로 출력하게된다. 비교기(761)는 A입력단으로 인가된 신호가 B입력단으로 인가되는 기준값보다 작으므로 전 코드워드의 CDS의 값이 0보다 작은 것으로 판단하여 현 코드워드의 값이 양(+)의 코드워드가 선택되도록 제7k와 같이 로우논리를 출력하여 선택수단(SW1)의 동작을 제어한다.

제8도는 제5도의 회로도를 좀더 구체화한 다른 실시예로서, 제9a∼g도와 결부시켜 설명하기로 한다.

제8도의 경우는 제6도에서의 CDS=0 검출기(74), 래치회로(731) 및 래치회로(751)를 그대로 적용하므로 이에 대한 구체적인 설명은 생략하기로 하고 제6도에 대해 달라진 부분에 대해서만 설명하기로 한다.

카운팅수단(72)는 논리소자(725)에 의해 직병렬변환부(60)에서 출력되는 직렬데이타가 제9b도와 같이 하이로 인가되는 구간에서 마스터 클럭신호(CLK1)를 제9c도와 같이 통과시킨다. 이와 같이 통과된 신호는 카운터(724)로 인가된다. 카운터(724)는 상술한 제6도에서의 카운터(723)와 같이 로드펄스신호에 의하여 기준신호를 로드하게 된다. 그러나 이때 로드하고자 하는 기준값은 입력단자인 A∼D단자가 접지되어 있으므로 '0'의 값이 된다. '0'으로 로드된 카운터(724)는 제9d도와 같이 클럭단으로 인가되는 카운트값을 카운트하게 된다.

따라서 첫번째 카운트된 값이 제9d와 같이 '5' 일 때 래치회로 (731)은 이를 출력하므로 상술한 바와 동일하게 CDS=0 검출기(74) 및 래치회로(751)는 작동하여 비교기(76)로 출력한다. 래치회로(751)에서 출력되는 값은 5이므로 QA∼QD의 출력신호는 '1010'이 되므로 논리소자(762)는 제9e도와 같이 하이를 출력한다. 반면에 논리소자(763)는 제9f도와 같이 로우를 출력한다. 따라서 논리소자(764)는 논리소자(762)에서 출력되는 신호가 하이이므로 전에 출력된 코드워드가 '1'의 숫자보다는 '0'의 숫자가 더 많다는 것이므로, 선택수단(SW1)으로 하여금 제2접점으로 스위칭하도록 제어하며 현재 코드워드로는 양(+)의 코드워드를 제3래치(50)로 전달하게 된다.

그러나 제9d의 3번째의 경우와 같이 카운트결과값이 출력되면 래치회로(751)에서 출력되는 QA∼QD값이 '1110'이므로 논리소자(762)는 로우논리를 출력하고 논리소자(763)도 로우논리를 출력하여, 논리소자(764)는 로우논리를 출력하게 되고 이로 인하여 선택수단(SW1)은 상술한 바와는 반대로 음(-)의 코드워드를 선택하도록 제어한다.

제10도는 본 발명에 따른 다른 실시예로서, 제11도와 결부시켜 설명하기로 한다.

상술한 바와 같이 본 실시예는 코드워드의 CDS의 값을 코드워드를 저장하고 있는 룩업테이블에 매핑시켜 저장하는 것이다. 여기서 CDS의 값은 5개의 형태로 '000(-4)', '001(-2)', '010(0)', '011(+2)' 및 '100(+4)'인 경우를 예로 든다. 제3룩업테이블(100)과 제4룩업테이블(200)에서의 정보에 독출과정 및 제6, 7, 8 래치등의 동작 및 직병렬변환부(600)의 동작은 제4도에서와 동일하다. 그러나 룩업테이블에서 출력되는 비트에 코드워드에 해당되는 상술한 3비트의 형태의 CDS값이 함께 독출되므로 인하여 17비트의 값이 각각 출력되고, 그에 따라 제8래치(500)에서 17비트중 코드워드에 해당되는 14비트는 직병렬변환부(600)로 출력하여 종전과 같이 직렬데이터로 변환하여 기록용 앰프로 출력하나 나머지 CDS에 해당되는 3비트는 CDS값 판별기(700)로 출력하여 CDS값이 0보다 큰지 작은지를 판단하게 된다. 판단결과 0보다 크면 전 코드워드에 '1'의 숫자가 맣은 것이므로, 선택수단(SW2)으로 하여금 음(-)의 CDS값을 갖는 코드워드가 통과되도록 제어한다. 반대로 판단결과 0보다 작으면 전 코드워드에 '0'의 숫자가 많은 것이므로, 선택수단(SW2)으로 하여금 양(+)의 CDS값을 갖는 코드웍드가 통과되도록 제어한다.

예를 들어 '0000 0000'이라는 정보어가 인가되면 '01 1111 0000 0001'과 '01 1111 1100 1100'의 코드워드를 출력할 수 있게 되나 처음은 돈케어상태이므로 둘중 어느 것을 선택해도 별문제는 없다. 그러나 다음의 정보어가 인가되면, 상술한 전 코드워드의 CDS의 값에 의하여 선택이 결정된다. CDS의 값은 처음의 3비트에 해당되는 것으로 상술한 정보어 '0000 0000'에 대한 CDS의 값은 '001(-2)'이나 '100(+4)'가 된다. 이중 -2에 해당되는 CDS의 값을 갖는 코드워드가 선택된 경우에는, CDS의 값이 0보다 작으므로 현 정보어인 '0000 0001'에 해당되는 코드워드는 양(+)의 코드워드인 '01 1111 1100 0110'을 선택하도록 제어된다. 반면에 CDS의 값이 +4인 코드워드가 선택되면, 현 코드워드는 음(-)의 코드워드인 '01 0001 1001 0000'이 선택되도록 제어된다.

상술한 바와 같이 본 발명은 디지탈 기록재생시스템 있어서 채널코딩방식에 의하여 인가되는 정보어에 대한 코드워드 변환시 전에 출력된 코드워드의 직류값에 의하여 현재 정보어에 대한 코드워드의 값을 선택하도록 함으로써 종전의 방식보다는 하드웨어가 간소해지고, CDS계산을 위해 사용되는 코드워드의 비트가 짧으므로 인하여 CDS계산이 용이한 이점이 있다.

Claims

디지탈 기록재생시스템에서 소정의 단위로 인가되는 정보어에 복수의 코드워드(부호어)를 매핑시키고 기록재생에 적절한 코드워드를 선택할 수 있도록 코드변환을 제어하기 위한 코드변환제어장치에 있어서, 상기 정보어에 해당되는 상기 복수의 코드워드중 상기 코드워드의 직류값(CDS)이 양(+)이 코드워드를 저장하기 위한 제1저장수단(10); 상기 코드워드중 상기 직류값이 음(-)인 코드워드를 저장하기 위한 제2저장수단(20); 상기 제1저장수단(10) 또는 제2저장수단(20)에서 출력되는 신호를 직렬 데이터의 형태로 변화하여 출력하기 위한 직병렬변환수단(60); 상기 제1저장수단(10) 또는 제2저장수단(20)에서 출력되는 신호에 대하여 상기 직병렬변환수단(60)으로 인가되는 신호를 선택하기 위한 선택수단(SW1); 상기 직병렬 변환수단(60)에서 출력된 신호에 의하여 현재 출력되는 코드워드의 상기 직류값을 계산하고 상기 정보어의 다음 순서로 인가되는 정보에 해당되는 상기 복수의 코드워드중 상기 직병렬변환수단(60)으로 출력하고자 하는 신호를 선택하는 제어신호를 상기 선택수단(SW1)으로 출력하기 위한 직류값 계산수단(70)을 포함함을 특징으로 하는 디지탈 기록재생시스템에 있어서 코드변환제어장치.
제1항에 있어서, 상기 직류값 계산수단(70)은 마스터 클럭신호(CLK1)에 의하여 소정의 값으로 분주한 제2클럭신호(CLK2) 및 로드펄스를 발생하기 위한 로드펄스발생기(71); 상기 로드펄스발생기(71)로 부터 출력되는 신호에 의하여 기준값을 로드하고 상기 직병렬변환수단(60)에서 출력되는 직렬데이터에 대하여 업/다운 카운트를 하기 위한 카운터(72); 상기 카운터(72)에서 카운팅된 값이 상기 기준값과 동일한 값인지를 검출하기 위한 검출기(74); 상기 검출기(74)에 의하여 상기 기준값과 상기 카운터(72)에서 카운트된 값이 동일한 경우에는 전에 입력된 값을 홀딩하고 상기 두 값이 다른 경우에는 상기 카운터(72)에서 카운트된 값을 저장하기 위한 저장기(75); 상기 저장기(75)에서 출력된 신호의 크기와 상기 기준값의 크기를 비교하여 그 결과값을 상기 선택수단(SW1)의 동작을 제어하기 위한 신호로 출력하기 위한 비교기(76)를 포함함을 특징으로 하는 디지탈 기록재생시스템에 있어서 코드변환제어장치.
제2항에 있어서, 상기 로드펄스발생기(71)는 상기 마스터 클럭신호(CLK1)를 입력신호로 하여 상기 소정의 분주비로 분주한 제2클럭신호(CLK2)를 출력하기 위한 카운터(711), 상기 카운터(711)에서 출력되는 제2클럭신호(CLK2)를 입력신호로 하고 상기 마스터 클럭(CLK1)의 1클럭기간 만큼 지연시키기 위한 지연소자(712)와, 상기 지연소자(712)의 출력신호와 상기 제2클럭신호(CLK2)를 논리조합하여 로드펄스를 발생하기 위한 논리소자(713)로 이루어짐을 특징으로 하는 디지탈 기록재생시스템에 있어서 코드변환제어장치.
제2항에 있어서, 검출기(74)는 상기 카운터(72)에서 출력된 값에 대하여 부논리합하기 위한 논리소자(741)와, 상기 논리소자(741)의 출력신호와 상기 제2클럭신호(CLK2)를 논리합하여 상기 논리소자(741)에서 출력되는 신호에 의하여 상기 저장기 (751)의 작동을 제어하기 위한 신호를 출력하는 논리소자(742)로 이루어짐을 특징으로 하는 디지탈 기록재생 시스템에 있어서 코드변환제어장치.
제2항에 있어서, 상기 카운터(72)는 상기 마스터 클럭신호(CLK1)와 상기 직병렬변환수단(60)에서 출력되는 신호를 논리합하여 상기 직렬 데이터가 하이인 구간에서 상기 마스터 클럭(CLK1)신호가 출력되도록 하기 위한 논리소자(725)와, 소정의 기준값을 상기 로드펄스발생기(71)에서 출력되는 로드펄스에 의하여 로드하고 상기 논리소자(725)에서 출력되는 신호를 클럭신호로 하여 카운트하기 위한 카운터(724)로 이루어짐을 특징으로 하는 디지탈 기록재생시스템에 있어서 코드변환제어장치.
제2항에 있어서, 상기 비교기(76)는 상기 저장기(75)에서 출력되는 신호중 소정의 비트신호의 논리를 반전하기 위한 복수의 인버터들(IN1, IN2, IN3)과 상기 인버터들(IN1, IN2, IN3)의 출력신호와 상기 저장기(75)에서 출력되는 신호에 대하여 논리곱하기 위한 복수의 논리소자(762, 763)와, 상기 논리소자(762, 763)의 출력신호에 대하여 논리합하여 상기 선택수단(SW1)의 동작을 제어하기 위한 제어신호를 출력하는 논리소자(764)로 이루어짐을 특징으로 하는 디지탈 기록재생시스템에 있어서 코드변환제어장치.
디지탈 기록재생시스템에서 소정의 단위로 인가되는 정보어에 복수의 코드워드(부호어)를 매핑시키고 기록재생에 적절한 코드워드를 선택할 수 있도록 코드변환을 제어하기 위한 코드변환제어장치에 있어서, 상기 정보어에 해당되는 상기 복수의 코드워드중 상기 코드워드의 직류값(CDS)이 양(+)인 코드워드와 상기 코드워드에 해당되는 상기 직류값을 저장하기 위한 제1저장수단(100); 상기 코드워드중 상기 직류값이 음(-)인 코드워드와 상기 코드워드에 해당되는 상기 직류값을 저장하기 위한 제2저장수단(200); 상기 제1저장수단(100) 또는 제2저장수단(200)에서 출력되는 신호를 일시 저장한 뒤 상기 코드워드와 상기 직류값을 별도의 출력단으로 출력하기 위한 래치회로(500); 상기 래치회로(500)에서 출력되는 상기 코드워드를 직력 데이터의 형태로 변환하여 출력하기 위한 직병렬변환수단(600); 상기 제1저장수단(100) 또는 제2저장수단(200)에서 출력되는 신호에 대하여 상기 래치회로(500)로 인가되는 신호를 선택하기 위한 선택수단(SW2); 상기 래치회로(500)에서 출력되는 상기 직류값에 의하여 현재 출력되는 코드워드의 상기 직류값이 양인지 음인지를 판단하고, 상기 정보어의 다음 순서로 인가되는 정보에 해당되는 상기 복수의 코드워드중 상기 래치회로(500)로 출력하고자 하는 신호를 선택하는 제어신호를 상기 선택수단(SW2)으로 출력하기 위한 직류값 판별수단(700)을 포함함을 특징으로 하는 디지탈 기록재생시스템에 있어서 코드변환제어장치.
제7항에 있어서, 상기 제1 및 제2 저장수단(100, 200)에 저장된 상기 코드워드에 해당되는 직류값은 상기 제1 및 제2 저장수단(100, 200)에서 출력되는 신호의 비트중 최상위의 소정비트임을 특징으로 하는 디지탈 기록재생시스템 있어서 코드변환제어장치.
정보어에 해당되는 복수의 코드워드중 상기 코드워드의 직류값(CDS)이 양(+)인 코드워드를 저장하기 위한 제1저장수단(10); 상기 코드워드중 상기 직류값이 음(-)인 코드워드를 저장하기 위한 제2저장수단(20); 상기 제1저장수단(10) 또는 제2저장수단(20)에서 출력되는 신호를 직렬 데이터의 형태로 변환하여 출력하기 위한 직병렬변환수단(60); 상기 제1저장수단(10) 또는 제2저장수단 (20)에서 출력되는 신호에 대하여 상기 직병렬변환수단(60)으로 인가되는 신호를 선택하기 위한 선택수단(SW1)을 구비한 디지탈 기록재생시스템에서 소정의 단위로 인가되는 정보어에 복수의 코드워드(부호어)를 매핑시키고 기록재생에 적절한 코드워드를 선택할 수 있도록 코드변환을 제어하기 위한 코드변환제어방법에 있어서; 상기 직병렬변환수단(60)에서 출력된 신호에 의하여 현재 출력되는 코드워드의 상기 직류값을 계산하기 위한 직류값계산과정; 상기 직류값계산과정에 의하여 계산된 직류값이 소정의 기준값보다 큰지 작은지를 검출하기 위한 크기검출과정; 상기 크기검출과정에서 검출된 결과가 현재 처리된 정보어의 상기 직류값이 크다고 검출되면, 상기 코드워드에 '1'의 숫자가 많은 것으로 판단하여 다음 정보어의 상기 코드워드는 음의 코드워드를 선택하도록 상기 선택수단(SW1)을 제어하기 위한 제1선택제어과정; 상기 검출과정에서 현재 처리된 정보어의 상기 코드워드의 상기 직류값이 상기 소정의 기준값보다 작다고 검출되면, 상기 코드워드에 '0'의 숫자가 많은 것으로 판단하고 다음의 정보어의 상기 코드워드는 양의 코드워드로 선택하도록 상기 선택수단(SW1)을 제어하기 위한 제2선택제어과정을 포함함을 특징으로 하는 디지탈 기록재생장치에 있어서 코드변환제어방법.
제9항에 있어서, 상기 코드변환제어방법은 상기 검출과정에서 상기 직류값이 상기 소정의 기준값과 동일하다고 검출된 경우에 전 코드워드에 대한 직류값을 홀딩하는 과정을 더 포함함을 특징으로 하는 코드변환제어방법.