CN112043242B - 用于oct成像的信号处理方法及系统、存储介质 - Google Patents

Abstract

本发明提供用于OCT成像的信号处理方法，包括如下步骤：获取旋转扫描反馈器件反馈的第一脉冲信号；获取高速扫频光源模块输出第二脉冲信号并对其进行计数；将所述计数值与预设目标值进行比较；当计数值超出预设目标值时，强制用以触发采集指令的第三脉冲信号输出不采集的信号，直至旋转扫描反馈器件的下一个旋转周期。本发明还涉及应用该方法的系统、存储介质。本发明通过将计数值与预设目标值进行比较以强制输出固定个数触发信号的信号处理方法，实现SSOCT图像的稳定输出。

Description

用于OCT成像的信号处理方法及系统、存储介质

技术领域

本发明涉及OCT成像领域，尤其涉及用于OCT成像的信号处理方法及系统、存储介质。

背景技术

光学相干层析扫描(optical coherence tomography，OCT)是一种可以对生物组织实时、在体、高灵敏度、高分辨率及非侵入性的光学成像方法，具有2～10μm的空间分辨率和1～3mm的成像深度，其横向分辨率和成像深度介于超声和显微镜之间。OCT既可以从微观结构上显示组织断层的三维立体形态结构图像，又可以显示组织的吸收、散射、血液流速等功能信息。由于OCT可拥有接近组织病理切片水平的分辨率能力，因此，成为“光学活检”。

OCT的发展主要经历两代发展历程，第一代是时域OCT(TDOCT)，由于临床上可用宽光谱光源的功率受到限制，TDOCT的A-line扫描速率超过10kHz是非常困难的，从而限制了成像速度；第二代是频域OCT(FDOCT)，由于其扫描速度快，探测灵敏度高等优点，得到了越来越普遍的重视。FDOCT技术又分为两种类型：SDOCT和SSOCT。SDOCT系统使用的光源是宽光谱光源，利用一维线阵探测器从空间上对光谱的干涉条纹进行探测。SSOCT系统使用的光源是波长扫描光源，利用平衡探测器从时间上对光谱的干涉条纹进行探测。由于宽超辐射光源和快速线扫描相机技术的成熟发展，SDOCT得到广泛的应用。然而，就探测灵敏度衰减小、成像深度范围大、探测效率高等性能方面，SSOCT系统更优于SDOCT系统，除此之外，由于受到相机技术的限制(对于1310nm，商业可用的线扫描InGaAs相机的最快速度是～150kHz)，SDOCT成像速度的进一步提高是非常困难的。在过去十几年的时间内，扫频光源的扫频速率从数百kHz提高到上MHz，取得了非常大进步，这使得SSOCT系统极大地缩短了采集时间，提高了采样速率，从而为SSOCT系统在进一步提高成像速度方面带来很大的发展空间。

对于SSOCT系统，特别是旋转光纤内窥SSOCT系统，成像质量是一个关键技术指标。由于旋转光纤成像探头的旋转速度不是一个常数，每帧图像之间的线扫描数(A-linescan)是变化的，从而导致SSOCT图像会漂移现象。

发明内容

为了克服现有技术的不足，本发明提供用于OCT成像的信号处理的方法。

本发明通过将计数值与预设目标值进行比较以强制输出固定个数触发信号的信号处理方法，以解决上述技术问题。

本发明的第一个目的是提供一种用于OCT成像的信号处理方法，包括如下步骤：

获取旋转扫描反馈器件反馈的第一脉冲信号；

获取高速扫频光源模块输出第二脉冲信号并对其进行计数；

将所述计数值与预设目标值进行比较；当计数值超出预设目标值时，强制用以触发采集指令的第三脉冲信号输出不采集的信号，直至旋转扫描反馈器件的下一个旋转周期。

优选地，在将所述计数值与预设目标值进行比较时，若计数值不超出预设目标值，则对第一脉冲信号与第二脉冲信号进行逻辑“与”运算，以得到所述第三脉冲信号的执行采集指令的信号部分。

优选地，若计数值超出预设目标值，则触发采集指令为低电平信号。

本发明的第二个目的是提供一种用于OCT成像的信号处理方法，还包括如下步骤：

获取旋转扫描反馈器件反馈的第一脉冲信号；

获取高速扫频光源模块输出第二脉冲信号并对其进行计数；

将所述计数值与预设目标值进行比较；

若计数值不超出预设目标值，则对第一脉冲信号与第二脉冲信号进行逻辑“与”运算，以得到第三脉冲信号的执行采集指令的信号部分；

将所述执行采集指令的信号部分传输至高速采集模块，以得到解码后的图像信号；

将所述图像信号反馈至FPGA模块，以对所述图像信号执行图像信号处理。

优选地，在步骤所述图像信号执行图像信号处理中，还包括步骤：

在单周期高时钟频率下对所述图像信号执行FFT和复数至极坐标变换运算，得到编译后的图像数据；

将所述图像数据上传至上位机并对其进行数据归一化后完成2D/3D图像重构以完成数据处理。

本发明的第三个目的是提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行如上所述的方法。

本发明的第四个目的是提供一种用于OCT成像的信号处理系统，包括FPGA模块、旋转扫描反馈器件、高速扫频光源模块、高速采集模块；其中，

所述FPGA模块包括通信单元与计算单元；其中，

所述通信单元，被配置用于获取旋转扫描反馈器件反馈的第一脉冲信号，以及获取高速扫频光源模块输出的第二脉冲信号；

所述计算单元，被配置用于对所述第二脉冲信号进行计数；并对第一脉冲信号与第二脉冲信号进行逻辑运算以得到第三脉冲信号；

所述旋转扫描反馈器件，被配置用于输出周期性的脉冲信号；

所述高速扫频光源模块，被配置用于在光源启动时持续输出脉冲信号；

所述高速采集模块，被配置用于接收脉冲信号进行数据采集。

优选地，所述计算单元至少包括比较单元与判断单元；其中，

所述比较单元，被配置用于将所述第二脉冲信号的计数值与预期目标值进行比较；

所述判断单元，被配置用于判断是否对第一脉冲信号、第二脉冲信号进行逻辑运算。

优选地，

所述FPGA模块还包括信号处理单元，被配置为对由高速采集模块反馈的图像信号进行FFT和复数至极坐标变换。

优选地，还包括上位机，所述上位机与所述FPGA模块通信连接；

所述信号处理单元将信号处理结果上传至上位机，上位机对所述信号处理结果进行再处理并显示。

相比现有技术，本发明的有益效果在于：

本发明公开了用于OCT成像的信号处理方法及系统、存储介质，该方法通过FPGA逻辑运算强制输出固定个数的触发信号的触发脉冲给采集卡，这样保证每次采样时间是固定的，图像大小也恒定不变，同时根据扫描控制模块反馈的信号保证了每次采样的起始点一致，有效避免了图像漂移。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。本发明的具体实施方式由以下实施例及其附图详细给出。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明的用于OCT成像的信号处理方法的流程图；

图2为本发明的用于OCT成像的涉及信号处理过程的信号处理方法的流程图；

图3为本发明在一实施例中的用于OCT成像的涉及信号处理过程的信号处理方法的流程图；

图4为本发明的一种数据处理流程图；

图5为本发明的一种OCT成像系统逻辑控制图；

图6为本发明的一种OCT逻辑时序图；

图7为本发明的一种老鼠食道成像图；

附图标记：1、上皮；2、固有层；3、肌肉粘膜；4、粘膜下层；5、固有肌层；6、食管腺体；11、旋转扫描反馈器件；12、高速扫频光源模块；13、FPGA模块；14、高速采集模块；15、上位机。

具体实施方式

下面，结合附图以及具体实施方式，对本发明做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。

本发明利用PXIe-7971 FPGA板卡硬件为开发平台，该板卡搭载了Xilinx高端Kintex-7 XC7K325T系列FPGA芯片，具有203800个查找表(LUTs)，嵌入式Block RAM达到16020kbits，板载资源非常丰富，在同一张板卡上进行高速FFT运算和数据采集的逻辑控制，以达到高速SSOCT系统快速成像和稳定图像的目的。

如表1所示，高速SSOCT系统产生的数据量计算。具体为：光源扫频速率为200kHz，光纤旋转速度为8000rpm，等效于133rps，理论计算得B-Scan数为1500，设定每次采样点数为1024点，理论上每帧的数据量为1.536MS/f，每秒钟需要处理的数据量为204.8MS/s。上位机(PC端)到下位机(FPGA)采用U16传输，下位机传输到上位机采用U32传输，所以每秒钟需要的传输速度为1.2288GB/s。本发明中拟选用是NI PXIe-7971 FGPA硬件模块进行数据处理和逻辑时序控制，其传输方式采用第二代PCIe x4传输，传输速度为1.7GB/s，且在FPGA终端创建两个FIFO，接收FIFO数据类型设置为U16，发送FIFO数据类型设置为U32，FIFO深度都设置为1023，这种先进先出的队列传输模式保证了高速数据的稳定性，完全满足该系统需求。

表1光纤探头为8000rpm情况下的数据量分析

物理参数	数值	物理参数	数值
				A-Scan	1024point	B-Scan	1500lines
Trigger	200kHz	一帧数据量	1.536MS/f
				电机旋转速度	8000rpm	每秒总数据量	204.8MS/s
光纤探头旋转速度	8000rpm	每秒传输总量	1.2288GB/s

在单个FPGA模块13中同步实现逻辑运算控制与数据处理，其中，SSOCT的逻辑控制基本框架结构由旋转扫描反馈器件11、高速扫频光源模块12、FPGA模块13、高速采集模块14和上位机15构成。旋转扫描反馈器件11的触发信号和高速扫频光源模块12输出帧频反馈信号作为逻辑运算信号输入FPGA模块13中，FPGA模块13在40MHz基础时钟频率下快速检测上述两个输入信号，并进行逻辑“与”运算，运算完成后，FPGA模块13通过FPGA的逻辑I/O输出一个连续的TTL电平作为触发信号触发高速采集模块采集OCT系统的干涉信号。

对于SSOCT系统，特别是旋转光纤内窥SSOCT系统，成像质量是除成像速度之外的另外一个关键技术指标。由于旋转光纤成像探头的旋转速度不是一个常数，每帧图像之间的线扫描数(A-line scan)是变化的，从而导致SSOCT图像会漂移现象。为了解决图像漂移的问题，本发明提供了一种用于OCT成像的信号处理方法，包括如下步骤，具体如图1所示：

S101:获取旋转扫描反馈器件反馈的第一脉冲信号；

S102:获取高速扫频光源模块输出第二脉冲信号并对其进行计数；

S103：将所述计数值与预设目标值进行比较；当计数值超出预设目标值时，强制用以触发采集指令的第三脉冲信号输出不采集的信号，直至旋转扫描反馈器件的下一个旋转周期。应当理解，该预设目标值为由用户设定的强制个数，该预设目标值通过用户根据实际检测需求来进行设定或者该预设目标值已经在硬件中提前烧录好。当计数值超出预设目标值时，即计数值超出强制固定个数(预设目标值)时，此时，不对第一脉冲信号与第二脉冲信号进行逻辑运算，可直接输出一低电平信号；直至旋转扫描反馈器件本次旋转周期结束。在一些实施例中，在获取旋转扫描反馈器件的第一脉冲信号时并对其进行计数，当计数达到其旋转一圈的计数时，第一脉冲信号与第二脉冲信号的计数初始化归零。

即若计数值不大于(未超出)预设目标值，则对第一脉冲信号与第二脉冲信号进行逻辑运算，以得到用以触发采集指令的第三脉冲信号；所述逻辑运算包括逻辑“与”运算、逻辑“或”运算、逻辑“非”运算等。在一些实施例中，在将计数值与预设目标值进行比较时，若计数值不超出预设目标值，则对第一脉冲信号与第二脉冲信号进行逻辑“与”运算，以得到所述第三脉冲信号的执行采集指令的信号部分。

第二脉冲信号为光源启动时源源不断输出一个200KHz的触发信号，用于FPGA逻辑控制的输入信号；而第一脉冲信号用于提供帧频反馈信号，用于FPGA逻辑控制的另一输入信号。

应当理解，第一脉冲信号与第二脉冲信号在基础时钟频率(如40MHz)下进行检测。

图1实际为一种图像校正方法，既保证通过FPGA模块逻辑运算强制输出固定个数的触发信号的触发脉冲给采集卡，这样保证每次采样时间是固定的，图像大小也恒定不变，同时根据扫描控制模块反馈的信号保证了每次采样的起始点一致，有效避免了图像漂移。

在一些实施例中，当系统启动时，单帧周期内C-Scan和B-Scan逻辑电平置高，表示Z轴和旋转电机同步运动。此时，扫描控制反馈单元将反馈的脉冲输入FPGA逻辑I/O口，扫频光源Trigger信号(200KHz)实时产生脉冲给FPGA另一逻辑I/O口，FPGA在基础时钟40MHz频率情况下进行逻辑“与”运算，将运算结果通过逻辑I/O口输出，该输出信号将作为OCT系统最终触发信号给到采集卡进行采集。实验测试结果显示，电机每转一圈，扫频光源的200kHz触发信号的输出个数存在一定抖动，这是由于电机转速过快出现上下抖动，从而导致FPGA在逻辑运算的时候会有差别。如图6所示，当电机转速为8000rpm时，理论计算可得电机转一圈产生的光源Trigger数为1500，但是，实际上由于电机抖动其产生的200kHz触发信号计数为1628、1636、1627、1629，为防止每次采样图像大小有差异，通过FPGA模块逻辑运算强制输出固定个数的触发信号的触发脉冲给采集卡，这样保证每次采样时间是固定的，图像大小也恒定不变，同时根据扫描控制模块反馈的信号保证了每次采样的起始点一致，有效避免了图像漂移。

除了解决图像漂移的问题，OCT成像系统还需要解决快速处理数据的问题。在将第三脉冲信号发送至高速采集模块14后，高速采集模块14对触发信号进行叠加和/或解码等再将图像信号反馈至FPGA模块13，此时，FPGA模块13中的信号处理单元对图像信号进行处理，再将处理好的数据上传至上位机15。此时，信号的逻辑运算与数据处理均在FPGA模块内完成，处理好后再上传至上位机，以达到OCT成像系统快速成像和稳定图像的目的。具体操作步骤如图2所示，

S101：获取旋转扫描反馈器件反馈的第一脉冲信号；

S102：获取高速扫频光源模块输出第二脉冲信号并对其进行计数；

S113：将所述计数值与预设目标值进行比较；应当理解，该预设目标值为由用户设定的强制个数，该预设目标值通过用户根据实际检测需求来进行设定或者该预设目标值已经在硬件中提前烧录好。

S114:若计数值不超出预设目标值，则对第一脉冲信号与第二脉冲信号进行逻辑“与”运算，以得到第三脉冲信号的执行采集指令的信号部分；在一种实施例中，若计数值未达到预设目标值，则对第一脉冲信号与第二脉冲信号进行逻辑“与”运算，该运算结果即为高速采集模块执行采集指令的信号部分的触发信号。若计数值超出预设目标值，则可直接输出一低电平信号，此时，高速采集模块不采集该信号。

S115:将执行采集指令的信号部分传输至高速采集模块，以得到解码后的图像信号；具体地，第三脉冲信号的触发脉冲触发高速采集模块14采集该第三脉冲信号，高速采集模块14对第三脉冲信号进行解码以得到解码后的图像信号；

S116：将所述图像信号反馈至FPGA模块13，以对所述图像信号执行图像信号处理。具体地，将S205中解码后的图像信号反馈传输至FPGA模块13中的信号处理单元，以便于信号处理单元对于图像信号进行进一步的数据处理。此时，OCT系统通过FPGA模块13针对获取的海量数据进行快速处理，减轻了上位机负担，也提升了处理速率。

在步骤对图像信号执行图像信号处理中，具体的信号处理步骤如图3所示：

S306：将图像信号反馈至FPGA模块，在单周期高时钟频率下对所述图像信号执行FFT和复数至极坐标变换运算，得到编译后的图像数据；具体地，将S205中的图像信号反馈传输至FPGA模块13的信号处理单元，信号处理单元在单周期高时钟频率(如250MHz)下对所述图像信号执行FFT和复数至极坐标变换运算，得到编译后的图像数据；

S307：将图像数据上传至上位机并对其进行数据归一化后完成2D/3D图像重构以完成数据处理。具体地，将编译后的图像数据上传至上位机15，上位机15对图像数据进行再处理，具体包括FPGA算法编译、结果归一化处理及2D、3D图像重构。通过执行图3，利用FPGA模块快速进行大量数据的快速处理。

目前根据已有专利文献报道(CN101937424A)，在FPGA模块13基础时钟40MHz(25ns)频率情况下执行FFT，完成32点FFT需要250纳秒才可以完成处理，即1个点FFT需要7.8纳秒，这对于小批量数据是可以直接提升速度，但是对于高速SSOCT系统而言，扫频速率在200kHz，A-Scan点数为1024的情况下，单个点FFT处理时间至少需要4.8纳秒，因此需要高频时钟源才能快速处理完成。在另一些实施例中，FPGA模块13在基础时钟频率基础上衍生高频时钟频率以进行信号处理，这充分发挥了FPGA模块并行运算的优势。具体地，FPGA模块13是在一个FPGA开发板中将扫描光源输出的触发信号和扫描反馈控制单元输出帧频反馈信号作为逻辑运算信号输入FPGA模块中，FPGA模块13分别在40MHz基础时钟频率和250MHz衍生高频时钟下，进行逻辑“与”运算以及FFT和复数至极坐标变换运算，整个过程在一个FPGA终端内并行完成，大大降低了开发成本。

在一些实施例中，为了进行信号处理，还包括对FPGA模块进行配置的步骤，具体可将图3进一步细化为图4，具体包括以下步骤：

S201：获取数据源；具体地，获取FPGA模块信号处理单元内的图像信号，该图像信号经过高速采集模块处理，具体如叠加、解码等；

S202：对FPGA模块进行参数配置；FPGA配置包括：创建FIFO以分配内存、在基础时钟频率上创建高频率时钟、设置单周期定时循环、设置吞吐率、设置逐点计算模块。具体地，在FPGA端给需要处理的一维数组(如：1024*1500)分配内存空间，创建两个FIFO，接收FIFO数据类型设置为U16，发送FIFO数据类型设置为U32，FIFO深度都设置为1023，PC和FPGA利用FIFO传输数据；在PXIe-7971 FPGA芯片基础时钟40MHz基础上衍生250MHz高频时钟，执行模式为单周期定时循环，吞吐率设置为1周期/采样，也就是说每输入一个数据只需要一个周期就能计算出一个有效值，因此，在这种设置下，PXIe-7971 FPGA芯片进行FFT变换时对数据点的计算速率最大为250MHz，完全可以满足本发明中高速SSOCT产生的数据量204.8MS/s进行FFT变换的要求。

S203：配置FGPA模块调用FFT变换和高吞吐率直角坐标至极坐标转换函数；具体地，利用上位机LabVIEW调用FFT变换和高吞吐率直角坐标至极坐标转换函数在FPGA终端上进行编译，编译过程中所消耗的逻辑资源块仅占PXIe-7971 FPGA总逻辑资源块的40％，编译完成后，将编译比特流文件下载到FPGA终端上进行执行。

S204：配置FPGA模块在单周期高时钟频率下执行FFT运算；具体地，在250MHz高频时钟下执行FFT运算。

S205：配置FPGA模块在单周期高时钟频率下执行复数至极坐标运算；具体地，在250MHz高频时钟下执行复数至极坐标运算。

S206：将处理结果上传至上位机；将FPGA模块中的信号处理结果通过FIFO队列上传至上位机。

S207：配置上位机对处理结果进行再处理并显示。具体地，配置上位机对处理结果先后进行归一化处理再进行2D/3D图像重构，并最终将构建好的图像显示在上位机的显示器上。

整个数据处理采用单周期定时循环、逐点数据处理的方式，处理速度非常快，实验测试结果，帧数稳定在125fps，且实时性较好，满足高速扫频OCT系统数据处理和数据传输的需求。

本发明还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行用于OCT成像的信号处理方法。

如图7所示为老鼠食道成像图，具体为利用FPGA逻辑时序控制和数据处理模式，进行的小鼠食道成像，成像非常清晰，能够看清楚小鼠食道的5层机构包括小鼠腺体。五层结构分别为，1、EP：上皮；2、LP：固有层；3、MM：肌肉粘膜；4、SM：粘膜下层；5、MP:固有肌层；6、EG：食管腺体。

实施例二

如图5所示，本发明还涉及一种用于OCT成像的信号处理系统，包括FPGA模块13、旋转扫描反馈器件11、高速扫频光源模块12、高速采集模块14；其中，FPGA模块13包括通信单元与计算单元；其中，通信单元，被配置用于获取旋转扫描反馈器件反馈的第一脉冲信号，以及获取高速扫频光源模块输出的第二脉冲信号；计算单元，被配置用于对第二脉冲信号进行计数；并对第一脉冲信号与第二脉冲信号进行逻辑运算以得到第三脉冲信号，需要注意的是，该第三脉冲信号为FPGA模块强制输出的固定个数(此处强制输出的固定个数为预期目标值)的触发信号；在一些实施例中，需要对计数值与预期目标值进行比较以判断是否对第一脉冲信号与第二脉冲信号进行逻辑运算以得到第三脉冲信号；旋转扫描反馈器件11，被配置用于输出周期性的脉冲信号；高速扫频光源模块12，被配置用于在光源启动时源源不断输出一脉冲信号(具体地，源源不断输出一个200KHz的触发信号)；高速采集模块14，被配置用于接收脉冲信号进行数据采集。

在一些实施例中，FPGA模块13的计算单元还至少包括比较单元与判断单元；其中，比较单元，被配置用于将所述第二脉冲信号的计数值与预期目标值进行比较；具体地，被配置用于将第二脉冲信号的计数值与预期目标值进行比较，得到计数值是否不大于预期目标值的的比较结果；判断单元，被配置用于判断是否对第一脉冲信号、第二脉冲信号进行逻辑运算；具体地，被配置用于当第二脉冲信号的计数值不大于预期目标值时，则将第一脉冲信号与所述第二脉冲信号进行逻辑“与”运算后，得到第三脉冲信号；若计数值大于预期目标值，则直接输出一个低电平信号。应当理解，计算单元还包括计数单元，以对第二脉冲信号进行计数。

在一些实施例中，FPGA模块13还包括信号处理单元，被配置为对计算单元内的由高速采集模块反馈的图像信号进行FFT和复数至极坐标变换，以快速进行数据处理。

在一些实施例中，该系统还包括上位机15，上位机15与FPGA模块13通信连接；信号处理单元将信号处理结果上传至上位机，上位机对信号处理结果进行再处理(上位机用于FPGA算法编译、结果归一化处理以及2D/3D图像构建)并显示。具体地，FPGA模块13接收旋转扫描反馈器件11输出的第一脉冲信号与高速扫频光源模块输出的第二脉冲信号，并进行逻辑判断与运算，得到第三脉冲信号；高速采集模块采集第三脉冲信号后反馈至FPGA模块的信号处理单元以进行数据处理，并将处理结果上传至上位机以进行数据再处理及显示。

在一些实施例中，上位机15还包括编译单元，配置于对FPGA模块中信号处理单元内的信号处理结果进行算法编译、结果归一化处理及2D/3D图像构建。

在一些实施例中，上位机15还包括显示器，显示器用于显示编译单元内编译后的图像数据。具体地，上位机15可为PC(Personal Computer，个人计算机)客户端、笔记本电脑、手机、平板电脑、服务器、工控机等任意具有信号处理和控制功能的设备；该上位机包括显示器或者与显示器通信连接，上位机可以与摄像头通信连接以获取FPGA模块的输入信号。

在一些实施例中，还包括工控机；工控机内集成有高速采集模块14、FPGA模块13，高速采集模块14采集的触发信号经解码后反馈至FPGA模块13，FPGA模块13对反馈的图像信号进行数据处理并将处理结果上传至上位机15。上位机15用于FPGA算法编译、结果归一化处理以及2D/3D图像构建。

以上，仅为本发明的较佳实施例而已，并非对本发明作任何形式上的限制；凡本行业的普通技术人员均可按说明书附图所示和以上而顺畅地实施本发明；但是,凡熟悉本专业的技术人员在不脱离本发明技术方案范围内，利用以上所揭示的技术内容而做出的些许更动、修饰与演变的等同变化，均为本发明的等效实施例；同时,凡依据本发明的实质技术对以上实施例所作的任何等同变化的更动、修饰与演变等，均仍属于本发明的技术方案的保护范围之内。

Claims (8)

1.用于OCT成像的信号处理方法，其特征在于，包括如下步骤：

获取旋转扫描反馈器件反馈的第一脉冲信号，所述第一脉冲信号用于提供帧频反馈信号，为FPGA模块逻辑控制的一输入信号；

获取高速扫频光源模块输出第二脉冲信号并对其进行计数，以得到计数值，所述第二脉冲信号为光源启动时源源不断输出的触发信号，为FPGA模块逻辑控制的另一输入信号；

将所述计数值与预设目标值进行比较；当计数值超出预设目标值时，强制用以触发采集指令的第三脉冲信号输出不采集的信号，直至旋转扫描反馈器件的下一个旋转周期；

若计数值不超出预设目标值，则对第一脉冲信号与第二脉冲信号进行逻辑“与”运算，以得到所述第三脉冲信号的执行采集指令的信号部分；通过FPGA模块逻辑运算强制输出固定个数的触发信号的触发脉冲给采集卡，以使得每次采样时间固定、图像大小恒定。

2.如权利要求1所述的用于OCT成像的信号处理方法，其特征在于，若计数值超出预设目标值，则触发采集指令为低电平信号。

3.用于OCT成像的信号处理方法，其特征在于，还包括如下步骤：

获取旋转扫描反馈器件反馈的第一脉冲信号，所述第一脉冲信号用于提供帧频反馈信号，为FPGA模块逻辑控制的一输入信号；

获取高速扫频光源模块输出第二脉冲信号并对其进行计数，以得到计数值，所述第二脉冲信号为光源启动时源源不断输出的触发信号，为FPGA模块逻辑控制的另一输入信号；

将所述计数值与预设目标值进行比较；

若计数值不超出预设目标值，则对第一脉冲信号与第二脉冲信号进行逻辑“与”运算，以得到第三脉冲信号的执行采集指令的信号部分，所述信号部分为通过FPGA模块逻辑运算强制输出的固定个数的触发信号；若计数值超出预设目标值时，强制用以触发采集指令的第三脉冲信号输出不采集的信号，直至旋转扫描反馈器件的下一个旋转周期；

获取所述执行采集指令的信号部分并将所述执行采集指令的信号部分传输至高速采集模块，以得到解码后的图像信号；

将所述图像信号反馈至FPGA模块，以对所述图像信号执行图像信号处理，使得每次采样时间固定、图像大小恒定。

4.如权利要求3所述的用于OCT成像的信号处理方法，其特征在于，在步骤所述图像信号执行图像信号处理中，还包括步骤：

在单周期高时钟频率下对所述图像信号执行FFT和复数至极坐标变换运算，得到编译后的图像数据；

将所述图像数据上传至上位机并对其进行数据归一化后完成2D/3D图像重构以完成数据处理。

5.一种计算机可读存储介质，其上存储有计算机程序，其特征在于：所述计算机程序被处理器执行如权利要求1或3所述的方法。

6.用于OCT成像的信号处理系统，其特征在于，包括FPGA模块、旋转扫描反馈器件、高速扫频光源模块、高速采集模块；其中，

所述FPGA模块包括通信单元与计算单元；其中，

所述通信单元，被配置用于获取旋转扫描反馈器件反馈的第一脉冲信号，所述第一脉冲信号用于提供帧频反馈信号，为FPGA模块逻辑控制的一输入信号；以及获取高速扫频光源模块输出的第二脉冲信号，所述第二脉冲信号为光源启动时源源不断输出的触发信号，为FPGA模块逻辑控制的另一输入信号；

所述计算单元，被配置用于对所述第二脉冲信号进行计数，以得到计数值；并对第一脉冲信号与第二脉冲信号进行逻辑“与”运算以得到第三脉冲信号；所述计算单元至少包括比较单元与判断单元；其中，

所述比较单元，被配置用于将所述第二脉冲信号的计数值与预期目标值进行比较；

所述判断单元，被配置用于判断是否对第一脉冲信号、第二脉冲信号进行逻辑“与”运算；若计数值不超出预设目标值，则对第一脉冲信号与第二脉冲信号进行逻辑“与”运算，以得到第三脉冲信号的执行采集指令的信号部分，所述信号部分为通过FPGA模块逻辑运算强制输出的固定个数的触发信号；若计数值超出预设目标值时，强制用以触发采集指令的第三脉冲信号输出不采集的信号，直至旋转扫描反馈器件的下一个旋转周期；

所述旋转扫描反馈器件，被配置用于输出周期性的脉冲信号；

所述高速扫频光源模块，被配置用于在光源启动时持续输出脉冲信号；

所述高速采集模块，被配置用于接收脉冲信号进行数据采集；

通过FPGA模块逻辑运算强制输出固定个数的触发信号的触发脉冲给高速采集模块，以使得每次采样时间固定、图像大小恒定。

7.如权利要求6所述的用于OCT成像的信号处理系统，其特征在于，

所述FPGA模块还包括信号处理单元，被配置为对由高速采集模块反馈的图像信号进行FFT和复数至极坐标变换。

8.如权利要求7所述的用于OCT成像的信号处理系统，其特征在于，还包括上位机，所述上位机与所述FPGA模块通信连接；

所述信号处理单元将信号处理结果上传至上位机，上位机对所述信号处理结果进行再处理并显示。

Images