JPH0372736A - フレーム同期方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、伝送路を流れるフレームがフレームの先頭を
示すフレームヘッダ及び送信データで構成され、フレー
ムヘッダ検出回路で該フレームヘッダを検出するとフレ
ーム同期回路によりフレーム同期確立とする通信システ
ムに関する。

（従来の技術） 従来の通信システムにおけるフレームフォーマットを第
４図に示す。フレームは一つのフレームヘッダ（ＦＨ）
１３及び送信データ１４から構成される。フレームヘッ
ダ検出回路により上記フレームヘッダ１３を検出すると
、フレーム同期回路でフレーム同期が検出され送信デー
タ１４の受信がなされる。

しかし、このフレーム同期方式ではノイズ等により上記
フレームヘッダ１３が破壊されると、フレーム同期が得
られなくなる。さらに、送信データ中にフレームヘッダ
と同じパターンが発生すると、そのパターンをフレーム
ヘッダ１３とみなし誤同期となりやすい。

（発明が解決しようとする課８） 従来のシステムでは、上述したようにノイズ等によりフ
レームヘッダ１３が破壊されるとフレ−ム同期とならな
い。さらに、送信データ中にフレームヘッダ１３と同じ
パターンが発坐すると、フレームヘラダミ３とみなし誤
動作となりやすいという欠点がある。

本発明は上記欠点を除太し、ノイズ等によって複数のう
ちのフレームヘッダの一部が破壊されても正しくフレー
ム開切を確立し、また、データ中にフレームヘッダと同
じパターンが生じてもフレームヘッダとみなすことなく
誤動作とならないフレーム同期方式を堤供することを［
１的とする。

［発明の構成〕 （課題を解決するための手段） 上記従来の課題を解決する本発明のフレーム同期方式は
、伝送路を流れるフレームがフレームの先頭を示すフレ
ームヘッダ及び送信データで構成され、フレームヘッダ
検出回路で該フレームヘッダを検出するとフレーム同期
回路によりフレム同期確立とする通信システムにおいて
、前記フレームに異なるパターンのフレームヘッダを複
数個（ｍ個）設け、前記フレームヘッダ検出回路により
前記フレームヘッダｍ個のうちｎ個（１≦ｎ≦ｍ）以上
を検出すると前記フレーム同期回路によりフレーム同期
確立を検出することを特徴とする。

（作　用） フレームヘッダを複数個にし、そのうちのｎ個以上が検
出されることによりフレーム同期を確立することで、ノ
イズ等によりフレームヘッダの一部が破壊されてもフレ
ーム同期を確立できる。

つまり、フレームヘッダ数をｍ個とし、そのうちｎ個が
検出されたときにフレーム同期確立とすると、（ｍ−ｎ
）個までのフレームヘッダが破壊されてもフレーム同期
を確立できる。

また、送信データ中にノイズ等によりフレームヘッダと
同じパターンが生じても（ｍ−ｎ）個までの疑似パター
ンまでは許容でき、誤同期となることはない。

（実施例） 以下、本発明の一実施例について図面を参照して詳細に
説明する。

まず、第１図に本発明の一実施例にょるフレームのフォ
ーマット例をを示す。本実施例によるフレームは、１番
１」のフレームヘッダ（ＦＨ）１．２番目のフレームヘ
ッダ（ＦＨ）２．３番目のフレームヘッダ（ＦＨ）３及
び送信データ４がら構成されている。各フレームヘッダ
１，２．３は、各々異なるパターン構成となっており、
フレームの先頭から順に並べて設けである。

本実施例では、上記３つのフレームヘッダ１゜２．３の
うち少なくとも２つ以上が検出されるとフレーム同期確
立となるようにしである。第２図にフレーム同期確立と
なる場合のフレームヘッダ１．２．３の検出パターンを
示す。例えば、フレームヘッダ１゛が検出された場合は
、少なくともフレームヘッダ２またはフレームヘッダ３
が検出されればフレーム同期確立となる。また、フレー
ムヘッダ１がノイズ等により破壊されて検出できない場
合には、フレームヘッダ２とフレームヘッダ３の２つが
検出されればフレーム同期確立となる。

次に、上記フレームからフレームヘッダｌ、２゜３を検
出してフレーム同期をとる回路構成を第３図に示す。

本回路はシフトレジスタ５と、フレームヘッダ１．２．
３の各検出回路６，７．８と、ＡＮＤゲート（論理積回
路）９，１０．１１とＯＲゲート（論理和回路）１２か
らなるフレーム同期回路によって構成されている。

検出回路６，７．８は各々シフトレジスタ５と接続され
ている。検出回路６はＡＮＤゲートつとＡＮＤゲート１
１に、検出回路７はＡＮＤゲート９とＡＮＤゲート１０
に、検出回路８はＡＮＤゲ−）１０とＡＮＤゲート１１
にそれぞれ接続されテイル。マタ、ＡＮＤゲー）９，１
０．１１がそれぞれＯＲゲート１２に接続されている。

伝送路より送られた受信シリアルクロック及びフレーム
は、（フレームヘッダ１＋フレームヘツダ２＋フレーム
ヘツダ３）ビット分の容量を持つシフトレジスタ５に入
力保持される。人力されたフレームは検出回路６，７．
８によってフレームヘッダ１．２．３がそれぞれ同時に
検出される。

検出回路６，７．８により出力される検出信号は、第２
図に示した検出パターンに従ってデコードされる。つま
り、ＡＮＤゲート９によりフレームヘッダ１，２の検出
信号が、ＡＮＤゲート１０によりフレームヘッダ２．３
の検出信号か、ＡＮＤゲート１１によりフレームヘッダ
１．３の検出信号がデコードされる。また、フレームヘ
ッダ１゜２．３の全てが検出された場合は、ＡＮＤゲー
ト９．１０．１１の全てからデコード信号が出力される
。

そして、ＡＮＤゲート９，１０．１１の出力は、ＯＲゲ
ート１２によって論理和がとられ、ＯＲゲート１２によ
りフレーム同期確立を示す信号が出力され、送信データ
４の受信がなされる。

上述した本実施例によるフレーム同期方式では、３つの
フレームヘッダ１，２．３のうち２つが検出されれば、
フレーム同期が得られる。従って、フレームヘッダ１，
２．３のうち１つがノイズ等により破壊されてもフレー
ム同期を検出でき、また送信データ４中にフレームヘッ
ダ１，２．３の１つと同じパターンが生じても誤同期と
なることはない。

なお、上記実施例では、フレームヘッダ１．２゜３のう
ち２つを検出したときにフレーム同期が得られるように
したが、１つのフレームヘッダが検出されたときにフレ
ーム同期確立としてもよい。

また、フレームに設けるフレームヘッダの数は３つに限
られず、２つ以上であればよい。すなわち、フレームヘ
ッダの数を複数個（ｍ個）とした場合にｎ（ＩＭ（１≦
ｎ≦ｍ）のフレームヘッダを検出した場合にフレーム同
期確立とするものである。

従って、（ｍ−ｎ）個までのフレームヘッダが破壊され
てもフレーム同期を確立できるし、送信データ中にノイ
ズ等によりフレームヘッダと同じパターンが生じても（
ｍ−ｎ）個までの疑似パターンまでは許容でき誤同期と
なることはなくなる。

［発明の効果］ 以上説明したように本発明のフレーム同期方式によれば
、フレームに異なるパターンのフレームヘッダを複数個
（ｍ個）設け、前記フレームヘッダ検出口路により前記
フレームヘッダｍ個のうちｎ個（１≦ｎ≦ｍ）以上を検
出すると前記フレーム同期回路によりフレーム同期確立
を検出することにより、ノイズ等によってフレームヘッ
ダの一部が破壊されても正しくフレーム同期を確立でき
ると共に、送信データ中にフレームヘッダと同じパター
ンが生じても誤同期とならず確実なフレーム同期が行え
る。

【図面の簡単な説明】

第１図は本発明の一実施例によるフレームのフォーマッ
ト例を示す図、第２図はフレーム同期確立となる検出パ
ターンを示す図、第３図はフレームヘッダを検出してフ
レーム・同期を得る回路構成を示す図、第４図は従来の
フレームのフォーマット例を示す図である。 １．２．３・・・フレームヘッダ、４・・・送信データ
、５・・・シフトレジスタ、６，７．８・・・検出回路
、９゜１０．１１・・・ＡＮＤゲート、４１２・・・Ｏ
Ｒゲート。 第２図

Claims (1)

1. 【特許請求の範囲】 　伝送路を流れるフレームがフレームの先頭を示すフレ
   ームヘッダ及び送信データで構成され、フレームヘッダ
   検出回路で該フレームヘッダを検出するとフレーム同期
   回路によりフレーム同期確立とする通信システムにおい
   て、 前記フレームに異なるパターンのフレームヘッダを複数
   個（ｍ個）設け、前記フレームヘッダ検出回路により前
   記フレームヘッダｍ個のうちｎ個（１≦ｎ≦ｍ）以上を
   検出すると前記フレーム同期回路によりフレーム同期確
   立を検出することを特徴とするフレーム同期方式。