JPS6160039A - ｍＢ１Ｐ符号信号のパリテイビツト同期方式 - Google Patents
ｍＢ１Ｐ符号信号のパリテイビツト同期方式Info
- Publication number
- JPS6160039A JPS6160039A JP59181949A JP18194984A JPS6160039A JP S6160039 A JPS6160039 A JP S6160039A JP 59181949 A JP59181949 A JP 59181949A JP 18194984 A JP18194984 A JP 18194984A JP S6160039 A JPS6160039 A JP S6160039A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output signal
- parity
- parity bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は光フアイバ通信路等で用いられるｍＢ１Ｐ符号
信号のパリティビット同期方式に関する。
信号のパリティビット同期方式に関する。
データを通信路等を介して伝送する場合に、送られたデ
ータが正しく受信側で受は取られることが通信を正常に
行なうための大前提である。そのためには、データが伝
送される送信装置を含む通信号に、エラーを惹起せしめ
る因子がないことが望まれるのであるが、実際の通信路
には上述因子が存在する。
ータが正しく受信側で受は取られることが通信を正常に
行なうための大前提である。そのためには、データが伝
送される送信装置を含む通信号に、エラーを惹起せしめ
る因子がないことが望まれるのであるが、実際の通信路
には上述因子が存在する。
そのような因子を除去することも然る事ながら、送信さ
れるデータにエラー検出用データ乃至ビットを付加１７
、これを受信側に送り、その受信されたデータ及びエラ
ー検出用データ乃至ビットを用いて受信されたデータに
エラーが生じているか否かを検出することも必要になっ
て来る。
れるデータにエラー検出用データ乃至ビットを付加１７
、これを受信側に送り、その受信されたデータ及びエラ
ー検出用データ乃至ビットを用いて受信されたデータに
エラーが生じているか否かを検出することも必要になっ
て来る。
（発明が解決しようとする問題点）
近年、光フアイバ通信伝送においては、２値の原信号系
列のｍビット毎にそれらｍビットのためのパリティビッ
トを付加するｍＢ１Ｐ符号を用いることが考えられてい
る。このｍＢ１Ｐ符号は信号伝送速度が（ｍ＋１）／ｍ
に上昇するが、その代わりにオンラインでエラー監視を
容易に行ない得ることから、近年急速な発展をみせてい
る光フアイバ通信の伝送路符号として注目を浴びている
ものである。
列のｍビット毎にそれらｍビットのためのパリティビッ
トを付加するｍＢ１Ｐ符号を用いることが考えられてい
る。このｍＢ１Ｐ符号は信号伝送速度が（ｍ＋１）／ｍ
に上昇するが、その代わりにオンラインでエラー監視を
容易に行ない得ることから、近年急速な発展をみせてい
る光フアイバ通信の伝送路符号として注目を浴びている
ものである。
そのようなエラー監視を行なうためには送信側で挿入さ
れたパリティビット位置の同期を正しくとらなければな
らない。そのための手段の開発が現在進められている。
れたパリティビット位置の同期を正しくとらなければな
らない。そのための手段の開発が現在進められている。
本発明は上述した技術的課題に応え得るｍＢ１Ｐ符号信
号のパリティビット同期方式を提供するもの′で、その
手段はｍＢ１Ｐ符号信号とクロック信号との論理積をと
る論理積素子と、クロック信号を１／（ｍ＋１）分周す
る１、’（ｍ＋１）分周手段と、前記論理積素子の出力
信号を１／２分周する１／２分周手段と、咳１／２分周
手段の出力信号を前記１／（ｍ＋４）分周手段の出力信
号を前記１／（ｍ＋１）分周手段の出力信号に応答して
順次シフトするシフト手段と、該シフト手段のシフト位
置出力信号に応答してパリティが維持されているか否か
を検出する検出手段と、該検出手段の出力に応答して前
記１／（ｍ＋１）分周手段の入カクロフク信号を制御す
る保護手段とを備えて構成したものである。
号のパリティビット同期方式を提供するもの′で、その
手段はｍＢ１Ｐ符号信号とクロック信号との論理積をと
る論理積素子と、クロック信号を１／（ｍ＋１）分周す
る１、’（ｍ＋１）分周手段と、前記論理積素子の出力
信号を１／２分周する１／２分周手段と、咳１／２分周
手段の出力信号を前記１／（ｍ＋４）分周手段の出力信
号を前記１／（ｍ＋１）分周手段の出力信号に応答して
順次シフトするシフト手段と、該シフト手段のシフト位
置出力信号に応答してパリティが維持されているか否か
を検出する検出手段と、該検出手段の出力に応答して前
記１／（ｍ＋１）分周手段の入カクロフク信号を制御す
る保護手段とを備えて構成したものである。
本発明方式によれば、入力されるｍＢ１Ｐ符号信号の２
分の１分周信号が発生されると共に、この２分の１分周
信号が（ｍ＋１）分の１分周信号によりシフト手段にシ
フトインされ、そのシフト手段のシフト位置出力信号か
ら入力ｍＢ１Ｐ符号信号のパリティが維持されているか
否かが検出され、維持されていない場合には前記（ｍ＋
１）分の１分周手段のクロック信号を制御することによ
り入力ｍＢ１Ｐ符号信号のパリティチェックのための同
期をとることができる。
分の１分周信号が発生されると共に、この２分の１分周
信号が（ｍ＋１）分の１分周信号によりシフト手段にシ
フトインされ、そのシフト手段のシフト位置出力信号か
ら入力ｍＢ１Ｐ符号信号のパリティが維持されているか
否かが検出され、維持されていない場合には前記（ｍ＋
１）分の１分周手段のクロック信号を制御することによ
り入力ｍＢ１Ｐ符号信号のパリティチェックのための同
期をとることができる。
以下、添付図面を参照しながら本発明の詳細な説明する
。
。
第１図は本発明の一実施例を示す。この図において、■
はｒｎＢ１Ｐ符号信号を受けるデータ端子、２はクロッ
ク信号を受けるクロック端子である。
はｒｎＢ１Ｐ符号信号を受けるデータ端子、２はクロッ
ク信号を受けるクロック端子である。
これらの端子はアンド回路３の入力に接続されている。
クロック端子２は又１／（ｍ＋１）分周回路４へ接続さ
れている。アンド回路３の出力は１／２分周回路５を経
てフリップフロップＦＦＩのデータ人力りに接続され該
フリップフロップＦＦ１の出力はフリップフロップＦＦ
２のデータ人力りに接続されている。これらのフリップ
フロップＦＦ１．ＦＦ２のり０７り入力Ｃに１／（ｍ＋
１）分周回路４の出力が接続され、その各出力は排他的
論理和回路６の入力に接続されている。回路６の出力は
保護回路７を介して１／（ｍ＋１）分周回路４のクロッ
ク信号の分周制御入力に接続されている。保護回路７は
回路６からの信号に応答してｍＢ１Ｐ符号信号が伝送さ
れて来た伝送路で生ずる誤り率が許される範囲内にあれ
ば１／（ｍ＋１）分局回路３の機能をそのまま維持させ
るが、上記範囲を超える場合にはｌ／（ｍ＋１）分周回
路の出力を次々にずらせていく働きを有するものである
。
れている。アンド回路３の出力は１／２分周回路５を経
てフリップフロップＦＦＩのデータ人力りに接続され該
フリップフロップＦＦ１の出力はフリップフロップＦＦ
２のデータ人力りに接続されている。これらのフリップ
フロップＦＦ１．ＦＦ２のり０７り入力Ｃに１／（ｍ＋
１）分周回路４の出力が接続され、その各出力は排他的
論理和回路６の入力に接続されている。回路６の出力は
保護回路７を介して１／（ｍ＋１）分周回路４のクロッ
ク信号の分周制御入力に接続されている。保護回路７は
回路６からの信号に応答してｍＢ１Ｐ符号信号が伝送さ
れて来た伝送路で生ずる誤り率が許される範囲内にあれ
ば１／（ｍ＋１）分局回路３の機能をそのまま維持させ
るが、上記範囲を超える場合にはｌ／（ｍ＋１）分周回
路の出力を次々にずらせていく働きを有するものである
。
次に、この実施例の動作を説明する。
データ端子１を経てアンド回路３の一方の入力へ入力さ
れるｍＢ１Ｐ符号信号はクロック端子２を経てアンド同
士３の他方の入力へ入力されるクロック信号と論理積を
とられる。アンド回路３の出力信号はｌ／２分周回路５
にて１／２分周される。１／２分周回路５の出力信号は
１／（ｍ＋１）分周回路４で１／（ｍ＋１）分周された
クロック信号によりフリップフロップＦＦ１．ＦＦ２に
順次入力される。
れるｍＢ１Ｐ符号信号はクロック端子２を経てアンド同
士３の他方の入力へ入力されるクロック信号と論理積を
とられる。アンド回路３の出力信号はｌ／２分周回路５
にて１／２分周される。１／２分周回路５の出力信号は
１／（ｍ＋１）分周回路４で１／（ｍ＋１）分周された
クロック信号によりフリップフロップＦＦ１．ＦＦ２に
順次入力される。
従って、入力されたｍＢ１Ｐ符号信号のパリティビット
の同期がとれている場合には、そのパリティが偶パリテ
ィならば排他的論理和回路６の出力信号は“０”となり
、パリティが奇パリティならば回路６の出力信号は“ｌ
”となる。従って、回路６の出力をみれば、パリティが
誤っているか否かを知ることができる。
の同期がとれている場合には、そのパリティが偶パリテ
ィならば排他的論理和回路６の出力信号は“０”となり
、パリティが奇パリティならば回路６の出力信号は“ｌ
”となる。従って、回路６の出力をみれば、パリティが
誤っているか否かを知ることができる。
もし、パリティビットの同期がとれていない場合にはそ
のパリティが偶パリティなら排他的論理和回路６の出力
信号は“１″となり、パリティが奇パリティならば回路
６の出力信号は“０”となる。この回路６の出力信号に
応答する保護回路７は１／（ｍ＋１）分周回路４をして
その出力信号を次・Ｖにずらせていき、遂にはパリティ
ビットのための同期をとる即ち排他的論理回路６の出力
信゛号を偶パリティの場合には“Ｏ”にし、奇パリティ
の場合には１″にする。
のパリティが偶パリティなら排他的論理和回路６の出力
信号は“１″となり、パリティが奇パリティならば回路
６の出力信号は“０”となる。この回路６の出力信号に
応答する保護回路７は１／（ｍ＋１）分周回路４をして
その出力信号を次・Ｖにずらせていき、遂にはパリティ
ビットのための同期をとる即ち排他的論理回路６の出力
信゛号を偶パリティの場合には“Ｏ”にし、奇パリティ
の場合には１″にする。
第２図は本発明の他の実施例を示し、この実施例では、
第１図実施例におけるフリップフロップＦＦＩ、ＦＦ２
から成るシフトレジスタを、そのシフト位置数が上述保
護回路での保護の仕方によって決まって来る整数ｎであ
るシフトレジスタ１０とし、そのシフトレジスタ１０の
隣り合うシフト位置毎の排他的論理和を排他的論理和回
路６．。
第１図実施例におけるフリップフロップＦＦＩ、ＦＦ２
から成るシフトレジスタを、そのシフト位置数が上述保
護回路での保護の仕方によって決まって来る整数ｎであ
るシフトレジスタ１０とし、そのシフトレジスタ１０の
隣り合うシフト位置毎の排他的論理和を排他的論理和回
路６．。
６２、・・・６ｏ−１でとり、これら排他的論理和回路
の各出力信号を加算回路１１で合計し、その和が（ｎ−
１）以下の任意の値に以上又は以下であるか否かを判別
回路１２で判別し、その出力により上述保護回路が１／
（ｍ＋１）分周回路に対して果たしたと同様の機能を遂
行せしめるように構成した点に第１図実施例との差違が
ある。従って、他の構成要素には同一の参照番号を付し
てその説明を省略する。
の各出力信号を加算回路１１で合計し、その和が（ｎ−
１）以下の任意の値に以上又は以下であるか否かを判別
回路１２で判別し、その出力により上述保護回路が１／
（ｍ＋１）分周回路に対して果たしたと同様の機能を遂
行せしめるように構成した点に第１図実施例との差違が
ある。従って、他の構成要素には同一の参照番号を付し
てその説明を省略する。
このような構成上の差違により、同期化の性能゛の向上
を図ることができる。
を図ることができる。
以上説明したように、本発明によれば、■ｍＢ１Ｐ符号
信号のパリティチェックのための同期をとることができ
、 ■パリティが維持されているか否かを検出する範囲を拡
げることにより、同期化の能力を強化させ得る、等の効
果が得られる。
信号のパリティチェックのための同期をとることができ
、 ■パリティが維持されているか否かを検出する範囲を拡
げることにより、同期化の能力を強化させ得る、等の効
果が得られる。
【図面の簡単な説明】
第１図は本発明の１つの実施例を示す図、第２図は本発
明の他の実施例を示す図である。 図中、３は論理ｌｉ１素子、４は１／（ｍ＋１）分周回
路、５ば１／２分周回路、ＦＦＩ、ＦＦ２はフリップフ
ロップ、６；６１．６２． ・・・６ｎ−１は排他的
論理和回路、７は保護回路、１１は加算回路、１，２は
判別回路である。 第１図 第２図
明の他の実施例を示す図である。 図中、３は論理ｌｉ１素子、４は１／（ｍ＋１）分周回
路、５ば１／２分周回路、ＦＦＩ、ＦＦ２はフリップフ
ロップ、６；６１．６２． ・・・６ｎ−１は排他的
論理和回路、７は保護回路、１１は加算回路、１，２は
判別回路である。 第１図 第２図
Claims (3)
- （１）ｍＢ１Ｐ符号信号とクロック信号との論理積をと
る論理積素子と、前記クロック信号を１／（ｍ＋１）分
周する１／（ｍ＋１）分周手段と、前記論理積素子の出
力信号を１／２分周する１／２分周手段と、該１／２分
周手段の出力信号を前記１／（ｍ＋１）分周手段の出力
信号に応答して順次シフトするシフト手段と、該シフト
手段のシフト位置出力信号に応答してパリティが維持さ
れているか否かを検出する検出手段と、該検出手段の出
力信号に応答して前記１／（ｍ＋１）分周手段の入力ク
ロック信号を制御する保護手段とを備えたことを特徴と
するｍＢ１Ｐ符号信号のパリティビット同期方式 - （２）前記シフト手段は２つのフリップフロップから成
り、前記検出手段は該２つのフリップフロップの出力に
接続された排他的論理回路であることを特徴とする特許
請求の範囲第１項記載のｍＢ１Ｐ符号信号のパリティビ
ット同期方式。 - （３）前記シフト手段はシフト位置が伝送路で生ずる誤
りに対する保護の仕方から決められる任意の整数ｎであ
るシフトレジスタであり、前記検出手段は前記シフトレ
ジスタの隣り合うシフト位置毎の排他的論理和をとる（
ｎ−１）個の排他的論理和回路であり、前記保護手段は
前記各排他的論理和回路の出力に接続された加算回路と
、該加算回路の出力に接続された判別回路とで構成した
ことを特徴とする特許請求の範囲第１項記載のｍＢ１Ｐ
符号信号のパリティビット同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59181949A JPS6160039A (ja) | 1984-08-31 | 1984-08-31 | ｍＢ１Ｐ符号信号のパリテイビツト同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59181949A JPS6160039A (ja) | 1984-08-31 | 1984-08-31 | ｍＢ１Ｐ符号信号のパリテイビツト同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6160039A true JPS6160039A (ja) | 1986-03-27 |
Family
ID=16109692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59181949A Pending JPS6160039A (ja) | 1984-08-31 | 1984-08-31 | ｍＢ１Ｐ符号信号のパリテイビツト同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6160039A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8061985B2 (en) | 2009-04-30 | 2011-11-22 | Panasonic Corporation | Ceiling-embedded ventilation fan |
-
1984
- 1984-08-31 JP JP59181949A patent/JPS6160039A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8061985B2 (en) | 2009-04-30 | 2011-11-22 | Panasonic Corporation | Ceiling-embedded ventilation fan |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5276691A (en) | Method for the control of receiver synchronization in a mobile phone | |
| EP0443754A2 (en) | Method and apparatus for detecting a frame alignment word in a data stream | |
| JPS6160039A (ja) | ｍＢ１Ｐ符号信号のパリテイビツト同期方式 | |
| US5510786A (en) | CMI encoder circuit | |
| US6859885B2 (en) | Data reception method | |
| JPS58177049A (ja) | フレ−ム同期パタ−ン検出方式 | |
| JPS63278436A (ja) | マルチフレ−ム同期方式 | |
| KR940001511B1 (ko) | 맨체스터 코드 수신시 제어 프레임 감지회로 | |
| JPS5945738A (ja) | 直列転送デ−タチエツク方式 | |
| JPS612440A (ja) | 並列デ−タ伝送装置 | |
| JPH0294722A (ja) | パリティ監視方式 | |
| SU842791A1 (ru) | Устройство дл сравнени чисел | |
| JP2611722B2 (ja) | エラーフラグ出力回路 | |
| JPS60227549A (ja) | Ｃｍｉ復号回路 | |
| JPS5945304B2 (ja) | 二線式通信装置における回線障害検出方式 | |
| JPH0372736A (ja) | フレーム同期方式 | |
| JPS58220545A (ja) | デイジタル伝送方式 | |
| JPS63290035A (ja) | スクランブルドバイナリ型伝送装置 | |
| JPH04929A (ja) | データ受信回路 | |
| JPH056808B2 (ja) | ||
| JPS6276835A (ja) | 伝送制御方式 | |
| JPH03209532A (ja) | インタフェース回路 | |
| JPS6288435A (ja) | パリテイチエツク回路 | |
| JPS61276439A (ja) | デ−タ伝送装置 | |
| JPH07212414A (ja) | 信号伝送装置 |