JPS6276835A - 伝送制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、データの前後にスタートビットおよびストッ
プビットを＋１加して伝送する方式、いわゆる調歩同期
方式によりシリアルデータの伝送を行う伝送制御方式に
関するものである。

更に詳述すれば、本発明は、調歩期方式におけるパリテ
ィの設定制御方式に関するものである。

［従来の技術］ 従来から調歩同期方式によるシリアルデータ伝送を行う
に際し、送信側装置および受信側装置の各々においては
、通信速度、キャラクタ長、パリティ等の必要設定条件
を独立して設定することが行われていた。

［発明が解決しようとする問題点］ 従って、上記必要設定条件を送受信装置間で等しく設定
するためには、各々の装置のオペレータが連絡を取り合
うか、あるいは−人のオペレータが離れた位置にある通
信装置を操作して設定しなければならないといった不便
が有った。

しかも、各々の装置に対して異った設定をした場合には
、パリティエラーを生じる等の欠点があった。

よって本発明の目的は、送信側装置から送信されるデー
タフレームのパリティを判別し、受信側装置のパリティ
を誤りなく設定し得るようにした伝送制御方式を提供す
ることにある。

［問題点を解決するためのｆ段］ 本発明では、データ通信速度およびキャラクタ長が等し
く設定されている通信装置間において調歩同期方式によ
るシリアルデータ通信を行うに際して、送信側装置から
送１１１されるデータを受信することにより、当該送信
側装置に設定されているパリティを判別するよう構成す
る。

［実施例］ 以下、実施例に基づいて本発明の詳細な説明する。

第１図は、本発明を適用した受信側装置の概略ブロック
図である。本図において、ｌは送信側装置から送出され
るデータフレーム８を受信するレシーバ、２は！、ＩＪ
替スイッチ、３はスタートビット検出回路、４はデータ
の伝送速度に合わせたクロック信号を生成する回路、５
はパリティ判別回路、６は中央処理装置、７はシリアル
通信用ＬＳＩである。

第２図に示すタイミングチャートにおいて、８は送信側
装置から送出されるデータフレーム全体、９はクロック
生成回路４から送出されるクロック信号、１０はスター
トビット、１１はデータ部、１２はパリティビット、１
３はスタートビットである。

第３図は、本実施例に従ってパリティを自動設定するた
めの制御手順を示すフローチャートである。

以下、第３図に沿って本実施例の動作を説明する。

まず、切替スイッチ２をＡ側にセットしくステップ５１
４）、必要な通信条件がすべて設定されている送信側装
置からデータを受信する（ステップ５１５）。なお、こ
のとき受信側装置は送信側装置のデータ伝送速度および
キャラクタ長を既に知っているものとする。

次に、受信側装置に備えであるスタートビット検出回路
３にて受信データのスタートビットを検出し、その旨を
パリティ判別回路５に知らせる（ステップ５ＩＢ）。

送信側装置のデータ伝送速度に合わせて生成されたクロ
ック信号９に基づき、パリティ判別回路５は、データ部
１１およびパリティビット１２に含まれる論理“ｌ”の
ビット数をカウントする（ステップ５１７）。そして、
そのカウント値が偶数であれば（ステップ５１８）、送
信側装置に設定されているパリティは偶数パリティであ
ると判断する（ステップ５１８）。また、に記カウント
値が奇数であれば（ステップ９１Ｂ）、送信側装置に設
定されているパリティは奇数パリティであると判断する
（ステップ５２０）。

偶数パリティであるか、あるいは奇数パリティであるか
を知らされた中央処理装置６は、送信側装置に設定され
ているパリティと等しくなるよう受信側装置の通信用Ｌ
ＳＩ７にパリティの設定を行う（ステップ５２１）。

以−１−の手順によりパリティの設定を終ｒし、切替ス
イッチ２をＢ側にセットする（ステップ５２２）。

ト述した実施例のほか、送信側装置に設定されているパ
リティを判別する方法として、予め通信用ＬＳＩ７に仮
のパリティ設定をしておき、ある１つの任意データを受
信した際にパリティエラーが生じればパリティ設定を変
更しく例えば仮に偶数パリティとした場合は、奇数パリ
ティに変更する）、パリティエラーが生じなければ仮の
設定をそのままパリティ設定とすることも可能である。

また、データ受信中にパリティエラーが連続して生じた
場合には、切替スイッチ２を自動的にＡ側にセットする
機能を備えることにより、パリティの再設定を自動的に
行うことも可能である。

［発明の効果］ 以−１−説明したとおり本発明によれば、送信側装置か
ら１つの任意データを受信してそのパリエイを判別し、
判別結果に合わせて受信側のパリティを設定（必要によ
り自動設定）することにより、オペレータの操作を容易
にするのみならず、誤設定による受信エラーを抑制する
ことができるという格別の効果が得られる。

【図面の簡単な説明】

第１図は本発明を適用した受信側装置の構成を示すブロ
ック図、 第２図はデータフレームおよびビット数カウント用クロ
ックを示すタイミングチャート、第３図は本実施例によ
る制御手順を示すフローチャートである。 ｌ・・・レシーバ、 ２・・・切替スイッチ、 ３・・・スタートビット検出回路、 ４・・・クロック生成回路、 ５・・・パリティ判別回路、 ６・・・中央処理装置、 ７・・・シリアル通信用１．ＳＩ、 ８・・・調歩同期方式によるシリアル伝送時のデータフ
レーム、 ９・・・パリティ判別回路５に入力Ｓれるクロック信吟
、 １０・・・スタートビット、 １１・・・データ部、 １２・・・パリティビット・ １３・・・ストップビット。 （幣 ｉト　　　　　　竪 句　　　　　さ 第３図 Ｉｎ／’

Claims (1)

1. 【特許請求の範囲】 １）データ通信速度およびキャラクタ長が等しく設定さ
   れている通信装置間において調歩同期方式によるシリア
   ルデータ通信を行うに際し て、 装備側装置から送出されるデータを受信することにより
   、当該送信側装置に設定されているパリティを判別する
   ようにしたことを特徴とする伝送制御方式。 ２）前記送信側装置に設定されているパリティに合わせ
   て、受信側装置のパリティを設定するようにしたことを
   特徴とする特許請求の範囲第１項記載の伝送制御方式。