JPH0143501B2 - - Google Patents
Info
- Publication number
- JPH0143501B2 JPH0143501B2 JP54044667A JP4466779A JPH0143501B2 JP H0143501 B2 JPH0143501 B2 JP H0143501B2 JP 54044667 A JP54044667 A JP 54044667A JP 4466779 A JP4466779 A JP 4466779A JP H0143501 B2 JPH0143501 B2 JP H0143501B2
- Authority
- JP
- Japan
- Prior art keywords
- loop
- data
- frame
- frames
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 27
- 238000001514 detection method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 101000741965 Homo sapiens Inactive tyrosine-protein kinase PRAG1 Proteins 0.000 description 1
- 102100038659 Inactive tyrosine-protein kinase PRAG1 Human genes 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/437—Ring fault isolation or reconfiguration
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
本発明は、一本の伝送路にてループ状データ伝
送網を構成し、端局相互間のデータ伝送を行うデ
ータハイウエイ装置に関し、特にループ上の宛て
先不明となつたフレームが永久回転するのを防止
する機能を備えたデータハイウエイ中央制御装置
に関するものである。
送網を構成し、端局相互間のデータ伝送を行うデ
ータハイウエイ装置に関し、特にループ上の宛て
先不明となつたフレームが永久回転するのを防止
する機能を備えたデータハイウエイ中央制御装置
に関するものである。
第１図にデータハイウエイ装置のシステム構成
図を示す。ここにST０はデータハイウエイ中央
制御装置、ST１〜ST３はデータハイウエイ端局
装置、Ｄ０〜Ｄ３は端末装置、１はループ伝送路
を示している。第２図にデータフオーマツトを示
す。第２図においてSYNCは同期ビツト、FBは
フラグビツト、DAは相手局アドレス（宛て先）、
SAは発信局アドレス、DWはデータワードを示
している。
図を示す。ここにST０はデータハイウエイ中央
制御装置、ST１〜ST３はデータハイウエイ端局
装置、Ｄ０〜Ｄ３は端末装置、１はループ伝送路
を示している。第２図にデータフオーマツトを示
す。第２図においてSYNCは同期ビツト、FBは
フラグビツト、DAは相手局アドレス（宛て先）、
SAは発信局アドレス、DWはデータワードを示
している。
第３図に従来のデータハイウエイ中央制御装置
を示し、ループ伝送路からの信号を受信あるいは
送信するための符号変換回路２、データを受信再
生するためのデータ再生回路３、受信タイミング
を再生するためのAPC回路４、ループ伝送路の
同期を制御するためのループ制御回路５、端末装
置とのインターフエイス回路６で構成されてい
る。
を示し、ループ伝送路からの信号を受信あるいは
送信するための符号変換回路２、データを受信再
生するためのデータ再生回路３、受信タイミング
を再生するためのAPC回路４、ループ伝送路の
同期を制御するためのループ制御回路５、端末装
置とのインターフエイス回路６で構成されてい
る。
各端局は、送信するデータが発生すると、空フ
レームをさがし空フレームを見つけると、そのフ
レームにデータを乗せて送信する。つまり各端局
は空フレームを自由に使うことが出来る。また、
各端局は、送信するデータが無い場合には、伝送
時にアクセスせず、空フレームは空フレームのま
ま通過させている。つまり常時１フレームを使用
しているのではなく、データを送信するときにの
みフレームを使用している。
レームをさがし空フレームを見つけると、そのフ
レームにデータを乗せて送信する。つまり各端局
は空フレームを自由に使うことが出来る。また、
各端局は、送信するデータが無い場合には、伝送
時にアクセスせず、空フレームは空フレームのま
ま通過させている。つまり常時１フレームを使用
しているのではなく、データを送信するときにの
みフレームを使用している。
第１図においてST０にアドレス「０」を、ST
１にアドレス「１」を、ST２にアドレス「２」
を、ST３にアドレス「３」を割り当てておく。
いま、第１図において、ST１からST２へデータ
を伝送する場合を考える。ST１は、空のフレー
ムを見つけて宛て先DAを２、発信局アドレス
SAを１としてデータを送信するST２は宛て先
DAが２であるのでDATAを受信し、ST１へ
ACKを返送する。その場合、宛て先DAを１に、
発信局アドレスSAを２に、データワードDWに
ACKをのせて受信したときと同一フレームでST
１へ送信する。次に、ST１では宛て先DAが１
のフレームを受信し、ST２よりACKが返送され
てきたことを確認し、データ伝送を終了する。し
たがつて、ST１からST２へのデータ伝送におい
て、ST１がACKを受け取るまでの間は、ST１
が送信したフレームは１フレームのみである。
１にアドレス「１」を、ST２にアドレス「２」
を、ST３にアドレス「３」を割り当てておく。
いま、第１図において、ST１からST２へデータ
を伝送する場合を考える。ST１は、空のフレー
ムを見つけて宛て先DAを２、発信局アドレス
SAを１としてデータを送信するST２は宛て先
DAが２であるのでDATAを受信し、ST１へ
ACKを返送する。その場合、宛て先DAを１に、
発信局アドレスSAを２に、データワードDWに
ACKをのせて受信したときと同一フレームでST
１へ送信する。次に、ST１では宛て先DAが１
のフレームを受信し、ST２よりACKが返送され
てきたことを確認し、データ伝送を終了する。し
たがつて、ST１からST２へのデータ伝送におい
て、ST１がACKを受け取るまでの間は、ST１
が送信したフレームは１フレームのみである。
次に伝送路でエラーが発生した場合を考える。
エラーが発生しない場合と同様、ST１は宛て先
DAを２、発信局アドレスSAを１として、デー
タを送信する。ここで、ST１からST２への伝送
路上でエラーが発生し、宛て先DAの２が４に誤
つたとすると、送信フレームは、宛て先DAが
４、発信局アドレスSAが１となつたフレームに
変化する。このフレームは宛て先DAが４である
ので、第１図の端局にはこのDAが４の端局は存
在せず、従つて、どの端局もこのフレームを受信
することができない。もちろん発信局であるST
１も受信しない。このようにして宛て先不明のフ
レームが１個発生するが、端局数がｎの場合に
は、最大ｎ個の宛て先不明のフレームが発生す
る。さらに、後述するように、ループ上の遅延を
調整するため、結果的には最大ｎ＋１個のフレー
ムが空でなくなる。その結果、ループ上存在する
伝送可能なフレーム数が減少し、最悪の場合、ル
ープ上に伝送可能なフレームがなくなり、伝送不
能となるという欠点を有していた。
エラーが発生しない場合と同様、ST１は宛て先
DAを２、発信局アドレスSAを１として、デー
タを送信する。ここで、ST１からST２への伝送
路上でエラーが発生し、宛て先DAの２が４に誤
つたとすると、送信フレームは、宛て先DAが
４、発信局アドレスSAが１となつたフレームに
変化する。このフレームは宛て先DAが４である
ので、第１図の端局にはこのDAが４の端局は存
在せず、従つて、どの端局もこのフレームを受信
することができない。もちろん発信局であるST
１も受信しない。このようにして宛て先不明のフ
レームが１個発生するが、端局数がｎの場合に
は、最大ｎ個の宛て先不明のフレームが発生す
る。さらに、後述するように、ループ上の遅延を
調整するため、結果的には最大ｎ＋１個のフレー
ムが空でなくなる。その結果、ループ上存在する
伝送可能なフレーム数が減少し、最悪の場合、ル
ープ上に伝送可能なフレームがなくなり、伝送不
能となるという欠点を有していた。
なお、ACK、NACKが返つてこないときは、
一般には一定時間まつてから再度同じデータを送
信するか、または別のデータを送信する。その時
は、空フレームを見つけ、そのフレームにデータ
を乗せて送信する。
一般には一定時間まつてから再度同じデータを送
信するか、または別のデータを送信する。その時
は、空フレームを見つけ、そのフレームにデータ
を乗せて送信する。
本発明の目的は、DAの誤つた宛て先不明のフ
レームをループより取り除くようにしたデータハ
イウエイ中央制御装置を提供することにある。
レームをループより取り除くようにしたデータハ
イウエイ中央制御装置を提供することにある。
データハイウエイ中央制御装置におけるループ
制御回路５は、伝送路および各端局で生じる伝送
遅延時間を補正し、ループ上に第２図で示される
フレームを端局の数だけ存在するように制御して
いる。伝送遅延時間を補正しないとすると、デー
タハイウエイ中央制御装置ST０の出力と入力と
の時間関係は第５図の様になる。伝送遅延時間が
フレームの整数倍にならないため、入力のSYNC
と出力のSYNCの間にT1の時間差が生じる。こ
のためデータハイウエイ中央制御装置ST０では
入力をそのまま出力に送出することが出来ない。
そこで、ループ制御回路５にて入力をさらにT2
だけ遅らせ、入力のSYNCと出力のSYNCの時間
差を等価的に無くしている。この関係を第６図に
示す。これをループ伝送路上で考えると、データ
ハイウエイ中央制御装置ST０の入力と出力で同
期をとるために、１フレーム分のタイムスロツト
が増えたことになる。つまりループ上の端局装置
数をｎとすれば（中央制御局も含む）、ｎ＋１の
フレームがループ上に有るということになる。ま
た、各端局相互間では、ACK、NAKの受け渡し
を行つているため１回の伝送に使用されるフレー
ムは、ループをかならず一周する。つまり端局１
局が専有できるフレームはループ上では、かなら
ず１フレームだけである。したがつて、上述のよ
うな遅延調整の結果、端局数ｎより１個多い（ｎ
＋１）個のフレームがループ上に存在するため、
結果的にループ上には少なくとも１つのフレーム
が、どこの端局も使用していない空のフレームと
して存在している。
制御回路５は、伝送路および各端局で生じる伝送
遅延時間を補正し、ループ上に第２図で示される
フレームを端局の数だけ存在するように制御して
いる。伝送遅延時間を補正しないとすると、デー
タハイウエイ中央制御装置ST０の出力と入力と
の時間関係は第５図の様になる。伝送遅延時間が
フレームの整数倍にならないため、入力のSYNC
と出力のSYNCの間にT1の時間差が生じる。こ
のためデータハイウエイ中央制御装置ST０では
入力をそのまま出力に送出することが出来ない。
そこで、ループ制御回路５にて入力をさらにT2
だけ遅らせ、入力のSYNCと出力のSYNCの時間
差を等価的に無くしている。この関係を第６図に
示す。これをループ伝送路上で考えると、データ
ハイウエイ中央制御装置ST０の入力と出力で同
期をとるために、１フレーム分のタイムスロツト
が増えたことになる。つまりループ上の端局装置
数をｎとすれば（中央制御局も含む）、ｎ＋１の
フレームがループ上に有るということになる。ま
た、各端局相互間では、ACK、NAKの受け渡し
を行つているため１回の伝送に使用されるフレー
ムは、ループをかならず一周する。つまり端局１
局が専有できるフレームはループ上では、かなら
ず１フレームだけである。したがつて、上述のよ
うな遅延調整の結果、端局数ｎより１個多い（ｎ
＋１）個のフレームがループ上に存在するため、
結果的にループ上には少なくとも１つのフレーム
が、どこの端局も使用していない空のフレームと
して存在している。
ここで、（ｎ＋１）フレームがループ上に存在
することを第８図および第９図を参照して説明す
る。第８図において端局はＡ、Ｂ、Ｃの３局で、
Ａ局が中央制御局である。第９図の波形１〜７は
第７図中それぞれの点１〜７のフレームの状態を
示している。第７図において、Ａ局より送信され
るデータをＡ、ＢおよびＣ局より送信されるデー
タＢおよびＣとする。これらデータＡ〜Ｃは第９
図中のＡ、Ｂ、Ｃに対応している。データの送受
は正しく行われているものとして説明する。
することを第８図および第９図を参照して説明す
る。第８図において端局はＡ、Ｂ、Ｃの３局で、
Ａ局が中央制御局である。第９図の波形１〜７は
第７図中それぞれの点１〜７のフレームの状態を
示している。第７図において、Ａ局より送信され
るデータをＡ、ＢおよびＣ局より送信されるデー
タＢおよびＣとする。これらデータＡ〜Ｃは第９
図中のＡ、Ｂ、Ｃに対応している。データの送受
は正しく行われているものとして説明する。
波形２および３に示すように、第８図のＢ局の
点２に入力した空フレームは、Ｂ局で使用され
る。また、このＢ局は空フレームの後に受信した
自局フレームＢを、自局の送信すべきデータがな
いときには空フレームとして波形３に示すように
出力する。このようにすることにより、他の局が
使用できる空フレームの数を増やし、通信の機会
を増している。同様にＣ局の点４に入力した空フ
レームはＣ局で使用され、その後の自局フレーム
Ｃを、自局に送信すべきデータがないときには空
フレームとして、波形５のように出力する。同様
の動作がＡ局においても行われ、そのときの出力
は波形１のように表示される。従つて、伝送路に
ｎ＋１個のフレームが存在することになる。
点２に入力した空フレームは、Ｂ局で使用され
る。また、このＢ局は空フレームの後に受信した
自局フレームＢを、自局の送信すべきデータがな
いときには空フレームとして波形３に示すように
出力する。このようにすることにより、他の局が
使用できる空フレームの数を増やし、通信の機会
を増している。同様にＣ局の点４に入力した空フ
レームはＣ局で使用され、その後の自局フレーム
Ｃを、自局に送信すべきデータがないときには空
フレームとして、波形５のように出力する。同様
の動作がＡ局においても行われ、そのときの出力
は波形１のように表示される。従つて、伝送路に
ｎ＋１個のフレームが存在することになる。
本発明は、データハイウエイ中央制御装置にお
いて、この空フレームを監視し、ｎ＋１個のフレ
ームの中に空のフレームが１つもない（ループ上
に空のフレームがない）場合に宛て先の誤つたフ
レームが存在していると判断し、ｎ＋１個のフレ
ームの間、つまり１ループ上のタイムスロツトす
べてを禁止する（空の状態とする）ことによつ
て、宛て先不明のフレームをループ上から取り除
くことが出来るようにしたことを特徴とするデー
タハイウエイ中央制御装置である。
いて、この空フレームを監視し、ｎ＋１個のフレ
ームの中に空のフレームが１つもない（ループ上
に空のフレームがない）場合に宛て先の誤つたフ
レームが存在していると判断し、ｎ＋１個のフレ
ームの間、つまり１ループ上のタイムスロツトす
べてを禁止する（空の状態とする）ことによつ
て、宛て先不明のフレームをループ上から取り除
くことが出来るようにしたことを特徴とするデー
タハイウエイ中央制御装置である。
次に本発明の実施例について図面を参照して説
明する。第４図に、本発明に係るデータハイウエ
イ中央制御装置の構成図を示す。ここに、７は本
発明を特徴づけるループクリア回路である。ルー
プ伝送路より入力された信号は符号変換回路２、
APC回路４、データ再生回路３にて受信され、
ループ制御回路５にてループの制御が行われる。
そのループ制御を行つている間にそのフレームが
空のフレームであるかどうか判定し、空でないフ
レーム数を計数する。ループ上の端局数をｎとす
ると、ｎ＋１個のフレームの中に空フレームが１
つも無かつた場合は、少なくとも１つのフレーム
は宛て先不明のフレームであると判定し、その時
からｎ＋１個のフレームをすべて空のフレームに
なるように制御する。そのことによつてループ上
から宛て先不明のフレームを取り除くことができ
る。
明する。第４図に、本発明に係るデータハイウエ
イ中央制御装置の構成図を示す。ここに、７は本
発明を特徴づけるループクリア回路である。ルー
プ伝送路より入力された信号は符号変換回路２、
APC回路４、データ再生回路３にて受信され、
ループ制御回路５にてループの制御が行われる。
そのループ制御を行つている間にそのフレームが
空のフレームであるかどうか判定し、空でないフ
レーム数を計数する。ループ上の端局数をｎとす
ると、ｎ＋１個のフレームの中に空フレームが１
つも無かつた場合は、少なくとも１つのフレーム
は宛て先不明のフレームであると判定し、その時
からｎ＋１個のフレームをすべて空のフレームに
なるように制御する。そのことによつてループ上
から宛て先不明のフレームを取り除くことができ
る。
次に第７図に、ループクリア回路の例を示す。
８はSYNC検出回路、９はそのフレームが空かど
うか判定するFB判定回路、１０は空でないフレ
ームを計数するカウンタ、１１はスイツチ群１３
で設定されたループ上の端局数ｎに１を加える演
算回路１２により設定された値ｎ＋１と比較する
演算回路、１４は演算回路１１により比較されｎ
＋１フレーム中に空フレームが無かつた時、次の
ｎ＋１フレーム間、出力禁止信号を保持する保持
回路、１５は単一パルスを発生するモノマルチ、
１６は出力を禁止し、SYNCとFBを挿入するた
めのゲート回路である。
８はSYNC検出回路、９はそのフレームが空かど
うか判定するFB判定回路、１０は空でないフレ
ームを計数するカウンタ、１１はスイツチ群１３
で設定されたループ上の端局数ｎに１を加える演
算回路１２により設定された値ｎ＋１と比較する
演算回路、１４は演算回路１１により比較されｎ
＋１フレーム中に空フレームが無かつた時、次の
ｎ＋１フレーム間、出力禁止信号を保持する保持
回路、１５は単一パルスを発生するモノマルチ、
１６は出力を禁止し、SYNCとFBを挿入するた
めのゲート回路である。
DIN1より入力されたフレームは検出回路８にて
SYNCを検出し、判定回路９にて空かどうか判定
される。空でないときは、検出回路８より出力さ
れるパルスをカウンタ１０で計数加算して行く。
空の時は判定回路９より出力されるパルスにてカ
ウンタ１０がクリアされる。スイツチ群１３にて
ループ上の端局数ｎが設定されていると、演算回
路１２によつてｎ＋１の値に変換され、この値と
カウンタ１０の値とが演算回路１１で比較され
る。空フレームでないフレームがｎ＋１個つづく
と、カウンタ１０の値はｎ＋１となり、演算回路
１１で比較され、保持回路１４にパルスが送出さ
れる。保持回路１４はこのパルスで動作しループ
制御回路５の出力DIN2より入つて来るフレームを
ゲート１６で禁止の状態とする。つまりｎ＋１フ
レームの間、SYNCとFB（空の状態を示してい
る）のみをDOUTに送出し、SA、DA、DWは何も
ない状態に保持する。モノマルチ１５で保持回路
１４が動作したときカウンタ１０をクリヤし、
DIN1から入つて来るフレームがｎ＋１個となるま
でカウンタ１０で計数する。その結果で保持回路
１４をもとの状態にもどし、ゲート１６の保持を
解きDIN2より入つて来るフレームはそのままDOUT
より送出される。
SYNCを検出し、判定回路９にて空かどうか判定
される。空でないときは、検出回路８より出力さ
れるパルスをカウンタ１０で計数加算して行く。
空の時は判定回路９より出力されるパルスにてカ
ウンタ１０がクリアされる。スイツチ群１３にて
ループ上の端局数ｎが設定されていると、演算回
路１２によつてｎ＋１の値に変換され、この値と
カウンタ１０の値とが演算回路１１で比較され
る。空フレームでないフレームがｎ＋１個つづく
と、カウンタ１０の値はｎ＋１となり、演算回路
１１で比較され、保持回路１４にパルスが送出さ
れる。保持回路１４はこのパルスで動作しループ
制御回路５の出力DIN2より入つて来るフレームを
ゲート１６で禁止の状態とする。つまりｎ＋１フ
レームの間、SYNCとFB（空の状態を示してい
る）のみをDOUTに送出し、SA、DA、DWは何も
ない状態に保持する。モノマルチ１５で保持回路
１４が動作したときカウンタ１０をクリヤし、
DIN1から入つて来るフレームがｎ＋１個となるま
でカウンタ１０で計数する。その結果で保持回路
１４をもとの状態にもどし、ゲート１６の保持を
解きDIN2より入つて来るフレームはそのままDOUT
より送出される。
以上の説明から明らかなように、本発明はデー
タハイウエイ中央制御装置において、ループ上の
端局数ｎを設定し、ｎ＋１個のフレーム中に空の
フレームが１つも無いことを判定し、その結果１
ループ上のｎ＋１個のフレームすべてを空のフレ
ームにすることにより、宛て先不明のフレームを
取り除くことが出来るという効果を有する。
タハイウエイ中央制御装置において、ループ上の
端局数ｎを設定し、ｎ＋１個のフレーム中に空の
フレームが１つも無いことを判定し、その結果１
ループ上のｎ＋１個のフレームすべてを空のフレ
ームにすることにより、宛て先不明のフレームを
取り除くことが出来るという効果を有する。
第１図はデータハイウエイ装置のシステム構成
図、第２図はデータフオーマツト、第３図は従来
のデータハイウエイ中央制御装置の構成図、第４
図は本発明によるデータハイウエイ中央制御装置
の一実施例のブロツク図、第５図はループ制御を
行わなかつた時のデータハイウエイ中央制御装置
の出力と入力のタイムチヤート、第６図はループ
制御を行つた時のデータハイウエイ中央制御装置
の出力と入力のタイムチヤート、第７図は本発明
に用いるループクリア回路の一例を示すブロツク
図である。第８図および第９図１〜７はｎ＋１個
のフレームの存在を説明する図である。 ST０……データハイウエイ中央制御装置、ST
１〜ST３……データハイウエイ端局装置、Ｄ０
〜Ｄ３……端末装置、１……ループ伝送路、
SYNC……同期ビツト、FB……フラグビツト、
DA……相手局（宛て先）アドレス、SA……発
信元アドレス、DW……データ・ワード、２……
符号変換回路、３……データ再生回路、４……タ
イミング再生回路、５……ループ同期制御回路、
６……インターフエイス回路、７……ループクリ
ア回路、８……SYNC検出回路、９……FB判定
回路、１０……カウンタ、１１……演算回路、１
２……演算回路、１３……スイツチ群、１４……
保持回路、１５……モノマルチ、１６……ゲート
回路。
図、第２図はデータフオーマツト、第３図は従来
のデータハイウエイ中央制御装置の構成図、第４
図は本発明によるデータハイウエイ中央制御装置
の一実施例のブロツク図、第５図はループ制御を
行わなかつた時のデータハイウエイ中央制御装置
の出力と入力のタイムチヤート、第６図はループ
制御を行つた時のデータハイウエイ中央制御装置
の出力と入力のタイムチヤート、第７図は本発明
に用いるループクリア回路の一例を示すブロツク
図である。第８図および第９図１〜７はｎ＋１個
のフレームの存在を説明する図である。 ST０……データハイウエイ中央制御装置、ST
１〜ST３……データハイウエイ端局装置、Ｄ０
〜Ｄ３……端末装置、１……ループ伝送路、
SYNC……同期ビツト、FB……フラグビツト、
DA……相手局（宛て先）アドレス、SA……発
信元アドレス、DW……データ・ワード、２……
符号変換回路、３……データ再生回路、４……タ
イミング再生回路、５……ループ同期制御回路、
６……インターフエイス回路、７……ループクリ
ア回路、８……SYNC検出回路、９……FB判定
回路、１０……カウンタ、１１……演算回路、１
２……演算回路、１３……スイツチ群、１４……
保持回路、１５……モノマルチ、１６……ゲート
回路。
Claims (1)
- 【特許請求の範囲】 １ （Ｎ−１）個のデータハイウエイ装置と１個
のデータハイウエイ中央制御装置がループ状伝送
路で接続され、前記各データハイウエイ装置およ
びデータハイウエイ中央制御装置は送信アドレ
ス、宛先アドレスおよびデータとから構成される
フレームを前記ループ状伝送路に送出するループ
状伝送システムの前記伝送路上に（Ｎ＋１）個の
フレームが存在するよう前記フレームの遅延を調
整するデータハイウエイ中央制御装置において、 前記数（Ｎ＋１）を設定する手段と、 前記フレームが空きか否かを検出する検出回路
と、 前記ループ上のフレームの数の計数を前記検出
回路の空フレーム検出信号に基いて開始するカウ
ンタと、 このカウント結果が前記数（Ｎ＋１）になつた
とき出力を発生する比較回路と、 前記比較回路の出力信号に応答して前記ループ
上にあるすべてのフレームを取り除くゲート回路
とから構成されたことを特徴とするデータハイウ
エイ中央制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4466779A JPS55136747A (en) | 1979-04-12 | 1979-04-12 | Data highway central control unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4466779A JPS55136747A (en) | 1979-04-12 | 1979-04-12 | Data highway central control unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55136747A JPS55136747A (en) | 1980-10-24 |
| JPH0143501B2 true JPH0143501B2 (ja) | 1989-09-21 |
Family
ID=12697791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4466779A Granted JPS55136747A (en) | 1979-04-12 | 1979-04-12 | Data highway central control unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55136747A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2586195B2 (ja) * | 1990-08-30 | 1997-02-26 | セイコーエプソン株式会社 | 液晶表示装置 |
-
1979
- 1979-04-12 JP JP4466779A patent/JPS55136747A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55136747A (en) | 1980-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0372567B1 (en) | Polling communication system with priority control | |
| US4337465A (en) | Line driver circuit for a local area contention network | |
| US4332027A (en) | Local area contention network data communication system | |
| CA2104897C (en) | Access system | |
| EP0130206B1 (en) | Method and apparatus for bus contention resolution | |
| EP0100662A2 (en) | Digital communication system | |
| US4506361A (en) | Retransmission control system | |
| GB2127255A (en) | Improvements in or relating to data interconnecting networks | |
| US5430843A (en) | Data transmission system and method for transmitting data having real-time and non-real-time characteristics | |
| US7177283B2 (en) | Transmitting and receiving circuit and transmitting and receiving method | |
| JPH07321759A (ja) | 通信方式 | |
| JP2753915B2 (ja) | 通信制御装置 | |
| US5422877A (en) | Dual bus switching | |
| JPS61161842A (ja) | 信号送出方式 | |
| JPH0143501B2 (ja) | ||
| JPH0457140B2 (ja) | ||
| JPH07193616A (ja) | パケット伝送方法 | |
| JPH084269B2 (ja) | 通信システム | |
| JP3096485B2 (ja) | 伝送制御方式 | |
| JPH053478A (ja) | 多重通信制御装置 | |
| JP2544860B2 (ja) | 信号伝送方式 | |
| JPS6276835A (ja) | 伝送制御方式 | |
| JPS6130836A (ja) | デイジタル信号伝送方式 | |
| JPS6366462B2 (ja) | ||
| JPH0457139B2 (ja) |