JPH0143501B2 - - Google Patents
Info
- Publication number
- JPH0143501B2 JPH0143501B2 JP54044667A JP4466779A JPH0143501B2 JP H0143501 B2 JPH0143501 B2 JP H0143501B2 JP 54044667 A JP54044667 A JP 54044667A JP 4466779 A JP4466779 A JP 4466779A JP H0143501 B2 JPH0143501 B2 JP H0143501B2
- Authority
- JP
- Japan
- Prior art keywords
- loop
- data
- frame
- frames
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 27
- 238000001514 detection method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 101000741965 Homo sapiens Inactive tyrosine-protein kinase PRAG1 Proteins 0.000 description 1
- 102100038659 Inactive tyrosine-protein kinase PRAG1 Human genes 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/437—Ring fault isolation or reconfiguration
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
本発明は、一本の伝送路にてループ状データ伝
送網を構成し、端局相互間のデータ伝送を行うデ
ータハイウエイ装置に関し、特にループ上の宛て
先不明となつたフレームが永久回転するのを防止
する機能を備えたデータハイウエイ中央制御装置
に関するものである。
送網を構成し、端局相互間のデータ伝送を行うデ
ータハイウエイ装置に関し、特にループ上の宛て
先不明となつたフレームが永久回転するのを防止
する機能を備えたデータハイウエイ中央制御装置
に関するものである。
第1図にデータハイウエイ装置のシステム構成
図を示す。ここにST0はデータハイウエイ中央
制御装置、ST1〜ST3はデータハイウエイ端局
装置、D0〜D3は端末装置、1はループ伝送路
を示している。第2図にデータフオーマツトを示
す。第2図においてSYNCは同期ビツト、FBは
フラグビツト、DAは相手局アドレス(宛て先)、
SAは発信局アドレス、DWはデータワードを示
している。
図を示す。ここにST0はデータハイウエイ中央
制御装置、ST1〜ST3はデータハイウエイ端局
装置、D0〜D3は端末装置、1はループ伝送路
を示している。第2図にデータフオーマツトを示
す。第2図においてSYNCは同期ビツト、FBは
フラグビツト、DAは相手局アドレス(宛て先)、
SAは発信局アドレス、DWはデータワードを示
している。
第3図に従来のデータハイウエイ中央制御装置
を示し、ループ伝送路からの信号を受信あるいは
送信するための符号変換回路2、データを受信再
生するためのデータ再生回路3、受信タイミング
を再生するためのAPC回路4、ループ伝送路の
同期を制御するためのループ制御回路5、端末装
置とのインターフエイス回路6で構成されてい
る。
を示し、ループ伝送路からの信号を受信あるいは
送信するための符号変換回路2、データを受信再
生するためのデータ再生回路3、受信タイミング
を再生するためのAPC回路4、ループ伝送路の
同期を制御するためのループ制御回路5、端末装
置とのインターフエイス回路6で構成されてい
る。
各端局は、送信するデータが発生すると、空フ
レームをさがし空フレームを見つけると、そのフ
レームにデータを乗せて送信する。つまり各端局
は空フレームを自由に使うことが出来る。また、
各端局は、送信するデータが無い場合には、伝送
時にアクセスせず、空フレームは空フレームのま
ま通過させている。つまり常時1フレームを使用
しているのではなく、データを送信するときにの
みフレームを使用している。
レームをさがし空フレームを見つけると、そのフ
レームにデータを乗せて送信する。つまり各端局
は空フレームを自由に使うことが出来る。また、
各端局は、送信するデータが無い場合には、伝送
時にアクセスせず、空フレームは空フレームのま
ま通過させている。つまり常時1フレームを使用
しているのではなく、データを送信するときにの
みフレームを使用している。
第1図においてST0にアドレス「0」を、ST
1にアドレス「1」を、ST2にアドレス「2」
を、ST3にアドレス「3」を割り当てておく。
いま、第1図において、ST1からST2へデータ
を伝送する場合を考える。ST1は、空のフレー
ムを見つけて宛て先DAを2、発信局アドレス
SAを1としてデータを送信するST2は宛て先
DAが2であるのでDATAを受信し、ST1へ
ACKを返送する。その場合、宛て先DAを1に、
発信局アドレスSAを2に、データワードDWに
ACKをのせて受信したときと同一フレームでST
1へ送信する。次に、ST1では宛て先DAが1
のフレームを受信し、ST2よりACKが返送され
てきたことを確認し、データ伝送を終了する。し
たがつて、ST1からST2へのデータ伝送におい
て、ST1がACKを受け取るまでの間は、ST1
が送信したフレームは1フレームのみである。
1にアドレス「1」を、ST2にアドレス「2」
を、ST3にアドレス「3」を割り当てておく。
いま、第1図において、ST1からST2へデータ
を伝送する場合を考える。ST1は、空のフレー
ムを見つけて宛て先DAを2、発信局アドレス
SAを1としてデータを送信するST2は宛て先
DAが2であるのでDATAを受信し、ST1へ
ACKを返送する。その場合、宛て先DAを1に、
発信局アドレスSAを2に、データワードDWに
ACKをのせて受信したときと同一フレームでST
1へ送信する。次に、ST1では宛て先DAが1
のフレームを受信し、ST2よりACKが返送され
てきたことを確認し、データ伝送を終了する。し
たがつて、ST1からST2へのデータ伝送におい
て、ST1がACKを受け取るまでの間は、ST1
が送信したフレームは1フレームのみである。
次に伝送路でエラーが発生した場合を考える。
エラーが発生しない場合と同様、ST1は宛て先
DAを2、発信局アドレスSAを1として、デー
タを送信する。ここで、ST1からST2への伝送
路上でエラーが発生し、宛て先DAの2が4に誤
つたとすると、送信フレームは、宛て先DAが
4、発信局アドレスSAが1となつたフレームに
変化する。このフレームは宛て先DAが4である
ので、第1図の端局にはこのDAが4の端局は存
在せず、従つて、どの端局もこのフレームを受信
することができない。もちろん発信局であるST
1も受信しない。このようにして宛て先不明のフ
レームが1個発生するが、端局数がnの場合に
は、最大n個の宛て先不明のフレームが発生す
る。さらに、後述するように、ループ上の遅延を
調整するため、結果的には最大n+1個のフレー
ムが空でなくなる。その結果、ループ上存在する
伝送可能なフレーム数が減少し、最悪の場合、ル
ープ上に伝送可能なフレームがなくなり、伝送不
能となるという欠点を有していた。
エラーが発生しない場合と同様、ST1は宛て先
DAを2、発信局アドレスSAを1として、デー
タを送信する。ここで、ST1からST2への伝送
路上でエラーが発生し、宛て先DAの2が4に誤
つたとすると、送信フレームは、宛て先DAが
4、発信局アドレスSAが1となつたフレームに
変化する。このフレームは宛て先DAが4である
ので、第1図の端局にはこのDAが4の端局は存
在せず、従つて、どの端局もこのフレームを受信
することができない。もちろん発信局であるST
1も受信しない。このようにして宛て先不明のフ
レームが1個発生するが、端局数がnの場合に
は、最大n個の宛て先不明のフレームが発生す
る。さらに、後述するように、ループ上の遅延を
調整するため、結果的には最大n+1個のフレー
ムが空でなくなる。その結果、ループ上存在する
伝送可能なフレーム数が減少し、最悪の場合、ル
ープ上に伝送可能なフレームがなくなり、伝送不
能となるという欠点を有していた。
なお、ACK、NACKが返つてこないときは、
一般には一定時間まつてから再度同じデータを送
信するか、または別のデータを送信する。その時
は、空フレームを見つけ、そのフレームにデータ
を乗せて送信する。
一般には一定時間まつてから再度同じデータを送
信するか、または別のデータを送信する。その時
は、空フレームを見つけ、そのフレームにデータ
を乗せて送信する。
本発明の目的は、DAの誤つた宛て先不明のフ
レームをループより取り除くようにしたデータハ
イウエイ中央制御装置を提供することにある。
レームをループより取り除くようにしたデータハ
イウエイ中央制御装置を提供することにある。
データハイウエイ中央制御装置におけるループ
制御回路5は、伝送路および各端局で生じる伝送
遅延時間を補正し、ループ上に第2図で示される
フレームを端局の数だけ存在するように制御して
いる。伝送遅延時間を補正しないとすると、デー
タハイウエイ中央制御装置ST0の出力と入力と
の時間関係は第5図の様になる。伝送遅延時間が
フレームの整数倍にならないため、入力のSYNC
と出力のSYNCの間にT1の時間差が生じる。こ
のためデータハイウエイ中央制御装置ST0では
入力をそのまま出力に送出することが出来ない。
そこで、ループ制御回路5にて入力をさらにT2
だけ遅らせ、入力のSYNCと出力のSYNCの時間
差を等価的に無くしている。この関係を第6図に
示す。これをループ伝送路上で考えると、データ
ハイウエイ中央制御装置ST0の入力と出力で同
期をとるために、1フレーム分のタイムスロツト
が増えたことになる。つまりループ上の端局装置
数をnとすれば(中央制御局も含む)、n+1の
フレームがループ上に有るということになる。ま
た、各端局相互間では、ACK、NAKの受け渡し
を行つているため1回の伝送に使用されるフレー
ムは、ループをかならず一周する。つまり端局1
局が専有できるフレームはループ上では、かなら
ず1フレームだけである。したがつて、上述のよ
うな遅延調整の結果、端局数nより1個多い(n
+1)個のフレームがループ上に存在するため、
結果的にループ上には少なくとも1つのフレーム
が、どこの端局も使用していない空のフレームと
して存在している。
制御回路5は、伝送路および各端局で生じる伝送
遅延時間を補正し、ループ上に第2図で示される
フレームを端局の数だけ存在するように制御して
いる。伝送遅延時間を補正しないとすると、デー
タハイウエイ中央制御装置ST0の出力と入力と
の時間関係は第5図の様になる。伝送遅延時間が
フレームの整数倍にならないため、入力のSYNC
と出力のSYNCの間にT1の時間差が生じる。こ
のためデータハイウエイ中央制御装置ST0では
入力をそのまま出力に送出することが出来ない。
そこで、ループ制御回路5にて入力をさらにT2
だけ遅らせ、入力のSYNCと出力のSYNCの時間
差を等価的に無くしている。この関係を第6図に
示す。これをループ伝送路上で考えると、データ
ハイウエイ中央制御装置ST0の入力と出力で同
期をとるために、1フレーム分のタイムスロツト
が増えたことになる。つまりループ上の端局装置
数をnとすれば(中央制御局も含む)、n+1の
フレームがループ上に有るということになる。ま
た、各端局相互間では、ACK、NAKの受け渡し
を行つているため1回の伝送に使用されるフレー
ムは、ループをかならず一周する。つまり端局1
局が専有できるフレームはループ上では、かなら
ず1フレームだけである。したがつて、上述のよ
うな遅延調整の結果、端局数nより1個多い(n
+1)個のフレームがループ上に存在するため、
結果的にループ上には少なくとも1つのフレーム
が、どこの端局も使用していない空のフレームと
して存在している。
ここで、(n+1)フレームがループ上に存在
することを第8図および第9図を参照して説明す
る。第8図において端局はA、B、Cの3局で、
A局が中央制御局である。第9図の波形1〜7は
第7図中それぞれの点1〜7のフレームの状態を
示している。第7図において、A局より送信され
るデータをA、BおよびC局より送信されるデー
タBおよびCとする。これらデータA〜Cは第9
図中のA、B、Cに対応している。データの送受
は正しく行われているものとして説明する。
することを第8図および第9図を参照して説明す
る。第8図において端局はA、B、Cの3局で、
A局が中央制御局である。第9図の波形1〜7は
第7図中それぞれの点1〜7のフレームの状態を
示している。第7図において、A局より送信され
るデータをA、BおよびC局より送信されるデー
タBおよびCとする。これらデータA〜Cは第9
図中のA、B、Cに対応している。データの送受
は正しく行われているものとして説明する。
波形2および3に示すように、第8図のB局の
点2に入力した空フレームは、B局で使用され
る。また、このB局は空フレームの後に受信した
自局フレームBを、自局の送信すべきデータがな
いときには空フレームとして波形3に示すように
出力する。このようにすることにより、他の局が
使用できる空フレームの数を増やし、通信の機会
を増している。同様にC局の点4に入力した空フ
レームはC局で使用され、その後の自局フレーム
Cを、自局に送信すべきデータがないときには空
フレームとして、波形5のように出力する。同様
の動作がA局においても行われ、そのときの出力
は波形1のように表示される。従つて、伝送路に
n+1個のフレームが存在することになる。
点2に入力した空フレームは、B局で使用され
る。また、このB局は空フレームの後に受信した
自局フレームBを、自局の送信すべきデータがな
いときには空フレームとして波形3に示すように
出力する。このようにすることにより、他の局が
使用できる空フレームの数を増やし、通信の機会
を増している。同様にC局の点4に入力した空フ
レームはC局で使用され、その後の自局フレーム
Cを、自局に送信すべきデータがないときには空
フレームとして、波形5のように出力する。同様
の動作がA局においても行われ、そのときの出力
は波形1のように表示される。従つて、伝送路に
n+1個のフレームが存在することになる。
本発明は、データハイウエイ中央制御装置にお
いて、この空フレームを監視し、n+1個のフレ
ームの中に空のフレームが1つもない(ループ上
に空のフレームがない)場合に宛て先の誤つたフ
レームが存在していると判断し、n+1個のフレ
ームの間、つまり1ループ上のタイムスロツトす
べてを禁止する(空の状態とする)ことによつ
て、宛て先不明のフレームをループ上から取り除
くことが出来るようにしたことを特徴とするデー
タハイウエイ中央制御装置である。
いて、この空フレームを監視し、n+1個のフレ
ームの中に空のフレームが1つもない(ループ上
に空のフレームがない)場合に宛て先の誤つたフ
レームが存在していると判断し、n+1個のフレ
ームの間、つまり1ループ上のタイムスロツトす
べてを禁止する(空の状態とする)ことによつ
て、宛て先不明のフレームをループ上から取り除
くことが出来るようにしたことを特徴とするデー
タハイウエイ中央制御装置である。
次に本発明の実施例について図面を参照して説
明する。第4図に、本発明に係るデータハイウエ
イ中央制御装置の構成図を示す。ここに、7は本
発明を特徴づけるループクリア回路である。ルー
プ伝送路より入力された信号は符号変換回路2、
APC回路4、データ再生回路3にて受信され、
ループ制御回路5にてループの制御が行われる。
そのループ制御を行つている間にそのフレームが
空のフレームであるかどうか判定し、空でないフ
レーム数を計数する。ループ上の端局数をnとす
ると、n+1個のフレームの中に空フレームが1
つも無かつた場合は、少なくとも1つのフレーム
は宛て先不明のフレームであると判定し、その時
からn+1個のフレームをすべて空のフレームに
なるように制御する。そのことによつてループ上
から宛て先不明のフレームを取り除くことができ
る。
明する。第4図に、本発明に係るデータハイウエ
イ中央制御装置の構成図を示す。ここに、7は本
発明を特徴づけるループクリア回路である。ルー
プ伝送路より入力された信号は符号変換回路2、
APC回路4、データ再生回路3にて受信され、
ループ制御回路5にてループの制御が行われる。
そのループ制御を行つている間にそのフレームが
空のフレームであるかどうか判定し、空でないフ
レーム数を計数する。ループ上の端局数をnとす
ると、n+1個のフレームの中に空フレームが1
つも無かつた場合は、少なくとも1つのフレーム
は宛て先不明のフレームであると判定し、その時
からn+1個のフレームをすべて空のフレームに
なるように制御する。そのことによつてループ上
から宛て先不明のフレームを取り除くことができ
る。
次に第7図に、ループクリア回路の例を示す。
8はSYNC検出回路、9はそのフレームが空かど
うか判定するFB判定回路、10は空でないフレ
ームを計数するカウンタ、11はスイツチ群13
で設定されたループ上の端局数nに1を加える演
算回路12により設定された値n+1と比較する
演算回路、14は演算回路11により比較されn
+1フレーム中に空フレームが無かつた時、次の
n+1フレーム間、出力禁止信号を保持する保持
回路、15は単一パルスを発生するモノマルチ、
16は出力を禁止し、SYNCとFBを挿入するた
めのゲート回路である。
8はSYNC検出回路、9はそのフレームが空かど
うか判定するFB判定回路、10は空でないフレ
ームを計数するカウンタ、11はスイツチ群13
で設定されたループ上の端局数nに1を加える演
算回路12により設定された値n+1と比較する
演算回路、14は演算回路11により比較されn
+1フレーム中に空フレームが無かつた時、次の
n+1フレーム間、出力禁止信号を保持する保持
回路、15は単一パルスを発生するモノマルチ、
16は出力を禁止し、SYNCとFBを挿入するた
めのゲート回路である。
DIN1より入力されたフレームは検出回路8にて
SYNCを検出し、判定回路9にて空かどうか判定
される。空でないときは、検出回路8より出力さ
れるパルスをカウンタ10で計数加算して行く。
空の時は判定回路9より出力されるパルスにてカ
ウンタ10がクリアされる。スイツチ群13にて
ループ上の端局数nが設定されていると、演算回
路12によつてn+1の値に変換され、この値と
カウンタ10の値とが演算回路11で比較され
る。空フレームでないフレームがn+1個つづく
と、カウンタ10の値はn+1となり、演算回路
11で比較され、保持回路14にパルスが送出さ
れる。保持回路14はこのパルスで動作しループ
制御回路5の出力DIN2より入つて来るフレームを
ゲート16で禁止の状態とする。つまりn+1フ
レームの間、SYNCとFB(空の状態を示してい
る)のみをDOUTに送出し、SA、DA、DWは何も
ない状態に保持する。モノマルチ15で保持回路
14が動作したときカウンタ10をクリヤし、
DIN1から入つて来るフレームがn+1個となるま
でカウンタ10で計数する。その結果で保持回路
14をもとの状態にもどし、ゲート16の保持を
解きDIN2より入つて来るフレームはそのままDOUT
より送出される。
SYNCを検出し、判定回路9にて空かどうか判定
される。空でないときは、検出回路8より出力さ
れるパルスをカウンタ10で計数加算して行く。
空の時は判定回路9より出力されるパルスにてカ
ウンタ10がクリアされる。スイツチ群13にて
ループ上の端局数nが設定されていると、演算回
路12によつてn+1の値に変換され、この値と
カウンタ10の値とが演算回路11で比較され
る。空フレームでないフレームがn+1個つづく
と、カウンタ10の値はn+1となり、演算回路
11で比較され、保持回路14にパルスが送出さ
れる。保持回路14はこのパルスで動作しループ
制御回路5の出力DIN2より入つて来るフレームを
ゲート16で禁止の状態とする。つまりn+1フ
レームの間、SYNCとFB(空の状態を示してい
る)のみをDOUTに送出し、SA、DA、DWは何も
ない状態に保持する。モノマルチ15で保持回路
14が動作したときカウンタ10をクリヤし、
DIN1から入つて来るフレームがn+1個となるま
でカウンタ10で計数する。その結果で保持回路
14をもとの状態にもどし、ゲート16の保持を
解きDIN2より入つて来るフレームはそのままDOUT
より送出される。
以上の説明から明らかなように、本発明はデー
タハイウエイ中央制御装置において、ループ上の
端局数nを設定し、n+1個のフレーム中に空の
フレームが1つも無いことを判定し、その結果1
ループ上のn+1個のフレームすべてを空のフレ
ームにすることにより、宛て先不明のフレームを
取り除くことが出来るという効果を有する。
タハイウエイ中央制御装置において、ループ上の
端局数nを設定し、n+1個のフレーム中に空の
フレームが1つも無いことを判定し、その結果1
ループ上のn+1個のフレームすべてを空のフレ
ームにすることにより、宛て先不明のフレームを
取り除くことが出来るという効果を有する。
第1図はデータハイウエイ装置のシステム構成
図、第2図はデータフオーマツト、第3図は従来
のデータハイウエイ中央制御装置の構成図、第4
図は本発明によるデータハイウエイ中央制御装置
の一実施例のブロツク図、第5図はループ制御を
行わなかつた時のデータハイウエイ中央制御装置
の出力と入力のタイムチヤート、第6図はループ
制御を行つた時のデータハイウエイ中央制御装置
の出力と入力のタイムチヤート、第7図は本発明
に用いるループクリア回路の一例を示すブロツク
図である。第8図および第9図1〜7はn+1個
のフレームの存在を説明する図である。 ST0……データハイウエイ中央制御装置、ST
1〜ST3……データハイウエイ端局装置、D0
〜D3……端末装置、1……ループ伝送路、
SYNC……同期ビツト、FB……フラグビツト、
DA……相手局(宛て先)アドレス、SA……発
信元アドレス、DW……データ・ワード、2……
符号変換回路、3……データ再生回路、4……タ
イミング再生回路、5……ループ同期制御回路、
6……インターフエイス回路、7……ループクリ
ア回路、8……SYNC検出回路、9……FB判定
回路、10……カウンタ、11……演算回路、1
2……演算回路、13……スイツチ群、14……
保持回路、15……モノマルチ、16……ゲート
回路。
図、第2図はデータフオーマツト、第3図は従来
のデータハイウエイ中央制御装置の構成図、第4
図は本発明によるデータハイウエイ中央制御装置
の一実施例のブロツク図、第5図はループ制御を
行わなかつた時のデータハイウエイ中央制御装置
の出力と入力のタイムチヤート、第6図はループ
制御を行つた時のデータハイウエイ中央制御装置
の出力と入力のタイムチヤート、第7図は本発明
に用いるループクリア回路の一例を示すブロツク
図である。第8図および第9図1〜7はn+1個
のフレームの存在を説明する図である。 ST0……データハイウエイ中央制御装置、ST
1〜ST3……データハイウエイ端局装置、D0
〜D3……端末装置、1……ループ伝送路、
SYNC……同期ビツト、FB……フラグビツト、
DA……相手局(宛て先)アドレス、SA……発
信元アドレス、DW……データ・ワード、2……
符号変換回路、3……データ再生回路、4……タ
イミング再生回路、5……ループ同期制御回路、
6……インターフエイス回路、7……ループクリ
ア回路、8……SYNC検出回路、9……FB判定
回路、10……カウンタ、11……演算回路、1
2……演算回路、13……スイツチ群、14……
保持回路、15……モノマルチ、16……ゲート
回路。
Claims (1)
- 【特許請求の範囲】 1 (N−1)個のデータハイウエイ装置と1個
のデータハイウエイ中央制御装置がループ状伝送
路で接続され、前記各データハイウエイ装置およ
びデータハイウエイ中央制御装置は送信アドレ
ス、宛先アドレスおよびデータとから構成される
フレームを前記ループ状伝送路に送出するループ
状伝送システムの前記伝送路上に(N+1)個の
フレームが存在するよう前記フレームの遅延を調
整するデータハイウエイ中央制御装置において、 前記数(N+1)を設定する手段と、 前記フレームが空きか否かを検出する検出回路
と、 前記ループ上のフレームの数の計数を前記検出
回路の空フレーム検出信号に基いて開始するカウ
ンタと、 このカウント結果が前記数(N+1)になつた
とき出力を発生する比較回路と、 前記比較回路の出力信号に応答して前記ループ
上にあるすべてのフレームを取り除くゲート回路
とから構成されたことを特徴とするデータハイウ
エイ中央制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4466779A JPS55136747A (en) | 1979-04-12 | 1979-04-12 | Data highway central control unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4466779A JPS55136747A (en) | 1979-04-12 | 1979-04-12 | Data highway central control unit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS55136747A JPS55136747A (en) | 1980-10-24 |
JPH0143501B2 true JPH0143501B2 (ja) | 1989-09-21 |
Family
ID=12697791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4466779A Granted JPS55136747A (en) | 1979-04-12 | 1979-04-12 | Data highway central control unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS55136747A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2586195B2 (ja) * | 1990-08-30 | 1997-02-26 | セイコーエプソン株式会社 | 液晶表示装置 |
-
1979
- 1979-04-12 JP JP4466779A patent/JPS55136747A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS55136747A (en) | 1980-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0372567B1 (en) | Polling communication system with priority control | |
US4337465A (en) | Line driver circuit for a local area contention network | |
US4332027A (en) | Local area contention network data communication system | |
CA2104897C (en) | Access system | |
EP0130206B1 (en) | Method and apparatus for bus contention resolution | |
EP0100662A2 (en) | Digital communication system | |
US4506361A (en) | Retransmission control system | |
GB2127255A (en) | Improvements in or relating to data interconnecting networks | |
US5430843A (en) | Data transmission system and method for transmitting data having real-time and non-real-time characteristics | |
US7177283B2 (en) | Transmitting and receiving circuit and transmitting and receiving method | |
JPH07321759A (ja) | 通信方式 | |
JP2753915B2 (ja) | 通信制御装置 | |
US5422877A (en) | Dual bus switching | |
JPS61161842A (ja) | 信号送出方式 | |
JPH0143501B2 (ja) | ||
JPH0457140B2 (ja) | ||
JPH07193616A (ja) | パケット伝送方法 | |
JPH084269B2 (ja) | 通信システム | |
JP3096485B2 (ja) | 伝送制御方式 | |
JPH053478A (ja) | 多重通信制御装置 | |
JP2544860B2 (ja) | 信号伝送方式 | |
JPS6276835A (ja) | 伝送制御方式 | |
JPS6130836A (ja) | デイジタル信号伝送方式 | |
JPS6366462B2 (ja) | ||
JPH0457139B2 (ja) |